Arhitektura digitalnih ra unala

Prof.dr. sc. Wolfgang Borutzky

Peria Zakarija, str. sur.
S. Ribari , Naprednije arhitekture mikroprocesora,
Element, Zagreb, 2.izdanje, 2002.
S. Ribari , Arhitektura RISC i CISC ra unala
kolska knjiga, Zagreb, 1996.
D. A. Patterson, J. L. Hennessy, Computer Architecture, A
Quantitative Approach
Morgan Kaufmann Pub., Third edition, 2002
V. P. Heuring, H. F. Jordan, Computer Systems Design and
Architecture
Pearson Prentice Hall, Second edition, 2004

e-mail: perisa.zakarija@unidu.hr

1.

Uvod

2.

Definicija i klasifikacija arhitekture ra unala

3.

Model von Neumannovog ra unala

4.

Pojednostavljeni model CISC procesora

5.

Pojednostavljeni model RISC procesora

6.

Upravlja ka jedinica ra unala

7.

Pribavi - Izvri

8.

Aritmeti ko-logi ka jedinica

9.

Obrada prekida i iznimaka

10. Memorija (virtualna, priru na)

11. Arhitektura 8-16-32-64- bitnih procesora

Uvod
Da bi instrukcijski set arhitekture bio uspjean mora biti dizajniran tako da preivi brze izmjene ra unalne
tehnologije (IBM mainframe jezgra 35 godina).
Danas $1000 kupi ra unalo boljih performansi od onog iz 1980 vrijedno $1.000.000.
Sedamdesetih porast 25-30% godinje (mainframe i midi ra unala bazirana na IC).
Do osamdesetih porast performansi 35% (tehnologija, mikroprocesor), dalje 58% (tehnologija, arhitektura i
organizacija RISC (paralelizam izvo enja instrukcija, priru na memorija), eliminacija asemblera, UNIX

Tehnoloki trendovi:
Mikroprocesor preuzeo sva podru ja (radne stanice, mini i maiframe servere)
Tehnologija implementacije logike integriranih krugova (IC Logic):
gusto a tranzistora raste 35% godinje ( etverostruka u etiri godine)
veli ina matrice (die) raste 10% do 20% godinje
kombinacija daje 55% godinji porast broja tranzistora na ipu.
Semiconductor DRAM (Dynamic Random Access Memory)
gusto a tranzistora raste 40% do 60% godinje ( etverostruka u tri do etiri godine)
ciklus pada sporo, tre inu u 10 godina
brzina pristupa raste dvostruko u odnosu na pad latencije.
Magnetski diskovi
gusto a raste 100% godinje ( etverostruka u dvije godine). Do 1990 rasla 30% godinje.
Vrijeme pristupa kra e za tre inu u 10 godina.
kapacitet narastao 4000 puta, a cijena po MB pala 10.000 puta od 1983 do 2001
Mrena tehnologija
ovisna o brzini opreme i transmisijskog sustava
sporo se uvodi (ethernet 10Mbps je 10 godina prelazio na 100Mbps)
radi sve ve e vanosti 1Gbps ethernet ulazi 5 godina nakon 100Mbps
Napredak ovisi o tehnologiji, esto je skokovit (MOS tehnologija - Cache na procesor)

Predvi anja 1996-te za 2006-tu

Zna ajke
Broj tranzistora (mil)
VLSI tehnologija ( m)
MIPS
Clock speed (MHz)

Predvi anja
1989 za 1996
8
0,35
100
150

Stvarno
1996
6
0,35
400
200

Predvi anja
1996 za 2000
40
0,2
2400
900

Stvarno
2000
42
0,18
3000
1400

Predvi anja
1996 za 2006
350
0,1
20000
4000

Stvarno
2006
400 (800)
0,045
27000
3000 (4000)

MIPS Million Instructions Per Second

ne registrira se koriteni set instrukcija
ovisan o programu
ne mogu se uspore ivati ra unala s razli itim setom instrukcija
ve i MIPS ne zna i nuno bre izvo enje programa
GFLOPS Giga Floating Point Operations Per Second
ovisan o tipu i koli ini FP operacija u programu
bolji za usporedbu razli itih ra unala
SPECmark - System Performance Evaluation Cooperative
Udruga predstavnika proizvo a a ra unalne opreme i sustava (MIPS Computer Systems, Sun
Microsystems, Hewlett-Packard, IBM, DEC, Motorola)
30 ispitnih programa, 10 osnovnih.
Srednja geometrijska vrijednost performansi za 10 ispitnih programa i predstavlja relativnu performansu u
odnosu na VAX 11/780 (1989. god)
S vremenom se mijenja
o SPECmark 1989, (10 programa)
o SPEC92, (6 integer, 14 floating point programa)
o SPEC95, (8, 10)
Referenca Sun Spark 1 (50MHz)
o SPEC CPU 2000 (11, 14)
Referenca Sun Ultra5_10 (300MHz)

SPECmark programi
int Benchmark
164.gzip
175.vpr
176.gcc
181.mcf
186.crafty
197.parser
252.eon
253.perlbmk
254.gap
255.vortex
256.bzip2
300.twolf

Jezik
C
C
C
C
C
C
C++
C
C
C
C
C

Opis
Compression
FPGA Circuit Placement and Routing
C Programming Language Compiler
Combinatorial Optimization
Game Playing: Chess
Word Processing
Computer Visualization
PERL Programming Language
Group Theory, Interpreter
Object-oriented Database
Compression
Place and Route Simulator

fp Benchmark
168.wupwise
171.swim
172.mgrid
173.applu
177.mesa
178.galgel
179.art
183.equake
187.facerec
188.ammp
189.lucas
191.fma3d
200.sixtrack
301.apsi

Jezik
Fortran 77
Fortran 77
Fortran 77
Fortran 77
C
Fortran 90
C
C
Fortran 90
C
Fortran 90
Fortran 90
Fortran 77
Fortran 77

Opis
Physics / Quantum Chromodynamics
Shallow Water Modeling
Multi-grid Solver: 3D Potential Field
Parabolic / Elliptic Partial Differential Equations
3-D Graphics Library
Computational Fluid Dynamics
Image Recognition / Neural Networks
Seismic Wave Propagation Simulation
Image Processing: Face Recognition
Computational Chemistry
Number Theory / Primality Testing
Finite-element Crash Simulation
High Energy Nuclear Physics Accelerator Design
Meteorology: Pollutant Distribution

Novi zadaci za Dizajnera Ra unala

'60: mainframe veliki, operateri, velike tvrtke i znanost
'70: minicomputer laboratoriji, tvrtke, time-sharing
'80: stolno ra unalo ukida time-sharing, uvode se serveri za posebne servise
'90: Internet, PDA, embeded sustavi
Svojstvo
Stolno ra unalo
Server
Cijena sustava
$1000 - $10.000
$10.000 - $10.000.000
$100 - $1000
$200 - $2000
Cijena mikroprocesorskog
modula
(po procesoru)
Broj mikroproc. godinje
150.000.000
4.000.000
Cijena/mogu nosti,
Kriti na (najvanija)
Pouzdanost, propusnost,
svojstva sustava
grafika, interakt. video
raspoloivost, skalabilnost

Embedded
$10 - $100.000
$0,2 - $200
(po procesoru)
1.500.000.000
Cijena, potronja,
specifi ne performanse

Stolna Ra unala:
Od $1000 do $10000.
Trite pokretano odnosom cijena/mogu nosti (uglavnom ra unalna i grafi ka)
Dobro okarakterizirano aplikativno solidni benchmark testovi (interaktivni web?)
Serveri
Web Availability!
Skalabilnost (ra unalna mo , memorija, I/O propusnost, pohrana)
Propusnost (Throughput, transakcija/minuta)

Embeded ra unala
Najve i rast (mikrovalna pe , vozila, mobiteli, igra e konzole, switch-evi)
Od 4 bitnih do 64 bitnih procesora
Samo jedan program, klju ni dijelovi u asembleru.
Rad u stvarnom vremenu - est zahtjev (soft real-time npr. DVD)
EEMBC benchmark ?
Minimalizam kod upotrebe memorije
o Na istom ili drugom ipu
o tednja na programu, podaci su uvjetovani primjenom
Minimalna potronja energije
o Rad na baterije
o Grijanje ventilator?

Postupak Dizajniranja Ra unala

Utvrditi koja su vana svojstva novog ra unala
Maksimalno pove ati performanse
Ostati u okviru zadanih trokova i potronje energije
Dizajn uklju uje
Kreiranje instrukcijskog seta veza hw i sw (prije jedino smatrano Arhitekturom Ra unala)
Funkcionalnu organizaciju (memorijski sustav, sabirnica, CPU)
o NEC VR 5432 i 4122 Isti instrukcijski set, druk iji cjevovod, cache, hw i sw floating point naredbe
Dizajn logi kog sklopovlja implementaciju
o Celeron i Pentium ista ISA, skoro ista Organizacija, druk ija implementacija (takt, memorija)
ivotni vijek mikroprocesora oko 5 godina: 2 dizajn i 2-3 proizvodnja

1.1. DEFINICIJA ARHITEKTURE RA UNALA

Izraz Arhitektura ra unala uvodi IBM '60-tih:
Opis programskog modela ra unala serije 360 na razini asemblera
ISA: Instruction Set Architecture
Proiren sedamdesetih od P.H. Ensflow, I. Flores:
Algoritmi koji se upotrebljavaju u osnovnim funkcijskim jedinicama (ALU, U/I, upravlja ka i memorija)
E.C. Joseph
Arhitektura ra unala funkcionalno usmjerena poput arhitekture u modernom gra evinarstvu
Na in ure enja strukture sustava skupom postupaka potrebnih da ra unalo ostvari postavljene ciljeve:
o Propusnost (throughput):
o Prilagodljivost (flexibility)
o Pouzdanost (reliability)
o Raspoloivost (availability)
o Smanjenje cijene sustava
Ciljeve ostvariti zahvatima na sastavnim djelovima arhitekture:
o Sklopovskoj opremi (Hardware): sabirnica, memorija, ALU, U/I, upravlja ka jedinica
o Programskoj opremi (Software): upravlja ki i namjenski programi
o Postupcima i na inu primjene ra unala (Humanware)

G.J. Myers
Arhitektura ra unala definirana distribucijom funkcija
po zadanim razinama, a svaka razina predstavlja
odre enu apstraktnu predodbu ra unala
o Arhitektura sustava najvia razina: koje funkcije
obrade podataka osigurava ra unalo, a koje
vanjski svijet (operater, krajnji korisnik, DBA)
o Namjenski sustav namjenski programi isporu eni
s ra unalom
o Jezi ni procesori programski, opis i rukovanje
DB, upravlja ki, komandno-terminalski)
Vide nie programske razine kao apstraktne
koje se odnose na upravljanje logi kim i
fizi kim resursima ra unala
o Upravljanje logi kim resursima upravljanje DB,
datotekama, virtualnom memorijom, obradom u
mrei ra unala
o Upravljanje fizi kim resursima rukovanje
primarnom i sekundarnom memorijom, radom
procesora i drugim ure ajima
o Centralna procesorska jedinica apstrakcija fizi kog dijela ra unala. Od toga na nie arhitektura
ra unala s opisima distribucije funkcija pojedinih dijelova. Crtice ozna avaju granicu funkcija
realiziranih sklopovskom opremom i mikroprogramom (firmware)

10

Hijerarhijski model sustava

Sklopovska oprema: svi mehani ki, magnetski,
elektroni ki sastavni dijelovi, naprave i ure aji
Jezgra operativnog sustava (monitor): rukovodi i
dodjeljuje resurse ra unala (vrijeme procesora,
memoriju, U/I jedinice, sistemske programe, datoteke)
na osnovi potreba korisni kog programa. Djelotvornost!
Preostali programi operativnog sustava:
dokumentacija, prevodioci, usluni, editori, debugeri,
driveri
Humanware: Korisni ki programi i korisnici.

Granica izme u sklopovske i programske opreme sve nejasnija radi razvoja tehnologije.
Dualizam sklopovske i programske opreme: prije sve to moe rijei programski, sada sve to moe rijei
sklopovski
Definicija:
Arhitektura ra unala je vjetina oblikovanja ra unala radi ostvarivanja korisnikova zahtjeva. To se postie
primjenom niza tehnika, postupaka i zahvata u svim hijerarhijskim razinama ra unala.

11

Arhitektura, Organizacija, Realizacija (Tabak)

Arhitektura: slika ra unalnog sustava kakvim ga vidi programer u strojnom jeziku i/ili pisac prevodioca:
skup registara CPU-a
zastavice statusnog registra
skup instrukcija
tipovi i formati podataka
ISA Instruction Set Architecture
Organizacija: detalji vezani uz konfiguraciju sustava za me upovezivanje podsustava (ALU, U/I, upravlja ka jed.,
sabirni ki podsustav)
Realizacija: detalji o sklopovskim strukturama i komponentama kao osnovi za izgradnju sustava (VLSI, ULSI,
materijali)

12

1.2. KLASIFIKACIJA ARHITEKTURE RA UNALA

G.A. Anderson, E.D. Jansen: klasifikacija prema putu prijenosa podataka, prespojnim i procesnim elementima.
S.I. Kartashev, S.P. Kartashev: klasifikacija s obzirom na promjenljivost arhitekture
P.C. Trevealen: klasifikacija s obzirom na upravlja ke mehanizme u ra unalu
G.J. Mayers: na in premo ivanja jaza izme u viih programskih jezika i ra unala
E.I. Organick: Klasifikacija prema na inu izvravanja instrukcija
arhitektura ra unala s upravlja kim tokom (control-flow)
o konvencionalni von Neumannov model ra unanja. Zna ajke:
adresabilna memorija u kojoj su u istom obliku instrukcije i podaci
programsko brojilo koje sadri adresu sljede e instrukcije koju treba izvriti
slijedno izvo enje programa
arhitektura ra unala upravljana tokom podataka (data-flow)
o instrukcije se izvravaju kad su raspoloivi svi potrebni operandi
arhitektura ra unala upravljana zahtjevom (demand driven)
o potreba za rezultatom pokre e izvravanje instrukcije koja e ga dati
M.J. Flynn: Klasifikacija temeljena na instrukcijskom toku i toku podataka
Op enito prihva ena
Instrukcijski tok: slijed instrukcija koje
izvrava procesor
Tok podataka: slijed podataka povezanih
instrukcijskim tokom
Tipovi arhitekture opisuju se vektorom
A=(a1, a2)'
gdje je a1 komponenta vektora instrukcijski
tok, a a2 tok podataka.

13

A=(1,1)'
SISD (Single Instruction Stream
Single Data Stream)
o sekvencijalna ra unala von
Neumannovog modela ra unanja
A=(N,1)'
MISD (Multiple Instruction
Stream Single Data Stream)
o Proto na ra unala (pipeline)
A=(1,M)'
SIMD (Single Instruction
Stream Multiple Data Stream)
o Matri na ra unala
A=(N,M)'
MIMD (Multiple Instruction
Stream Multiple Data Stream)
o Multiprocesorska ra unala

14

C.R.Vick: Klasifikacija prema promjenjivosti strukture

Stati ka arhitektura ne dozvoljava programske upravljane izmjene me umodularnih veza
Prilagodljiva struktura:
o Mikroprogramabilna
Omogu ava rekonfiguriranje veze izme u registara, zbrajala, brojila pomo u programske
podrke
o Rekonfigurabilna
Dozvoljava promjenu veza izme u funkcionalnih jedinica (procesori, memorija, U/I jedinice)
ILLIAC IV, STARAN rekonfiguriranje polja procesora
C.mmp rekonfiguriranje veza procesor memorija
CRAY-1, ASC rekonfigurabilna veza proto ne ra unske strukture
o Dinami ka
Potpuna promjenjivost sustava ra unala pomo u programskog upravljanja
Npr. Ra unalo duljine rije i 64 bita pretvori se u jedno 32 bitno i dva 16 bitna

15

2. Von Neumannov model ra unala

Uvodna rasprava o logi kom oblikovanju elektroni kog ra unalnog ure aja
W. Burks, H.H. Goldstain, J. von Neumann
Jedan od najvanijih radova na podru ju arhitekture ra unala, nastao 1946 godine, 15 godina prije pojma
arhitektura ra unala
Opisali ra unalo op e namjene s pohranjivanjem programa von Neumannovo ra unalo
Ishodite za odre ivanje arhitekture ra unala su izvorni zahtjevi:
ra unalo op e namjene s potpuno automatskim izvo enjem programa
pohrana ulaznih podataka, me urezultata i rezultata
pohrana slijeda instrukcija programa
Zna ajke:
instrukcije svedene na numeri ki kod
podaci i instrukcije se pohranjuju na
jednak na in u istoj jedinici memorija.
ra unalo (stroj za ra unanje) mora imati
jedinicu koja izvrava osnovne
aritmeti ke operacije aritmeti ka
jedinica.
mora imati jedinicu koja razumije i
tuma i instrukcije i upravlja slijedom
izvravanja upravlja ka jedinica.
mora mo i komunicirati s vanjskim
svijetom ulaznoizlazna jedinica
Model von Neumannovog ra unala
16

Aritmeti ka jedinica
Sklopovi za obavljanje osnovnih aritmeti kih operacija
Registri za privremeno pohranjivanje operanda
Binarni brojevni sustav
Osnova sustava prikaz podataka i instrukcija
laka tehnoloka izvedba sklopova
ekonomi no prikazivanje brojeva
''ra unalo nije samo aritmeti ki stroj ve je po svojoj prirodi i logi ki. Logi ki sustav su sustavi da-ne,
odnosno binarni sustavi'' (Burks, 1946)
Aritmeti ke operacije su dobivene koritenjem logi kih elementarni digitalni sklopovi izvravaju logi ke
operacije!
Aritmeti ka jedinica Aritmeti ko-Logi ka jedinica (ALU)
Aritmeti ko-Logi ka jedinica von Neumannovog ra unala sastoji se od:
zbrajala
sklopa za posmak
Ostale operacije:
oduzimanje: pribrajanje dvostrukog komplementa
mnoenje i dijeljenje: programski upravljano ponavljanje operacija zbrajanja (oduzimanja) i posmaka
Upravlja ka jedinica
Daje potrebne signale za vremensko vo enje i upravljanje ostalim jedinicama ra unala
Slijedno izvo enje algoritma
Korak algoritma instrukcija ili niz instrukcija
Instrukcija elementarna operacija koju ra unalo moe izvesti
Odvijanje programa:
UJ pribavlja instrukciju (fetch) u kodiranom obliku
Dekodira instrukciju
U skladu sa zna enjem instrukcije generira signale pomo u kojih ALU, memorija i UI jedinica izvode
operacije
17

Organizacija Centralne procesorske jedinice von Neumanovog ra unala

18

Memorijska rije
Duina 40 bita (ra unalo za numeri ke zadatke tadanjim matemati kih problema)

8 bit Operacijski kod: binarno kodirana instrukcija koja e se izvriti (28=256 razli itih kodova operacija)
12 bit Adresa operanda nad kojim se operacija obavlja (212=4096 adresa kapacitet memorije)
40 bita: preciznost od 2-40 iznosi priblino 0,9*10-12 - dvanaest decimala
Instrukcije von Neumannovog ra unala
Aritmeti ke i logi ke instrukcije
Instrukcije za prijenos podataka (ALU-memorija)
Instrukcije uvjetnog i bezuvjetnog grananja
Ulazno-izlazne instrukcije
Instrukcije s djelomi nom zamjenom
o modificirale adresni dio instrukcije za vrijeme izvo enja programa
o ista naredba radi nad razli itim skupovima podataka
o naputeno '60-tih radi problema s ispitivanjem ispravnosti rada programa

19

Akumulatorski orijentiran procesor

A=f(A,M)

A akumulator, M memorijska adresa

Jedno-adresne instrukcije

20

Aritmeti ko-Logi ka jedinica + Upravlja ka jedinica + Najnunija memorija (Registri) =

Centralna Procesorska Jedinica (CPU)
Registri
PC Programsko brojilo
adresa slijede e instrukcije koja e biti izvrena
duina 13 bita (12 adresa i 1 za lijevu ili desnu instrukciju u rije i)
u originalu nazvan CC Control Counter
o duina adrese 12 bita
o prva instrukcija ide u I (FR)
o druga instrukcija ide privremeno u CR Control Register
o nakon izvrenje prve, druga instrukcija ide u I (FR)
I Instrukcijski registar
kopija instrukcije koja se upravo izvrava
u originalu nazvan FR Function Table Register
Izvravanje instrukcije
Faza PRIBAVI
adresa instrukcije je u PC
iz memorije se ita slijede a instrukcija i smjeta u I
(MEM(PC) -> I)
sadraj registra PC pove ava se za 1 (PC+1 -> PC)
dekodira se 8-bitni operacijski kod. Na izlazu dekodera
pobudi se odgovaraju a izlazna linija
Faza IZVRI
pobu uju se sljedovi operacija kojima se izvrava instrukcija. Npr.
o prijenos podataka u i iz memorije
o prijenos prema ALU ili registrima
o aktiviranje sklopova za izvravanje AL operacija
o promjena vrijednosti programskog brojila
Povratak u fazu PRIBAVI
21

Instrukcija ili podatak?

Da li se ita iz memorije jedno ili drugo Upravlja ka Jedinica zna samo po stanju ra unala.
Stanje Pribavi ita se instrukcija
Stanje Izvri ita se podatak
Model memorije von Neumannovog ra unala
Svaka memorijska lokacija jednozna no adresirana
Memorija nema procesnih sposobnosti
o Memorijska jedinica Slave module
o Procesor Master module
M: memorijski adresni registar (12 bit)
S: memorijski registar podataka
__
R/W: Upravlja ki signal itaj/Pii

Pribavljanje podatka iz memorije

U adresni registar M smjeta se
12-bitna adresa podatka.
Upravlja ka jedinica alje signal
ITAJ memorijskoj jedinici
(R/W=1)
Nakon odre enog vremena
pristupa memoriji izabrana rije
se smjeta u registar podataka S
Nije destruktivna operacija

22

Upisivanje podataka u memoriju

U adresni registar M smjeta se 12bitna adresa podatka.
Podatak se smjeta u registar
podataka S
Upravlja ka jedinica alje signal PII
memorijskoj jedinici (R/W=0)
Podatak iz S se upisuje u
memorijsku lokaciju adresiranu
sadrajem registra M
Destruktivna operacija

23

Trend:

Prva ra unala. Instrukcije za:

aritmetiku s brojevima s fiksnim zarezom,
logi ke operacije i posmak,
osnovne za upravljanje slijedom programa ...
Sredina ezdesetih, ujedinjene funkcije znanstvenih i poslovnih ra unala u ra unalo op e namjene.
Instrukcije za:
rad sa znakovima,
Poredak, spajanje
instrukcije za aritmetiku brojeva s pomi nim zarezom ...
Sedamdesete. (Dvjestotinjak instrukcija)
Grananje u potprogram i vra anje,
rad sa zastavicama,
pohranjivanje statusa ra unala,
zatita memorije...
....
Danas:
Instrukcije za obradu multimedijalnih podataka...

Izbor skupa instrukcija (klju no pitanje arhitekture).

1. Statistika na osnovu postoje ih ra unala i naj e ih instrukcija i operacija u razli itim programima.
Naj e e se zadravaju i ine to fleksibilnijim.
2. Na osnovu iroko rasprostranjenog programskog jezika vri se izbor primitivnih operacija koje su
potrebne za izravno izvo enje njegovih instrukcija. Skup osnovnih instrukcija odre en tim
operacijama.
3. Identifikacija problema koje ra unalo mora rjeavati i zna ajki tehnologije u kojoj e se ra unalo
realizirati.

24

MEMORIJSKA ELIJA (Basic Memoy Cell)

SELECT

SELECT
ULAZ

BC

IZLAZ

R
_
R/W
ULAZ

IZLAZ
S

READ/WRITE

STANJE
Q
0
1

00
0
1

ULAZ SR
01
10
0
1
0
1

DRAM elija

25

Operacija:

ITAJ

SELECT
0

ULAZ
0 ili 1

IZLAZ
S

STANJE
Q
0
1

00
0
1

READ/WRITE

ULAZ SR
01
10
0
1
0
1

26

Operacija: PII

SELECT

1 (0) R

ULAZ
0 (1)

0 (1)

0 (1)
S

STANJE
Q
0
1

00
0
1

IZLAZ

READ/WRITE

ULAZ SR
01
10
0
1
0
1

27

Ulazni podatak
Rije 0

A0
A1

DEKODER 2 na 4

Adresa

B
C

B
C

B
C

B
C

B
C

B
C

B
C

B
C

B
C

B
C

B
C

B
C

Rije 1

Rije 2

Rije 3
Omogu i memoriju
READ/WRITE

Izlazni podatak

28

Memorija
Radna memorija:
4096 rije i malo
samo za podravanje rada CPU
163840 bistabila relejima neizvedivo
40 Selectrona kapaciteta po 4096 bita
o katodna cijev za memoriranje
o svijetlo polje 1, tamno 0
PROCESOR
8080
8086
80286
80386-Pentium
Itanium

Adresna sabirnica Adresni prostor I/O adresa

16
64 kB
20
1 MB
24
16 MB
32
4 GB
64
16 TB

256
64 k
64 k
64 k
64 M

Sekundarna memorija
upravljana ra unalom (ne zahtijeva intervenciju operatera)
ve i kapacitet
sporija
jeftinija
predlagali svjetlosno osjetljiv film, magnetsku traku, magnetnu icu
Tre a razina memorije
nije integralni dio ra unala
prema potrebi se uklju uje u ra unalo (operater)
istog tipa kao i sekundarna

29

Ulazno-Izlazna jedinica
Omogu uje komunikaciju operatera i ra unala
Teleprinter s pomo nom magnetno i anom memorijom.
Omogu en prijenos s papirnate trake na magnetsku icu i obratno
Izlazna nadzorna jedinica Selectron
Jednokorisni ko ra unalo pa je U/I prijenos podataka pod direktnim upravljanjem CPU.
SISD arhitektura:
u bilo kojem trenutku na spojnom putu memorije i CPU nalazi se samo jedna instrukcija
na spojnom putu CPU i memorije nalazi se u bilo kojem trenutku najvie jedan podatak.
(Faza Pribavi pribavi samo jednu instrukciju iz memorije, a faza Izvri obradi slijedno pribavljene podatke)
Von Neumannovo usko grlo

CENTRALNA
PROCESORSKA
JEDINICA

MEMORIJA

Memorija sadri instrukcije i podatke

Dvosmjeran promet kroz vezu CPU i Memorije
nisu samo korisni podaci
Prijenos uvjetuje na in razmiljanja: rije u
vremenu (word-at-time thinking)

30

Usporedba Turingovog stroja i von Neumannovog ra unala

RAZLIKE:
TURINGOV STROJ

VON NEUMANNOVO RA UNALO

Algoritam obrade

Odre en izvedbom upravlja ke jedinice

Odre en slijedom instrukcija u memoriji

Memorijska jedinica

Beskona na traka

Kona na adresirana memorija

Aritmeti ko-logi ka
jedinica

Uklju ena u upravlja ku jedinicu

Posebna jedinica

Ulazno-Izlazna jedinica

Beskona na traka

Posebna jednica

SLI NOST:
Obrada se odvija u ritmu signala vremenskog vo enja vremensko diskretni ure aji

31

Prostor oblikovanja suvremenih procesorskih porodica

Skalarni CISC
Skalarni RISC
Superskalarni CISC
Superskalarni RISC
Superproto na ra unala
VLIW Very Long
Instruction Words
ra unala
Vektorska Superra unala

32

Skalarni CISC (Complex instruction Set Computer)

Radi sa skalarnim tipovima podataka (cjelobrojni operandi i operandi s pomi nim zarezom)
Karakteristike:
Veliki skup instrukcija
Promjenjivi format instrukcija (16-64 i vie bitova)
Brojni na ini adresiranja (12-24 i vie)
Veliki CPI (Cycles per Instruction) (2 do nekoliko desetaka)
Predstavnici: MC68020, MC68040, i486

Skalarni RISC (Reduced Instruction Set Computer)

Radi sa skalarnim tipovima podataka (cjelobrojni operandi i operandi s pomi nim zarezom)
Karakteristike:
Mali skup instrukcija
Instrukcije jednake duljine
CPI jedan za ve inu instrukcija pojednostavljene naredbe
Ve ina instrukcija tipa registar-registar
load/store arhitektura (operacije samo nad operandima u registrima, pristup memoriji minimiziran)
Jednostavni adresni modovi
Predstavnici: MC88100, i860SPARC CY 7C601

33

Superskalarni RISC
Izdaje i izvrava vie od jedne instrukcije tijekom jednog perioda signala takta
Tipi ni predstavnici: i960, PowerPC 620, R10000
Superskalarni CISC
CISC procesori s RISC jezgrom
CISC instrukcije se prilikom dekodiranja pretvaraju u RISC instrukcije i zatim izvravaju u RISC jezgri
Istodobno se mogu izvoditi 1 do 3 CISC instrukcije
Predstavnici:K5, Pentium Pro, MC68060

Vektorski procesori
Rade s vie operanada predo enih vektorima
Visok stupanj paralelizma na razini rije i operanda
Vektorizacija (vektorski registri i sl.)
Proto nost
Visoka razina paralelizma na nivou funkcijskih jedinica
Predstavnici: Cray 1, 2, X-MP, C90, Hitachi S820, NEC SX-8
VLIW Very Long Instruction Words
Horizontalno mikroprogramiranje
Mogu nost paralelizma ne procjenjuje HW, eksplicitno je upisana u instrukciju
Superskalarna obrada
Viestrukost funkcijskih jedinica
Predstavnici: Mpact (media processor, Chromatic Research Inc.), Trace200 (Multiflow), FPS120B,
Transmeta Crusoe
34

Superproto na ra unala (Superpipelined computer)

Veliki broj proto nih segmenata
Vrijeme obrade po proto nom segmentu 1/n osnovnog perioda signala takta
Kombinacija superproto nosti i superskalarnosti
Predstavnici: Alpha 21x64, MIPS R10000
Trendovi u arhitekturi:
Procesori s vrlo visokim stupnjem skalarnosti (CPI<1/10)
Frekvencija radnog takta > 4 GHz
Veliki broj registara
Veliki broj funkcijskih jedinica
Veliki kapacitet priru nih memorija (L3 9MB)
Sloeni algoritmi predvi anja grananja
Vieprocesorski sustavi na jednom ipu
VLIW koncept
ILP Instruction Level Paralelism
IRAM Intelligent RAM MIMD i/ili SIMD na ipu
Java procesori sloena arhitektura procesora

35

Primjer
Intel: Itanium 2
VLIW instrukcijska rije 128 bit sadri 3 41bitne instrukcije i 5 template bitova: EPIC Explicit Parallel
Instruction Computing
Superskalarnost: 2 load/store jedinice isporu e 2 instrukcijske rije i (6 instrukcija) u jednom ciklusu
L3 cache: 9MB

36

Razvoj Intel mikroprocesora

Godina
1971
1979
1982
1985
1989
1993
1997
1999
2000-2003
2004-2005

Intel CPU
4004
8088
80286
80386
80486
Pentium
Pentium II
Pentium III
Pentium 4
Pentium 4

CPU
Pentium
Pentium MMX
Pentium II
Athlon
Pentium III
Pentium III
Athlon XP
Pentium 4
Pentium 4
Athlon XP+
Athlon 64 FX
Pentium 4

Tehnologija
(mikron)

Radni takt (MHz)

10
3
1,5
1
1.0/0.8
0.8/0.5/0.35
0.28/0.25
0.25/0.18/0.13
0.18/0.13
0.09

Tehnologija
(mikron)
0,8
0,28
0,25
0,25
0,18
0,13
0,18
0,18
0,13
0,13
0,13
0,09

0,108
4,7-8
6-12,5
16-33
25-100
60-200
233-450
450-1200
1400-2200
2200-3600

Povrina
(mm2)
294
140
131
184
106
80
128
217
145
115
193
112

Broj
tranzistora
(milijuna)
3,1
4,5
7,5
22
28
28
38
42
55
54
106
125
37

Relativna usporedba tehnologije, povrine i broja tranzistora mikroprocesora

Tehnologija
(mikom)
Povrina
(mm2)

4
iu
m

FX

nt
Pe

64

XP
+
At

hl
on

hl
on

At

iu
m

4
nt

iu
m

Pe

XP

nt
Pe

III

hl
on
At

iu
m

III
nt

iu
m

Pe

nt

hl
on

Pe

II
iu
m

At

X
nt

Pe

iu
m

Pe

nt

Pe

nt

iu
m

Broj transistora
(milijuna)

38