You are on page 1of 82

金氧半二極體、電晶體

及其電性討論
MOSFET
 為一四端元件,。
 由一個 MOS 二極體與兩個相鄰的 pn 接面所構成

 為積體電路中最重要的電路元件,因為比起相同
功能的 BJT (雙極性電晶體):
面積小,可增加積體電路密度。
製程步驟較少,製造成本較低。
製成 CMOS (NMOS + PMOS) ,功率消耗更低。
6.1 MOS 二極體
 為 MOSFET 的核心部分:由上往下之材料分別為金屬、
氧化層及半導體。

氧化層的厚度

通常 Si 底材是接地的,故金屬對於歐姆接面

正偏壓時, V 為正;反之, V 為負。
6.1.1 The Ideal MOS Diode
理想的 MOS 二極體定義:
 在沒有外加偏壓時(即熱平衡狀態),金屬功函數 qm 和
半導體功函數 qs 的能量差為零,即功函數差 qms 等於零

其中 qB: 為費米能階 EF 和本質費米能階 Ei 的能量差


qχ: 半導體電子親和力
換句話說,當無外加偏壓,能帶是平的(稱為平帶狀態 f
lat band condition) 。
理想的 MOS 二極體能帶圖

閘極無偏壓時 (V=0) 的 p-type 半導體 MOS 二極體的能帶


理想的 MOS 二極體定義(續)
 於任意偏壓下,二極體裡
的電荷只有半導體電荷和
靠近氧化層的金屬表面電
荷兩種,二者的電量相同
但極性相反。
 在 DC 偏壓下,沒有載子
流過氧化層,即氧化層的
電阻是無限大。
 綜合以上所述,可知理想
的 MOS 二極體相當於一
個平行板電容器的特性
非平衡狀態下之能帶圖( p 型)
 當偏壓不為零時,能帶圖兩側因下拉、上移會彎
曲。
 半導體的載子密度和能量差呈指數關係 , 如下式
Ei  E F ) / kT
p ne
(
p i

 能帶圖彎曲使 EF 與 Ei 的差改變,形成以下之情
形:
聚積 (accumulation): V < 0
空乏 (depletion): V > 0
反轉 (inversion): V > 0
非平衡狀態下之能帶圖( p 型)
V < 0 ,因於表面形成電洞堆積,故稱 accumulation

電洞受電場影響上移

EF 更靠近 Ev ,故電洞大增

於表面形成電洞堆積
非平衡狀態下之能帶圖( p 型)
(續)
V > 0 ,因電洞遠離表面,故形成空乏區。

EF 更遠離 Ev ,故電洞減少,剩下固定的受體離子

V 越大, W 越大。
非平衡狀態下之能帶圖( p 型)
(續)
V >> 0 時, EF 遠離 Ev 且 EF 已超過 Ei ,此種情形為 n 型之
能帶,故 p 型半導體表面之載子變為電子,稱為反轉。
非平衡狀態下之能帶圖( n 型)

V << 0 時, EF 遠離 Ec 且 EF 已超過
Ei ,此種情形為 p 型之能帶,故 n
型半導體表面之載子變為電洞。
非平衡狀態下之能帶圖( p 型)

 Ψs 〈 0 :電洞聚積
 Ψs = 0 :平帶狀況
 ΨB 〉 Ψs 〉 0 :電洞空乏
 Ψs = ΨB : ns = np = ni
 Ψs 〉 ΨB :反轉
 Ψs 〉 2ΨB :強反轉

當表面電子濃度 ns = Na
Ei  EF kT N a
s :表面電位  B   ln 時,稱為強反轉。
q q ni
bulk 由半導體電子濃度公式可得
空乏區寬度
 在空乏與反轉狀態下都有空乏區。
 同 n+p 接面之電荷、電場、電位分
析,可知

 當強反轉時,偏壓略有改變,電子
濃度會大量增加(指數函數關係)
,故空乏區電荷的改變不大,可說
此時空乏區寬度已達最大值。
空乏區寬度與摻雜濃度關係
摻雜濃度越高,空乏區寬度越小。
理想 MOS 曲線
 沒有功函數差時,外加偏
壓跨在氧化層及半導體上

V  Vo  s
其中
Qs d Qs
Vo  Eo d  
 ox Co
理想 MOS 曲線( C-V 圖)
聚積情形下,負偏壓加的越多,累積在半導體表面的電洞
濃度增加,同時金屬層表面感應之負電荷也增加,電壓僅
跨在氧化層上。

故 MOS 的單位面積電容只是氧化層電容:
 ox …….. 為定值
C (acc)  Cox 
'

d
理想 MOS 曲線( C-V 圖)
 空乏情形下,正偏壓加的越多,半導體空乏區寬度增加,同時
金屬層表面感應之正電荷也增加。電壓跨在氧化層與空乏區上

故相當於氧化層電容與半導體的接面電容串聯起來:
1 1 1 Cox' C 'j V 越大,空乏區
  C (depl ) 
'
C ' ( depl ) Cox ' C j ' 寬度越大, Cj 越
Cox'  C 'j
小 , C’(depl) 越

空乏情形下之 CV 圖

' '
C C
ox j  ox s
C (depl ) 
'
其中: Co  Cj 
Cox'  C 'j d W

由式 (9) 、 (13) 、 (14) 、 (15) ,消去 W 可得:

C 1
 V 越大,電容值會下降
Co 2 ox V
2
1
qN A s d 2
理想 MOS 曲線( C-V 圖)(續)
 反轉情形下,電荷的變化受頻率的影響。在低頻情形下,
正偏壓加的越多,半導體空乏區寬度不變 (Wm) ,固定受體離
子不變,增加的是半導體表面的反轉電子濃度,同時金屬層
表面感應之正電荷也增加。此時的外加電壓稱為臨界電壓:
qN AWm 2 s qN A (2 B )
VT   s (inv.)   2 B
Co Co
理想 MOS 曲線( C-V 圖)(低頻)
故 MOS 的單位面積電容只是氧化層電容:
 ox
C (inv)  Cox 
'

剛剛反轉之點,反轉電子為零,空乏區寬度
達最大值。
理想 MOS 曲線( C-V 圖)(高頻)
 高頻下的反轉情形,屬於少數載子的反轉電子無法及時反應,
空乏區的寬度也無太明顯的變化,所以電容不會增加,維持在
最低值。
理想 MOS 曲線( C-V 圖) (n 型半導
體)
6.1.2 SiO2-Si MOS 二極體

 電特性最接近理想 MOS 二極體。


 與理想二極體最大差異: a. 金屬電極與半
導體之功函數差 qms 不為零; b. 氧化層中
或介面處有電荷存在。
 所以熱平衡時的半導體區之能帶圖有彎曲,
不為平帶情形 (flat-band condition ) 。
ms 與使半導體恢復平帶狀況之電壓(平帶電
壓 flat-band voltage) 為所關心之量。
功函數差

qms  qm  qs 功函數:真空能階與費米能階差

平衡狀態下(無
偏壓),半導體
能帶為彎曲的。
常用電極材料:
鋁:功函數為 4.1e.v

n+ 複晶矽:功函數為 4.05e.v

p+ 複晶矽:功函數為 5.05e.v

功函數差和電極材料與基
板摻雜濃度有關
平帶電壓( Flat-band voltage )
 定義:使半導體區之能帶無彎曲所施加的閘極電壓。

即半導體層內無電荷存在

VFB  ms
 加閘極電壓,跨於氧化層及半導體的表面電位會改變:

VG  Vox  s  (Vox  Vox 0 )  (s  s 0 )

 Vox  s  (Vox 0  s 0 )  Vox  s  ms

即 ms
氧化層電荷:
 可區分為四種電荷 :
1. 介面捕獲電荷 (Qit) 2. 固定氧化物電荷 (Qf)
3. 氧化層陷住電荷 (Qot) 4. 可動離子電荷 (Qm)
~ 介面陷住電荷 Qit~
(interface trapped charge)
產生原因:
起因於 Si-SiO2 介面的不連續性及介面上
的未飽和鍵。通常 Qit 的大小與介面化學成分
有關。
改善方法:
於矽上以熱成長二氧化矽的 MOS 二極體
使用低溫(約 450℃ )氫退火來中和大部分
的介面陷住電荷,或選擇低阻陷的晶片(即
(100) 晶片)。
~ 固定氧化層電荷 Qf~
(fixed oxide charge)
產生原因:
當氧化停止時,一些離子化的矽就留在介
面處(約 30Å 處)。這些離子及矽表面上
的不完全矽鍵結產生了正固定氧化層電荷
Qf 。

改善方法:
可藉由氧化製程的適當調整,或是回火
(Annealing) 來降低其影響力或是選擇較佳
的晶格方向。
~ 氧化層陷住電荷 Qot~
(oxide trapped charge)

產生原因:
主要是因為 MOS 操作時所產生的電子
電洞被氧化層內的雜質或未飽和鍵所捕捉
而陷入。

改善方法:
可利用低溫回火消除掉。
~ 可移動離子電荷 Qm~
(mobile ionic charge)
產生原因:
通常是鈉、鉀離子等鹼金屬雜質,在高
溫和高正、負偏壓操作下可於氧化層內來
回移動,並使得電容 - 電壓特性沿著電壓軸
產生平移。
改善方法:
藉由在矽氧化製成進行時,於反應氣體
進行時加入適量 HCl ,其中的 Cl 離子會中
和 SiO2 層內的鹼金屬離子。
平帶電壓 VFB (續)
 VG
當 VG = VFB 時, s = 0 ,故可得:  VFB  Vox(假設無功函數差)
 氧化層所跨電位可以下分析得知:

Vox
平衡狀態 平帶狀態
平帶狀態下,假設氧化層電荷 QO 存在與半導體之界面處(即 x0 = d ),則可
得: Q d Q
FB  o
 o
C0 d Co
平帶電壓 VFB (續)
 若氧化層中之電荷為任意分佈(一般情形),平帶電壓
可表示為:
1  1 d 
VFB   
Co  d 0
x ( x)dx 

 再考慮功函數差,並忽略界面陷阱電荷,平帶電壓會變
為:
VFB  ms 
 Q f  Qm  Qot 
Co
氧化層電荷對 CV 圖的影響
 其中平帶電壓狀態介於
聚積狀態與空乏狀態之
間:
 ox
C '
FB 
  ox   kT   s 
tox      
 s   q  qN a 

 由平帶電壓公式可知:
(Qo 包括 Qf 、 Qot 、 Qm)

Qo Qo 為正時,平帶電壓會比 ms 小
VFB  ms 
Cox Qo 為負時,平帶電壓會比 ms 大
氧化層電荷對 CV 圖的影響(續)
 由平帶電壓的分析可知,當氧化層電荷為正時, CV 圖會
往左平移,且電荷越多,平移量越多;當氧化層電荷為負
時, CV 圖會往右平移。

Qo 包 括 : 固 定 氧
化 層 電 荷 Qf 、 氧
化 層 陷 住 電 荷 Qot
以及移動性離子電
荷 Qm 。
界面電荷對 CV 圖的影響
 表面週期性終止,有懸鍵產生,在禁制能帶會形成界面
態階。
 電荷可在半導體與界面態階之間流動,隨著偏壓之改變
,界面態階與費米能階的相關位置不同,界面的淨電荷
也會改變。
一般而言,在 EFi 上方的稱為受體態
階,在 EFi 下方的稱為施體體態階。
施體態階:
施體態階:因費米能階在施體態階
因費米能階在施體態階
之上(填滿)時,為電中性;費米
之上(填滿)時,為電中性;費米
能階在施體態階之下(空的)時,
能階在施體態階之下(空的)時,
為帶正
為帶 正電。
電。
受體態階:
受體態階:因費米能階在受體態階
因費米能階在受體態階
之下(空的)時,為電中性;費米
之下(空的)時,為電中性;費米
能階在施體態階之上(填滿)時,
能階在施體態階之上(填滿)時,
為帶負
為帶 負電。
電。
界面電荷對 CV 圖的影響(續)
以 p 型半導體為例:
聚積狀態下(偏壓為負),受
體態階都在費米能階之上,故
為中性;但部分施體態階在費
米能階之上,故為帶正電。
即聚積狀態下,界面淨電荷為
正。

偏壓轉為正,當 EF 正好等於 E
Fi 時,受體態階都在費米能階
之上,故為中性;施體態階 都
在費米能階之上,故也為中性。
即偏壓由負轉正時,正好有一
個狀態(中間能隙),界面淨
電荷為零。
界面電荷對 CV 圖的影響(續)
 以 p 型半導體為例:
反轉狀態下(偏壓為更
正),施體態階都在費米
能階之下,故為中性;但
部分受體態階在費米能階
之下,故為帶負電。
即反轉狀態下,界面淨電
荷為負。

綜合以上所述,閘極所加之偏壓由負變為正時,界面態階的
淨電荷由正變到零再到負,故 CV 圖與理想結果比較,應該是
部分右偏,部分左偏。
界面電荷對 CV 圖的影響(續)
界面電荷為正, 界面電荷為負,
故往左偏移 故往右偏移

和理想 CV 圖比
較圖形變得更平

氧化層電荷與界面電荷影響之比較

氧化層電荷效應:圖形形
氧化層電荷效應:圖形形
狀不變,但平移。
狀不變,但平移。
界面電荷效應:圖形形狀
界面電荷效應:圖形形狀
改變,變得更平滑。
改變,變得更平滑。
6.1.3 電荷耦合元件( CCD )

由一連串 MOS 二極體陣列


構成,可做信號處理及影像
感測。

Figure 6.13. Cross section of


a three-phase charge-coupled
device.4
(a) High voltage on ø2. (b) ø3
pulsed to a higher voltage for
charge transfer.
6.2 MOS 的基本原理
基本的 MOSFET 結構
源極 閘極
汲極 加適當的閘極電壓使得
閘極下方產生反轉層,
形成通道,連接源極與
汲極區。源極為載子的
來源,經過通道流向汲
極。
當基板為 p 型時,載子
為電子,故電流由汲極
流向源極;當基板為 n
型時,載子為電洞,故
電流由源極流向汲極。

L :通道長度 Z :通道寬度
d :氧化層厚度 rj :接面深度
6.2.1 基本特性
 VG < VT ,源極到汲極間好
似二個背對背的 pn 接面,
加一汲極電壓,只有微弱
的逆向漏電流。
 VG > VT ,半導體表面產生
反轉電子,只要加一點汲
極電壓,可使電子由源極
很小
流向汲極,產生通道電流 I
D。
 理想狀況下,閘極電壓只
控制反轉電子的多寡,不
會使電子通過氧化層至閘
極端。
平衡狀態: VG=0 , VDS=0
產生反轉層 能帶圖維持水平
VG > 0 , VDS=0
線性區

加 VDS 使得 EFn 與 EFp 分開,


半導體表面附近的能帶圖彎曲
更大,故空乏區寬度越大。
小的汲極電壓使得能帶圖變成好似斜
坡,電子很容易由 S 到 D ,產生電流

飽和區( Saturation region )
 當 VDS 漸增,靠近汲極附近
的氧化層所跨的電壓減少,
產生反轉電荷的能帶彎曲減
少,故反轉電子減少, ID-V
DS 圖的斜率漸減。

 當汲極電壓增加至使跨於汲
極端氧化層電壓恰等於 VT ,
此時反轉電子密度為零(稱
為夾止 ) ,故 ID-VDS 圖的斜
率變為零,即電流維持不變
,達到飽和。
 此時 VGS  VDS ( sat )  VT

VDS ( sat )  VGS  VT


飽和區(續)

 當汲極電壓大於 VDS(sat)
反轉電荷為零的點往源
極移動,此時電子注入 電場
空間電荷區,在藉由電
場掃至汲極。
 當 VDS > VDS(sat) , p 點
的電壓仍為 VDS(sat) ,故
ID 維持不變。
MOSFET 理想條件
 閘極構造為理想 MOS 二極體,即沒有介面陷阱、固
定氧化物電荷或功函數差。
 只考慮漂移電流。
 反轉層的載子移動率為定值(電場不會太大)。
 摻入雜質於通道內均勻分布。
 反向漏電流可忽略。
 通道橫向電場 ( 閘極電壓造成,在 x 方向的 εx ,和
電流垂直 ) 遠大於縱向電場 ( 汲極電壓所產生,在
y 方向的 εy ,和電流平行 ) 。
電流電壓關係式……漸變通道近似法
因只考慮漂移電流,故以歐
姆定律來求電流電壓關係。

於基本片斷 dy 範圍內

dV  I D dR
(在 dy 範圍內的通道電
導)
1 Z n
其中 dR  G  Qn  y 
G dy
電流電壓關係式(續)
 將歐姆定律關係式由 y = 0 , V = 0 積分到 y = L , V = VD
可求得 ID 關係式:
 2 2 s qN A  3 
Z VD 
 VD  2 B  2   2 B  2  
3
I D   nC0 VG  2 B  VD 
L  2 3 C0   
Ei  E F
q
 當 VD 很小時(線性區), ID 為:
Z  1 2
I D   nC0 VG  VT VD  VD  for VD  VG  VT 
L  2 

2 s N A  2 B 
其中臨限電壓 VT   2 B(無功函數差及氧化層電荷)
C0
理想電流關係圖
利用在飽和狀態達到時,汲
極之反轉電子濃度為零,可
將電流公式簡化為:
Z n ox
I Dsat  VG  VT  2

2dL
依所推導之電流公式所畫
之關係圖,可看出電流電
壓成正比的線性區以及電
流維持定值的飽和區。
 2V 
VDsat  VG  2 B  K 1  1  G2
2


 K 
 s qN A
其中 K
Co
通道電導 和傳導係數 ( Transconductanc
e)
 在線性區通道電導 gD 和傳導係數 gm 為:
I D Z
gD    n C0 VG  VT 
VD VG 常數
L

I D Z
gm    nC0VD 此為閘極控制電流的能力
VG VD 常數
L

 在飽和區: g  I D 0 由 MOSFET 尺寸的設計


D
VD VG 常數
,可獲得所需之 gm

I D Z n ox
gm   (VG  VT )
VG VD 常數
Ld
次臨限區 (Subthreshold region)

 當閘極電壓低於臨限電壓 電壓條件: VGS≦VT


而半導體表面只稍微反轉 時 現象: ID≠0
時,理想上汲極電流應為
零。
 實際上仍有汲極電流,稱
為次臨限電流 (subthreshold
current) 。
 MOSFET 做為開關使用時
次臨限區
,次臨限區特別重要,可
看出開關是如何打開及關
掉。
次臨限區(續)

聚積狀態:源極電子要克服
很大的位障才能到達汲極。

弱反轉狀態:源極電子到達汲 強反轉狀態:源極電子到達汲
極要克服的位障比較小。 極要克服的位障很小,好像歐
姆接觸。
次臨限區(續)
 在此區電流主要是擴散電流而不是飄移電流,與載子濃
度梯度有關,故電流關係式中有指數項:

因  s  VG  VT

定義次臨界擺幅 (subthreshold swing) :



S   log I D
  1

 VG 
S 越大,表示 ID 隨 VG 的變化越小,
on-off 特性不明顯; S 越小,表示 ID
隨 VG 的變化越大, on-off 特性顯著
6.2.2 MOSFET 的種類

 N 通道增強模式
基板為 p 型半導體,汲
極與源極為 n 型摻雜。
 N 通道空乏模式

 P 通道增強模式
基板為 n 型半導體,汲
極與源極為 p 型摻雜。
 P 通道空乏模式
N 通道增強模式 (Enhamcement mode)

N 通道增強模式:在零閘極電壓,氧化層下沒有電子反轉
層,需加正閘極電壓才會有反轉層。

沒接通

電子由基底進入
N 通道空乏模式 (Depletion mode)
 N 通道空乏模式:在零閘極電壓,氧化層下已有電子反轉
層存在。

接通

電子由基底進入
P 通道增強模式
 P 通道增強模式:在零閘極電壓,氧化層下沒有電洞反轉
層,需加負閘極偏壓才會有反轉層。

沒接通

電子由基底流出
P 通道空乏模式
 P 通道空乏模式:在零閘極電壓,氧化層下已有電洞反轉
層存在。

接通

電子由基底流出
6.2.3 臨界電壓控制
基板偏壓效應( Substrate bias effects )
 基板可不與源極接在一起另接偏壓,但必須保持源極到基
板不為導通狀態(逆向偏壓),及 VBS 必須大於或等於零

 VBS 大於零時,能帶更彎曲,有更多的空乏區電荷:

Qsc  qN AW   2q s N A (2 B  VBS )


 Qsc 增加,故臨界電壓也增加。
VSB > 0

VSB = 0 ,反轉點能帶圖
基板偏壓效應(續)
 造成臨限電壓的增加

VT  
Qsc
 
2 q s N A
2 B  VBS  2 B 
 s 增加,造成CSo 的減少,Con-off
o 特性更佳。

S大

S小
在 MOS 的製程上
, VT 受到閘極材
料種類以及基板摻
雜濃度影響。

例如:對 NMOS ( P
型基板)而言,增加
受體摻雜( B ),可
增加 VT ,反之,將硼
摻入 PMOS 的基板
( N 型),可降低 VT
的絕對值。
調整 VT 的方法: 1. 基板摻雜
調整 VT 的方法: 2. 調整氧化層厚度

很大!!!

此為場氧化層可作為相鄰 MOS 隔離技術的原因


Figure 6.21. Cross section of a parasitic field transistor
in an n-well structure.
調整 VT 的方法: 3. 加基板偏壓

調整 VT 的方法: 4. 選擇適當的閘極材料
利用調整功函數差來控制 VT
Figure 6.22. Threshold voltage adjustment using substrate
bias.

You might also like