UNIVERSIDADE FEDERAL DO MARANHO CENTRO DE CINCIAS EXATAS E TECNOLGICAS DEPARTAMENTO DE ENGENHARIA DE ELETRICIDADE DISCIPLINA: Laboratrio de Eletrnica II PERODO: 2012.

1 PROFESSOR: Vilemar Gomes ALUNO: Felipe Oliveira Silva Saraiva DATA: 02/04/2012 1o EXPERIMENTO 1. TTULO: Determinao de valores de parmetros de um amplificador operacional 2. OBJETIVOS: Apresentar os fundamentos do amplificador operacional e determinar, experimentalmente, os valores de alguns de seus parmetros 3. INTRODUO O amplificador operacional um amplificador DC de alto ganho, composto por vrios estgios acoplados diretamente entre si, sendo o primeiro desses estgios um amplificador diferencial. Dentre seus vrios campos de aplicao, esto os sistemas eletrnicos de controle industrial, a instrumentao industrial, a instrumentao mdica, os equipamentos de telecomunicaes, os sistemas de aquisio de dados, etc. Vrios fabricantes produzem amplificadores operacionais, sob a forma de circuito integrado. Para especificao de um amplificador operacional utilizada uma codificao que permite identificar o seu fabricante e suas caractersticas fornecidas nos manuais de fabricante. Portanto, um mesmo amplificador operacional pode ser produzido por vrios fabricantes. Na Tabela 1 ilustra-se o cdigo utilizado pelos fabricantes mais conhecidos, para um particular amplificador operacional. Tabela 1 FABRICANTE FAIRCHILD NATIONAL MOTOROLA RCA TEXAS SIGNETICS SIEMENS CDIGO A 741 LM 741 MC 741 CA 741 SN 741 SA 741 TBA 221(741)

O amplificador operacional exemplificado na Tabela 1 conhecido simplesmente como o 741 . Um diagrama esquemtico simplificado do 741 est mostrado na Figura 1.

+VCC D2 T4 T8 R2 -VEE R3 -VEE D5 T9 Vd T1 T2 +VCC T5 T3 R1 D1 -VEE Fig. 1 - O primeiro estgio um amplificador diferencial que usa transistores PNP ( T1 e T2 ). - Um espelho de corrente (D2 e T4 ) produz a corrente de cauda do amplificador diferencial que permite um CMRR alto. - Visando obter um ganho de tenso o mais alto possvel com o amplificador diferencial, utiliza-se como carga um outro espelho de corrente (D1 e T3 ). - A sada do amplificador diferencial (coletor de T2 ) alimenta um seguidor de emissor (T5) . - O estgio seguidor de emissor ( T5 ) eleva o nvel de impedncia para evitar o abaixamento da carga do amplificador diferencial. - O sinal que sai do seguidor de emissor aplicado em T7, que um acionador de classe B. Cada amplificador operacional tem o seu diagrama esquemtico fornecido nos manuais do fabricante. Nas anlises de circuitos contendo amplificadores operacionais no utilizado o esquema complicado da Figura 1. O smbolo do amplificador operacional, utilizado nos esquemas de circuito, est apresentado na Figura 2. Entrada no-inversora Entrada inversora + Fig. 2 sada T7 D4 Vo D3 T6

Na Figura 3 mostra-se um modelo simplificado de baixas freqncias para o amplificador operacional.

vd Ri

Ro
Vo

Ad vd

Entrada inversora Fig. 3

Onde: Ri a resistncia diferencial de entrada Ro a resistncia de sada Ad o ganho diferencial de malha aberta Outras notaes: Vd a tenso diferencial de entrada Vo a tenso de sada De modo geral, um amplificador operacional apresenta as seguintes caractersticas: 1. A resistncia diferencial de entrada, Ri , muito alta (na ordem de M) 2. A resistncia de sada, Ro , muito baixa ( dezenas de ) 3. O ganho diferencial, Ad , muito alto (de 103 a 109 ) 4. O ganho de modo comum, AMC , muito baixo Outros parmetros que identificam um amplificador operacional so: 1. Taxa de subida ou slew-rate 2. Tenso de offset de entrada 3. Tenso de offset de sada Neste experimento pretende-se obter o valor de alguns desses parmetros para um dado amplificador operacional. 4. PREPARAO 4.1. Consultando o manual de algum fabricante, anote os valores dos parmetros do

amplificador 741, designados na Tabela 2 por SR e Vi (OFFSET), e anoto-os na coluna VALOR DO FABRICANTE. Resposta: importante ressaltar que os valores dos parmetros inseridos na tabela 2, ilustrada na sequncia, so relativos aos dados que constam na folha de especificaes do amplificador LM741. 4.2. A corrente Ient.(pol.) do amplificador operacional 741C tem um valor tpico de 60nA. Esta corrente a que passa em cada um dos resistores de 220k da Figura 4. Calcule o valor das tenses DC nas entradas inversora e no inversora (V2 e V3 ) e anote na Tabela 2. Resposta: Com base nos valores fornecidos das resistncias R2 e R3, e da corrente de polarizao de entrada Ient(pol), podemos calcular os valores das tenses, respectivamente, nas entradas inversora e no inversora da seguinte maneira: V2 = (220000 )(60 x 10-9 A) = 0,132 x 10-3 = 13,2 mV V3 = (220000 )(60 x 10-9 A) = 0,132 x 10-3 = 13,2 mV Tabela 2 PARMETRO V2 V3 Slew Rate(SR) Vi(OFFSET) VALOR DO FABRICANTE 13,2 mV 13,2 mV 0,5 V/s 1 mV VALOR OBTIDO 15,9 mV 19,3 mV 0,3054 V/s 1,0089 mV

5. PARTE EXPERIMENTAL 5.1. Correntes de polarizao e compensao de entrada +15 V - 7 741 6 +

4

2 3

220k

-15V 220k

Fig. 4

i) Mea e anote na Tabela 2, as tenses nas entradas inversora e no inversora (V2 e V3) Resposta: Primeiramente, exibido, na figura 5, o circuito destinado simulao requerida pelos procedimentos experimentais. Embasados nos dados grficos indicados na plotagem das tenses V2 e V3 em funo do tempo, ilustradas na figura 6, facilmente observvel que os valores absolutos de tais tenses so: V2 = 15,9 mV V3 = 19,3 mV

B1
15V

U1
V2 2 V3 6 3 7 1 4 5

R1
220k

R2
220k

LM741

B2
15V

GND

Fig.5

Fig. 6 ii) Para os valores obtidos de V2 e V3 da Tabela 2, calcule as correntes dos terminais inversor e no inversor (I2 e I3 ) e, em seguida, os valores das correntes de compensao de entrada (corrente de offset) e de polarizao de entrada utilizando as seguintes expresses: I ent .( comp ) = I 3 I 2 I ent .( pol .) = Resposta: Atravs de substituio simples e direta, teremos: I 2 + I3 2

I2 = V2 / R2 = 15,9 mV / 220 k = 72,2727 nA I3 = V3 / R3 = 19,3 mV / 220 k = 87,7272 nA Ient(comp) = I3 I2 = 87,7272 nA 72,2727 nA = 15,4545 nA Ient(pol) = (I2 + I3) / 2 = (87,7272 nA + 72,2727 nA) / 2 = 79,9999 nA 5.2 Slew-Rate Visando determinar, experimentalmente, o valor do Slew-Rate (SR), monte o circuito da Figura 7, ajustando o gerador para fornecer um sinal senoidal com freqncia de 5KHz (est dentro da faixa de udio). 100K +15V 1K Vs 741 + -15 V Vo 10 K

Fig. 7 Use o osciloscpio, com base de tempo cerca de 20 s / div, para observar a sada. Ajuste o nvel do sinal do gerador at obter um corte forte em ambos os picos do sinal de sada. Mea a variao de tenso entre os valores mximo e mnimo e a variao de tempo correspondente, conforme ilustrao a seguir:

Sinal de sada, Vo

t Determine o Slew-Rate, usando a definio abaixo, e anote na Tabela 2. V SR = t Resposta:

B1
15V

R2
100k V2 2 V3 6 3 7 1 Saida 4 5

U1

R1
1k

LM741

R3
10k

B2
15V

(-)

Fig.8 Redesenhando o circuito da figura 7 com propsitos de simulao, chegamos ao circuito ilustrado na figura 8. Por intermdio de simples observao da figura 9 (grfico da sada da simulao do circuito da figura 8), exposta na sequncia, podemos efetuar facilmente a obteno do SR (Slew Rate) da maneira exibida a seguir: SR = V / t = [13,9 V - (- 13,9 V)] / [385 s 294 s] = 0,3054 V / s

Fig. 9 5.2. Tenses e ajuste de Offset Visando determinar a tenso de offset, monte o circuito da Figura 10(a) e mea Vo (OFFSET) e calcule Vi (OFFSET). Anote o valor na Tabela 2. R1 Vi (OFFSET ) = R +R Vo (OFFSET ) 1 2 R2 100k 100 R1 Fig. 10(a) 741 + -15V +15V Vo

O ajuste de offset pode ser feito conectando-se o potencimetro, conforme ilustrado a Figura 6(b), e zerando a tenso Vo (OFFSET).

100 K 100 +15 V 741 + 5

1

Vo

-15V 10K -15 V Fig. 10 (b)

Diagrama de pinos do CI 741 8 +VCC 7 + 2 3 4 -VEE 6 5

Resposta: Efetuando a montagem para simulao do circuito da figura 10(a), obtemos a topologia exibida na figura 11.

B1
15V

R2
100k V2 2 V3 6 3 7 1 Vo (Saida) 4 5

U1

R1
100

LM741

B2
15V

GND

Fig. 11

Fig. 12 Da figura 12, nota-se, facilmente, que a tenso de sada Vo(OFFSET) um sinal DC de amplitude 1,01 V. Portanto, obtemos a tenso de offset, V1(OFFSET), atravs da aplicao direta da frmula que segue: Vi(OFFSET) = [R1 / (R1 + R2)] * Vo(OFFSET) = [100 / (100 + 100k)] * 1,01 V = 1,0089 ms Abaixo, segue a devida montagem com o propsito de executar a simulao da topologia de circuito da figura 10(b).

B1
15V

R2
100k 4 5 V2 2 V3 6 3 7 1 Saida
100%

U1 RV1
1k

R1
100

LM741

B3 B2
15V 15V

GND

Fig.13