6 TECNOLOGA BICMOS

6.1 Introduccin
Uno de los mejoramientos tecnolgicos ms efectivos ha sido la integracin de los circuitos basados en transistores MOS con los circuitos basados en transistores bipolares. Dado el avance de los procesos de fabricacin de tecnologas MOS y el avance tambin de la fabricacin de transistores bipolares sobre todo los HBT; se est alcanzando un nivel de diseo bastante ms amplio. El uso de tecnologas MOS permite acceder a los procesos y tcnicas de fabricacin de transistores MOSFET, ampliamente conocidos y de bajo costo. Por otro lado, el uso de las tecnologas bipolares hace posible acceder a la integracin con circuitos anlogos de alta velocidad de conmutacin y rangos de frecuencias de corte y oscilacin ms altos. Esta combinacin ha permitido el desarrollo de circuitos completos en un solo circuitos integrado facilitando el proceso de fabricacin y su posterior difusin en aplicaciones de telecomunicaciones. Las propiedades de las tecnologas bipolares siempre han sido atractivas para el diseo digital y su aplicacin en la formacin de circuitos integrados. Entre estas propiedades se puede mencionar a: menor ruido, mayor ancho de banda, ganancias altas, entre otras. Esto precisamente permite a los circuitos BiCMOS ingresar tanto en el campo de aplicaciones de lgica digital como en aplicaciones de seal mixta. 6.2

Estructura

La tecnologa BiCMOS se basa en la tecnologa CMOS. De ah que la estructura es idntica con la diferencia que se fabrican transistores bipolares dentro de la misma estructura y si es posible a travs de los mismos procesos. La tecnologa CMOS se basa en los transistores MOSFET. Se fabrican los transistores tanto de canal n como de canal p sobre el mismo proceso, esto los hace complementarios.

Fig. 6-1

Estructura Transistor MOSFET. Fuente: Principles of CMOS VLSI Design de Weste N. y Eshraghian K.

Fig. 6-2

Corte Transversal Transistor MOSFET. Fuente: Encyclopedia of RF and Microwave Engineering de Chang K.

Fig. 6-3

Corte Transversal de un Inversor Digital implementado en tecnologa CMOS. Fuente: Encyclopedia of RF and Microwave Engineering de Chang K.

A partir de las graficas anteriores podemos ver que existen varias capas propias del proceso CMOS. El momento que se incorporan transistores bipolares se incluirn nuevas capas y la secuencia del proceso se modifica con la finalidad de realizar el grabado, deposicin y dopaje de las capas de los transistores bipolares.

La estructura se modifica para obtener algo semejante a la siguiente grafica.

Fig. 6-4

Estructura BiCMOS combinando un proceso CMOS con un transistor BJT. Fuente: Autor.

Esto en el caso de un transistor BJT incorporado con tecnologa CMOS. Para el caso de una estructura que incorpora un transistor HBT se tendra una estructura semejante a la siguiente.

Fig. 6-5

Corte Lateral de transistores CMOS implementados en forma conjunta con un transistor HBT. Fuente: Autor

6.3 Materiales Involucrados

La tecnologa CMOS y la tecnologa BiCMOS se trabajan completamente en Silicio. Las diferentes capas con dopaje utilizan Arsnico o Boro para generar las capas n o p dependiendo de la necesidad. El utilizar Silicio es una ventaja pues se puede trabajar con el xido de Silicio, que es un excelente aislante y permite separar los componentes dentro de un circuito integrado. Adems, el xido de silicio es compatible en la estructura de deposicin de capas permitiendo un nmero reducido de defectos. En el caso de la formacin de heterostructuras para los HBT se puede requerir la inclusin de Germanio o de Carbono para completar las capas de emisor o base del transistor bipolar. Estas capas son semejantes a las expuestas para el HBT.

6.4

Tcnicas de Fabricacin

Las tcnicas utilizadas son las comunes para los circuitos integrados de Silicio. Se puede empezar con procesos de crecimiento masivo como Czochralski y luego pasar a deposiciones epitaxiales tanto con CVD como MBE. Litografa ptica o no ptica, normalmente depende del tamao de los dispositivos. Grabado hmedo o seco. Estas tcnicas son las ms utilizadas pues son la base de la masiva produccin de circuitos digitales. 6.5

Pasos de la Fabricacin

La tecnologa BiCMOS tiene transistores bipolares y transistores MOSFET, la secuencia del proceso cambia y se tiene que fabricar un transistor antes que otro. Primero se hace una revisin al proceso de fabricacin CMOS. El proceso de fabricacin de HBTs fue descrito previamente en temas anteriores. El proceso de fabricacin de la tecnologa CMOS incluye los pasos para la colocacin de las diferentes capas que componen el circuito. Las tcnicas utilizadas son bastante conocidas y se basan en la manipulacin del silicio, los diferentes dopantes y los aislantes, adems de las capas metlicas necesarias. En un principio se parte de un sustrato de silicio cuyo perfil de dopaje normalmente es p. Este sustrato normalmente se fabrica a travs de la obtencin de wafers monocristalinas utilizando el mtodo de Czochralski. Una vez conseguidas las wafers se pasa al proceso de construir sobre la superficie de las mismas las diferentes estructuras y componentes de acuerdo al diseo. De forma semejante a los diferentes modelos de transistores revisados con anterioridad, se tiene que hacer uso de la fotolitografa para que se transfieran los patrones de diseo hacia la superficie. El paso siguiente luego de la obtencin de las wafers es la formacin de un pozo de material tipo n en la superficie del sustrato utilizando las tcnicas de fotolitografa. Este material n se forma a travs de la implantacin de iones de fosforo en una ventana creada en el fotoresistente. Debido a que esta implantacin se realiza a elevadas temperaturas se produce sobre la superficie del sustrato una capa de xido de silicio. En un proceso CMOS con sustrato tipo p, los transistores nMOS se forman sobre la capa epitaxial, mientras que los transistores pMOS se forman sobre el pozo. Tambin puede darse el caso contrario considerando un sustrato tipo n, donde se formara un

pozo tipo p y sobre l se formaran los transistores nMOS. De estos dos procesos el ms utilizado es el que tiene pozo n para la mayora de aplicaciones de alta velocidad y tecnologas BiCMOS. El paso siguiente consiste en la implantacin de parada de canal bajo el xido formado, las regiones de sustrato p reciben un implante tipo p mientras que las regiones del pozo n reciben un implante tipo n. Despus de la implantacin de parada, todo el fotoresistente se remueve de la wafer para realizar el proceso de aislamiento. Para la colocacin de capas de xido de forma localizada se utilizan las tcnicas de oxidacin local de silicio (LOCOS) y aislamiento de zanja estrecha (STI), ambas tcnicas permiten la realizacin de capas delgadas de xido. Para el proceso de aislamiento normalmente se utiliza la tcnica LOCOS, tambin se utiliza STI aunque resulta un poco ms compleja, sin embargo, es la ms utilizada en la fabricacin moderna. STI normalmente consta de pasos de zanjado, llenado de xido a travs de posicin de vapores qumicos (CVD) y planarizacin utilizando un pulimento mecnico qumico (CMP). El aislamiento normalmente se aplica sobre el sustrato dejando solamente lugar a ventanas en la superficie para los lugares donde se realizaran los dopajes y contactos necesarios para los terminales de los transistores. Previo a la remocin del xido de las ventanas se tiene que efectuar el ajuste del voltaje de umbral para los transistores MOSFET, esto se hace a travs del dopaje de las zonas debajo del xido para eliminar fallas. Despus del ajuste del voltaje de umbral se procede a la remocin del xido de las regiones de los terminales. Luego de la remocin del xido tanto de la zonas de fuente, drenaje y compuerta se procede a realizar el crecimiento de una capa de xido de silicio en la regin de la compuerta. Este xido se forma utilizando oxigeno a elevada temperatura para asegurar la calidad de la interface Si-SiO2. Tras colocar el xido se pasa a aplicar una capa de silicio policristalino o polisilicio sobre la compuerta que servir para la realizacin de los electrodos de compuerta. Este polisilicio est altamente dopado para reducir su resistividad. Adicionalmente esta baja resistividad ayuda a mejorar la velocidad de conmutacin de los circuitos. En circuitos de radiofrecuencia tambin sirve para reducir el ruido.

La capa de polisilicio es aplicada utilizando un patrn establecido de acuerdo a la geometra para las compuertas. Considerando que el tamao de la compuerta es un parmetro muy importante para el MOSFET, la definicin y grabado de las compuertas es un paso critico en la fotolitografa de la fabricacin CMOS. Los primeros diseos CMOS solan usar una sola compuerta de polisilicio (n+) tanto para los transistores nMOS como pMOS. En los diseos actuales se utilizan compuertas duales (n+ y p+), por un lado se utiliza dopaje n en los transistores nMOS mientras que se utiliza dopaje p para los transistores pMOS. Posterior al trabajo en la compuerta se procede a trabajar en la implantacin tanto de la fuente como del drenaje. Un dopaje tipo n+ se requiere para los transistores nMOS mientras que se requiere un dopaje p+ para los transistores pMOS. Luego de la implantacin se realiza un alineamiento para activar los dopantes implantados en las regiones de fuente y de drenaje. Los procesos de aplicacin de las compuertas de polisilicio sirven como mascaras para autoalinear los implantes tanto de los transistores nMOS como pMOS. Antes de la implantacin, se aplica fotoresistente a la wafer, seguido de la formacin del patrn siguiendo la mscara de fotolitografa para la implantacin de materiales tipo n. Tras ello, se forman las regiones tipo n+ implantando arsnico en las regiones del nMOS (fuente y drenaje) a travs de las ventanas formadas sobre la capa de xido de silicio. Las compuertas de polisilicio bloquean estos implantes de la regin del canal bajo la compuerta y hacen que se reduzcan las capacitancias entre la compuerta y la fuente y las capacitancias entre la compuerta y el drenaje. Una vez concluida la implantacin de material n+ se remueve todo el fotoresistente y se pasa a implantar el material p+. Esta implantacin comienza con la cobertura de otra capa de fotoresistente y la formacin del patrn de fotolitografa para la implantacin de materiales tipo p. Al igual que para las regiones n+, se procede a realizar la implantacin de boro en las regiones del pMOS (fuente y drenaje) igualmente a travs de las ventanas formadas en el xido de silicio. Luego de la aplicacin de material p el material fotoresistente es removido de la wafer antes de que el proceso de alineamiento comience. Al finalizar ambas implantaciones es necesario un proceso de alineamiento, que sirve para la activacin de los dopantes implantados y un ligero incremento del grosor del xido sobre las regiones de drenaje y fuente. Este paso de

alineamiento implica someter a las wafers a una elevada temperatura. La profundidad de implantacin que se puede obtener est sujeta a las condiciones de implantacin de fuente/drenaje y al alineamiento. Tras completar las implantaciones de fuente y drenaje, una capa de xido se deposita como material aislante entre los dispositivos activos y las interconexiones metlicas. Se requieren cortes de contacto para abrir la capa de xido para formar un buen contacto entre las interconexiones metlicas y las regiones de fuente, drenaje y compuerta. Despus de que la wafer se cubre nuevamente con fotoresistente, los contactos en las regiones de fuente, drenaje y compuertas de polisilicio son definidos a travs de los patrones de la mscara de contacto. A medida que las dimensiones de los dispositivos se reducen, los contactos tambin lo hacen, por lo que se requieren de tcnicas adecuadas. Los procesos modernos emplean tcnicas de silicidacin para obtener contactos hmicos en las compuertas, fuentes y drenajes. Una vez completado el contacto y la metalizacin, la forma bsica de los dispositivos esta lista. Lo que falta completar es el procesamiento de terminacin o Back End of Line (BEOL) que consiste de la formacin de multicapas de interconexiones metlicas a travs del zanjado y deposicin de material dielctrico entre las capas. El fin de este material dielctrico es el aislamiento de las capas metlicas que permiten las conexiones necesarias en el chip. Despus de la formacin de las ventanas de contactos metlicos, se forma una primera capa de interconexiones metlicas o metal I. Esta capa puede ser de aluminio o cobre. Si bien se frecuentemente el aluminio cada vez se utiliza mas el cobre aunque sea un poco ms complicada su manipulacin. Tras la deposicin de la capa metlica, se efecta un paso de litografa que determina todas las conexiones necesarias, tras lo cual se procede al grabado selectivo de las reas establecidas. De igual forma se trabaja en un esquema multicapas aplicando los mismos pasos hasta alcanzar la capa superior donde se formaran las conexiones hacia los terminales del chip.

Fig. 6-6

Proceso de Fabricacin CMOS (a)Aplicacin de capas de xido y nitruro sobre el sustrato, (b) Apertura de zanja para compuerta (c) Aplicacin de STI en el sustrato, (d) Aplicacin de capa de xido de alta densidad, (e) Grabado y remocin de xido y nitruro, (f) Crecimiento del pozo tipo n en el sustrato, (g) Crecimiento de xido de compuerta y aplicacin de capa de silicio policristalino, (h) Remocin de capas de polisilicio, (i) Aplicacin de dopantes en regiones de polisilicio de compuerta, fuente y drenaje, (j) Aplicacin de capa de nitruro e implantacin de dopantes para fuentes y drenajes, (k) Aplicacin de capa en base a silicidacin para contactos, (l) Aplicacin de capa aislante y grabado de terminales metlicos, (m) Aplicacin de capa metlica, y (n) Realizacin de capa metlica de interconexin.1

Para la fabricacin de los dispositivos BiCMOS se parte de tres aproximaciones: base antes de compuerta (Base-before-Gate), base durante compuerta (Base-during-gate BDG) y base despus compuerta (Base after gate BAG). En la primera se realiza la fabricacin de la porcin bipolar antes del segmento CMOS), en la segunda los dispositivos bipolares son fabricados durante el proceso CMOS mientras que en la
1

Procedimiento basado en el libro Device Modelling for Analog and RF CMOS Circuit Design de Ytterdal T., Cheng Y. y Fjeldly T.

ultima los transistores bipolares son fabricados luego del proceso CMOS con la finalidad de separar los ciclos trmicos del proceso CMOS del bipolar. El caso de base antes de compuerta, la porcin bipolar se forma antes que la CMOS y se la cubre y protege durante el procesamiento CMOS. La desventaja en este caso es que los ciclos trmicos para procesos CMOS son mucho mayores que los bipolares. En el caso de base despus de compuerta la porcin CMOS se fabrica antes y luego se cubre para proteccin durante el procesamiento bipolar y de esta manera los elevados ciclos trmicos de la porcin CMOS son previos a la formacin de la estructura bipolar. Este ltimo caso es el ms utilizado en el desarrollo de tecnologa BiCMOS. Los dispositivos bipolares utilizados son transistores HBT de SiGe, en los cuales se trabaja con una composicin qumica de la forma o . Respecto a los HBT de SiGe se pueden establecer varias generacin a partir de se desempeo en alta frecuencia con los parmetros y como los ms relevantes. Las primeras generaciones tenan frecuencias de corte que superaban los 50 GHz, la siguiente generacin tenia frecuencias por sobre los 100 GHz, la subsecuente generacin tenia frecuencias por sobre los 200 GHz y las ltimas generaciones son capaces de alcanzar frecuencias por sobre los 300 GHz. Respecto a la tecnologa CMOS se toma en cuenta como uno de sus parmetros fundamentales el tamao de la compuerta ya que este define en si mismo las caractersticas fundamentales de los transistores MOSFET que operan dentro, adems de ser un parmetro estrechamente vinculado con la escala de integracin disponible en el circuito digital. Considerando ambas aproximaciones para describir apropiadamente un circuito BiCMOS hace falta expresar tanto el parmetro bipolar ms destacado, en este caso, la frecuencia de corte y por otro lado hace falta presentar la longitud de la compuerta de los transistores MOS realizada. Por ejemplo se puede describir a un circuito BiCMOS con 50 GHz de y construido con una tecnologa de 0.35 um CMOS, el transistor bipolar realizado en SiGe y la tecnologa CMOS en Si. El objetivo que se manifiesta a futuro al utilizar tecnologa BiCMOS se manifiesta en una escala de integracin completa. Esto implicara sistemas completos dentro de un chip, que incluiran circuitos de comunicaciones implementados con HBTs,

procesamiento optoelectrnica. 6.6

digital

implementados

con

circuitos

CMOS

circuitos

de

Aplicaciones en Circuitos de Telecomunicaciones

La tecnologa BiCMOS esta normalmente conformada por transistores HBT de SiGe con transistores CMOS. Esta estructura de funcionamiento permite la integracin en un solo juego de componentes de diversas funcionalidades digitales y analgicas. Esta integracin permite el desarrollo del trmino System on a Chip (SOC) que precisamente explota las capacidades de esta tecnologa. Considerando los diversos circuitos realizables tanto en la parte digital, como procesadores y memorias, y los diversos circuitos realizables por la parte analgica, como amplificadores, filtros, osciladores y sintetizadores de frecuencia. Se puede establecer que la parte digital del procesamiento del sistema se realizara en fases del proceso CMOS mientras que la parte analgica se realizara a travs de fases bipolares. Considerando que los transistores HBT en SiGe son capaces de frecuencias de corte por sobre los 100 GHz, estos pueden considerarse como idneos para trabajos en la parte circuital analgica para sistemas de radiofrecuencia, microondas y ondas milimtricas. Por otra parte, dependiendo de las propiedades de eficiencia de energa y de voltaje de ruptura se pueden establecer cuales modelos pueden ser utilizados como elementos activos para circuitos amplificadores de potencia. Y finalmente, dependiendo de la figura de ruido que tenga el componente se lo podr utilizar como parte de un amplificador de bajo ruido. Considerando el trabajo en circuitos inalmbricos, se pueden mencionar la utilizacin de los circuitos BiCMOS en amplificadores de bajo ruido, amplificadores de potencia, VCOs, mixers, entre otros. Entre las aplicaciones de los circuitos BiCMOS se pueden tener circuitos utilizados en telefona mvil celular, sistemas de broadcast de televisin por satlite, sistemas GPS, telfonos inalmbricos, redes locales inalmbricas, sistemas de radar, entre otros. Entre las aplicaciones ms conocidas, se los utiliza en transceivers para Fibra ptica SONET de 40 Gbps, transceivers WiMax, transceivers LTE y transceivers para WiFi en la banda de 2.4 GHz. Dentro de los avances recientes, se utiliza tecnologa BiCMOS para los transceivers de WLAN en la banda de 60 GHz.