You are on page 1of 4

En 1984 Xilinx desarrolla un nuevo dispositivo que denomina Logic Cell Array (LCA), basado en un concepto diferente a los

PLDs. Los LCAs estn compuestos de una gran cantidad de celdas lgicas cuya funcin es programable, dichas celdas pueden ser interconectadas mediante conexiones programables de varios tipos. Estos dispositivos y sus desarrollos posteriores dan origen a las hoy llamadas FPGAs. Las FPGAs estn basados en una estructura regular de bloques de procesamiento e interconexiones programables, rodeadas de bloques dedicados a entrada salida. El siguiente grfico ilustra las interconexiones programables en un FPGA:

Nuevas incorporaciones a la arquitectura bsica de FPGAs El desarrollo de las FPGAs ha sido constante desde sus inicios hasta hoy; los fabricantes han incorporado innovaciones que manteniendo la generalidad de estos componentes, los hacen adecuados para un rango cada vez ms amplio de aplicaciones. La memoria es una de las diversas caractersticas que incorporan las FPGAs modernas. Memoria Quiz la primera incorporacin a la estructura bsica de las FPGAs es la inclusin de bloques de memoria RAM. Estos bloques estn disponibles para el diseador, y son configurables en el tamao y el ancho de palabra. Pueden ser utilizados para almacenamiento de datos o para implementar funciones combinatorias complejas, aunque son ms lentos que las celdas estndar. De acuerdo a la configuracin pueden ser utilizados como RAM dual port, FIFOs, o RAM sincrnica.

Herramientas de software (EDA, CAE, CAD)

Las herramientas CAD (Computer-Aided Design) se definen como aquellas que realizan funciones de place and route, y layout; usualmente el trmino CAE (Computer-Aided Engineering) se aplica mayormente a simulacin, sntesis y anlisis de tiempos; aunque es usual utilizar ambos trminos

en forma intercambiable. El trmino EDA (Electronic Design Automation) engloba las dos definiciones anteriores.

Para disear con dispositivos lgicos programables es absolutamente necesario el uso de un conjunto de herramientas software de buena calidad, confiables y de fcil utilizacin. Estas herramientas son esenciales, tanto a nivel industrial como en la formacin del ingeniero, en la medida que la integracin progresa y ya no se puede acceder a los elementos bsicos del hardware. Evolucin histrica de herramientas software

Las primeras formas de trabajar con PLDs implicaban la traduccin de un diseo a un formato de tabla de verdad llamado H&L. Posteriormente aparece el PALASM, un programa escrito en FORTRAN que permita convertir un diseo descripto en ecuaciones booleanas, en archivos de programacin de dispositivos PAL de Monolithics Memories (MMI).En esta poca no solo eran importantes las herramientas software, sino tambin los equipos de programacin de dispositivos, que recin se estaban generalizando. Un salto importante fue la introduccin del estndar 3 de JEDEC, propuesto en 1980. Este estndar define un formato de archivo comn independiente del fabricante del dispositivo y del fabricante del programador.

En los ochentas aparecen dos lenguajes que permiten un mayor nivel de abstraccin en la expresin de los diseos, y son independientes de los fabricantes de chips, estos son el ABEL (Advanced Boolean Expression Language) y el CUPL (Common Universal tool for Programmable Logic). Estas herramientas adems de definir un lenguaje para la entrada de diseos, disponan de paquetes de minimizacin booleana, sntesis de mquinas de estados y simulacin. FPAA (Field Progammable Analog Array)

Los circuitos anlogos programables se denominan en la literatura FPAA (Field Progammable Analog Array). Estos circuitos son el equivalente anlogo de los circuitos digitales FPGA (Field Programmable Gate Array). Un circuito anlogo programable es un circuito que puede ser configurado para implementar una variedad de funciones anlogas; el circuito consta de un arreglo de bloques anlogos configurables (Configurable Analog Block: CAB), una red de interconexin programable y un registro para almacenar los bits de la configuracin de la FPAA. De acuerdo a las caractersticas impuestas por el fabricante del FPAA, la red de interconexin proporciona la ruta de interconexin entre los bloques CABs, o entre los bloques de entrada y salida (I/O). El registro con las cadenas de bits almacena la informacin para configurar los bloques CABs. Circuitos FPAAs de Lattice

El elemento funcional activo bsico de los circuitos FPAAs de Lattice es el PACell (Programmable Analog Cell) que, dependiendo de la arquitectura especfica del circuito IspPAC, puede ser un amplificador de instrumentacin, un amplificador-sumador u otra etapa activa elemental.

En todos los circuitos IspPAC, las celdas programables PACells se combinan cuidadosamente para formar macroceldas anlogas o PACblocks. En este caso, no se requiere ningn componente externo, lo cual flexibiliza la implementacin de funciones anlogas bsicas tales como: filtrado con precisin, suma o diferencia, ganancia o atenuacin y conversin. DSP

Estrictamente hablando, el trmino DSP se aplica a cualquier chip que trabaje con seales representadas de forma digital. En la prctica, el trmino se refiere a microprocesadores especficamente diseados para realizar procesado digital de seal. Los DSP utilizan arquitecturas especiales para acelerar los clculos matemticos intensos implicados en la mayora de sistemas de procesado de seal en tiempo real. Por ejemplo, las arquitecturas de los DSP incluyen circuitera para ejecutar de forma rpida operaciones de multiplicar y acumular, conocidas como MAC. A menudo poseen arquitecturas de memoria que permiten un acceso mltiple para permitir de forma simultnea cargar varios operandos, por ejemplo, una muestra de la seal de entrada y el coeficiente de un filtro simultneamente en paralelo con la carga de la instruccin. Tambin incluyen una variedad de modos especiales de direccionamiento y caractersticas de control de flujo de programa diseadas para acelerar la ejecucin de operaciones repetitivas. Organizacin de la memoria de los DSPs

La organizacin del subsistema de memoria de un DSP puede tener un gran impacto en sus prestaciones. Como se ha mencionado anteriormente, la instruccin MAC, as como otras, son fundamentales en muchos de los algoritmos de procesado de seal. Una ejecucin rpida de la instruccin MAC requiere que la lectura en memoria del cdigo de la instruccin y de sus dos operandos se haga en un ciclo de instruccin.

Existe una variedad de formas de hacerlo, utilizando memorias multipuerto para permitir mltiples accesos a memoria en un ciclo de instruccin, mediante memorias de datos e instrucciones separadas (arquitectura Harvard), y memorias caches de instrucciones para permitir el acceso a la memoria para la obtencin de datos mientras que las instrucciones se obtienen de la cache en lugar de la memoria. Tipos de DSPs NormaImente Ia cIasificacin de Ios DSPs se reaIiza en base aI tipo de aritmtica que utiIizan para reaIizar Ios cIcuIos matemticos dividindose en DSPs coma fija y DSPs de coma fIotante. Dentro de cada grupo se cIasifican, adems, segn Ia anchura de su paIabra de datos.

La CPU de Ios procesadores de coma fija requiere un hardware ms simpIe que Ia de Ios procesadores de coma fIotante. Esto se traduce en una reduccin deI coste unitario deI DSP hacindoIos idneos para apIicaciones de gran consumo que no requieran unas prestaciones eIevadas. Esta simpIicidad de Ia CPU tambin reduce eI consumo deI dispositivo y su tamao, un aspecto sumamente interesante para apIicaciones porttiIes como por ejempIo teIfonos mviIes. La utiIizacin de una CPU poco sofisticada permite Iiberar rea deI chip para incIuir bancos de internos de memoria RAM de mayor tamao o incIuso bancos de memoria EPROM o FLASH, donde grabar eI cdigo de Ia apIicacin. Adems, sueIen disponer de un conjunto de perifricos ms variado. De hecho Ios procesadores destinados a apIicaciones especificas como por ejempIo controI de motores, sistemas de tratamiento de voz, etc, son procesadores de coma fija.

You might also like