1

DELTA MASTER
FORMACIN UNIVERSTARIA
C/ Gral. Ampudia, 16
Telf.: 91 533 38 42 - 91 535 19 32
28003 MADRID




FORMULARIO DE:

SISTEMAS DIGITALES

Tema: 1. Sistemas de numeracin.

Dec. Bin. Oct. Hex.
0 0000 0 0
1 0001 1 1
2 0010 2 2,
3 0011 3 3
4 0100 4 4
5 0101 5 5
6 0110 6 6
7 0111 7 7
8 1000 10 8
9 1001 11 9
10 1010 12 A
11 1011 13 B
12 1100 14 C
13 1101 15 D
14 1110 16 E
15 1111 17 F


Decimal BCD Gray
0 0000 0000
1 0001 0001
2 0010 0011
3 0011 0010
4 0100 0110
5 0101 0111
6 0110 0101
7 0111 0100
8 1000 1100
9 1001 1101


Tema: 2. lgebra de Boole.

2.1. Teoremas y postulados

Las variables pueden tener dos valores: 0 1.

Postulados: Sea un conjunto B con las operaciones + (OR) y (AND), ser lgebra si
cumple:

2
DELTA MASTER
FORMACIN UNIVERSTARIA
C/ Gral. Ampudia, 16
Telf.: 91 533 38 42 - 91 535 19 32
28003 MADRID




1. Conmutativa: a+b = b+a, B b a ,

2. elem. Neutro (0): a+0 = a, B a
elem. unidad (1): a1 = a, B a
3. Distributividad:
( ) c a b a c b a + = + ( ) ) ( ) ( c a b a c b a + + = +
4. elemento simtrico: 1 / = + a a a , 0 = a a

Axiomas irreducibles:
l) a a a = + a a a = (idempotencia)
2) 1 1 = + a 0 0 = a
3) ( ) a b a a = + ( ) a b a a = + (leyes de absorcin)
4) b a b a = + b a b a + = (leyes de De M.organ)
5) Teorerna de Shannon (basado en 4) o de dualidad:
se pueden intercambiar 1 0 si a la vez se cambian +
( ) ( ) + = + , , ,..., , , , ,..., ,
2 1 2 1 n n
x x x f x x x f


Tema: 3. Implementacin de funciones booleanas

3.1. Puertas lgicas


AND: Y X F =

X Y
0 0 0
0 1 0
1 0 0
1 1 1



OR: Y X F + =

X Y
0 0 0
0 1 0
1 0 0
1 1 1



NOT: X F =

X F
0 1
1 0




XOR: Y X F =

X Y
0 0 0
0 1 1
1 0 1
1 1 0



Y X F =
X F =
Y X F =

3
DELTA MASTER
FORMACIN UNIVERSTARIA
C/ Gral. Ampudia, 16
Telf.: 91 533 38 42 - 91 535 19 32
28003 MADRID




NAND: Y X F =

X Y F
0 0 1
0 1 1
1 0 1
1 1 0



NOR: Y X F + =

X Y F
0 0 1
0 1 0
1 0 0
1 1 0




Tema: 4. Circuitos combinacionales.

4.1. Multiplexores (Selector de datos)


Circuito combinacional: entrada (datos y control) y salida.
n entradas de control = > N = 2 entradas de datos

S
1
S
0
Z
0 0 I
0

0 1 I
1

1 0 I
2

1 1 I
3


Tabla de verdad

Entr. de control Entradas de datos Salida
S
1
S
0
I
3
I
2
I
1
I
0

z
0 0 x x x 0 0
0 0 x x x 1 1
0 1 x x 0 x 0
0 1 x x 1 x 1
1 0 x 0 x x 0
1 0 x 1 x x 1
1 1 0 x x x 0
1 1 1 x x x 1



Funcin:
3 0 1 2 0 1 1 0 1 0 0 1
I S S I S S I S S I S S z + + + =




Y X F =
Y X F + =


4
DELTA MASTER
FORMACIN UNIVERSTARIA
C/ Gral. Ampudia, 16
Telf.: 91 533 38 42 - 91 535 19 32
28003 MADRID





Implementacin:








4.2. Demultiplexores.

Circuito combinacional: mediante n seales de control, transfiere una entrada a una de
entre N salidas, con
n
N 2 = .











4.3. Codificadores decimal-BCD


Circuito combinacional: N entradas y n salidas:
n
N 2
Al activar entrada, la salida proporciona su valor binario.

Tabla de verdad

SALIDAS ENTRADAS
W X Y Z
E
0
0 0 0 0
E
1
0 0 0 1
E
2
0 0 1 0
E
3
0 0 1 1
E
4
0 1 0 0
E
5
0 1 0 1
E
6
0 1 1 0
E
7
0 1 1 1
E
8
1 0 0 0
E
9
1 0 0 1

5
DELTA MASTER
FORMACIN UNIVERSTARIA
C/ Gral. Ampudia, 16
Telf.: 91 533 38 42 - 91 535 19 32
28003 MADRID





Funcin:

W =E8 + E 9
X=E4 + E 5 + E6 + E7
Y=E2 + E 3 + E6 + E7
Z=El + E 3 + E5 + E7 + E 9




Implementacin:








4.4. Decodificadores de 2 bits

Circuito combinacional: n entradas y N salidas:
n
N 2 =
Realizan la operacin opuesta a la codificacin: expresin binaria activa su correspondiente
salida decimal.
Entradas A, B; 4 salidas





Funcin:









Implementacin:

6
DELTA MASTER
FORMACIN UNIVERSTARIA
C/ Gral. Ampudia, 16
Telf.: 91 533 38 42 - 91 535 19 32
28003 MADRID



















Tema: 5. Circuitos aritmticos


Suma binaria:

Nmeros de 1 bit:


Nmeros de varios bits:





5.1. Semisumador.

B A C
B A S
=
=











5.2. Sumador completo
ENTRADAS SALIDAS
A B C S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

7
DELTA MASTER
FORMACIN UNIVERSTARIA
C/ Gral. Ampudia, 16
Telf.: 91 533 38 42 - 91 535 19 32
28003 MADRID










Tabla de verdad:










Funciones:
i i i i i i i
b a C b C a C + + =
1 1

( )
1 1
+ + + =
i i i i i i i i
C b a C C b a S













5.3. Restador

No existen circuitos restadores comerciales.
La resta se realiza utilizando un sumador donde uno de los sumandos se complementa a uno
(el sustraendo).






ENTRADAS SALIDAS
C
i-1
a
i
b
i
C
i
S
i

0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
La resta se realiza utilizando un sumador, donde

8
DELTA MASTER
FORMACIN UNIVERSTARIA
C/ Gral. Ampudia, 16
Telf.: 91 533 38 42 - 91 535 19 32
28003 MADRID


















Tema: 6. Biestables

6.1. Tipos de biestables.

- B. Sncronos: slo reaccionan a las entradas cuando reciben una seal externa de control
llamada reloj.
- B. Asncronos: dependen de las entradas nicamente, no estando gobernados por ninguna
seal de reloj.

Biestable R-S







Biestable J-K













R

S Q
t+1
0 0 Q
t

0 1 0
1 0 1
1 1
t
Q
J K Q
t+1
0 0 Q
t

0 1 0
1 0 1
1 1
t
Q

9
DELTA MASTER
FORMACIN UNIVERSTARIA
C/ Gral. Ampudia, 16
Telf.: 91 533 38 42 - 91 535 19 32
28003 MADRID




Biestable D






Biestable T






Tema: 7. Autmatas.

Autmata de Mealy.
Las salidas del sistema dependen tanto de las entradas externas (o de control) como
de los estados del mismo.




Autmata de Moore.
Las salidas del sistema nicamente dependen del estado en que se encuentre la
mquina. Las transiciones entre estados dependen de las entradas externas del
sistema.



















D Q

0 0
1 1
T Q
t+1
0 Q
t

1
t
Q

10
DELTA MASTER
FORMACIN UNIVERSTARIA
C/ Gral. Ampudia, 16
Telf.: 91 533 38 42 - 91 535 19 32
28003 MADRID