You are on page 1of 14

1

Laboratorio de Sistemas Electrnicos


Experiencia N3:
Almacenamiento y Recuperacin de
forma de onda




















Fecha: 2 de Mayo de 2011




2

ndice:

1.1 IntroduccinPgina 3
2.1 Objetivos..Pgina 3
3.0 Desarrollo..Pgina 4
3.1 Lista de Materiales..Pgina 4
3.2 Marco Terico.Pgina 5
3.2.1 Memoria RAM.Pgina 5
3.3 Sntesis del funcionamiento del sistema electrnico.Pgina 6
3.4 Pantallas OsciloscopioPgina 7
3.4.1 Salidas Contador...Pgina 7
3.4.1.1 Q3..Pgina 7
3.4.1.2 Q1..Pgina 7
3.4.1.3 Q7..Pgina 7
3.4.2 Salida Final (con Memoria RAM)Pgina 8
3.5 Simulaciones.Pgina 8
3.5.1 Conexin Contadores-Memoria...Pgina 8
3.5.2 Circuito con Memoria RAM...Pgina 8
3.6 Descripcin de cada integradoPgina 9
3.6.1 NAND 4011....Pgina 9
3.6.2 NOT 4069.Pgina 9
3.6.3 Contador 4024.Pgina 10
3.6.4 Memoria RAM.Pgina 11
3.7 Contratiempos y soluciones..Pgina 12
4.1 ConclusionesPgina 12
5.1 BibliografaPgina 12
6.0 Anexos.Pgina 13
6.1 Diagrama de Bloques.Pgina 13
6.2 Circuito Esquemtico.Pgina 14





















Introduccin:

3

El uso de la electrnica como sistema de informacin hace necesario que, la seal
adems de ser digitalizada para ser enviada por un medio en particular, esta tambin tenga la
facilidad de ser almacenada, es decir que esta pueda ser guardada en un dispositivo para su
posterior uso y que adems esta pueda ser re escrita si es que se hace necesario. Es as como
se hace indispensable el uso de un dispositivo electrnico llamado memoria RAM (Random
Access Memory).
En el presente laboratorio se har uso de una memoria RAM de 64 Kbits la cual
almacenara una seal proveniente desde un Convertidor Anlogo-Digital. Para realizar esto se
hace necesario adems un contador el cual realiza la labor de almacenar de manera ordenada
los datos recibidos por la memoria.


Objetivos:
Adquirir experiencias de uso de memorias tipo RAM (grabacin y lectura) estticas.
Configurar los componentes a utilizar, aprendiendo a hacer uso tanto de los datasheet
como simuladores para PC existentes (MULTISIM, PROTEUS).
Como objetivo especfico se espera aprender la configuracin bsica de componentes
de mucha utilidad como lo son: memoria RAM y contadores binarios. Siendo esto de vital
importancia para futuras experiencias.
Por ltimo se pretende crear un hbito de orden al momento de utilizar un
protoboard, para as evitar problemas tales como: quemar componentes por mala conexin,
no entender las conexiones ya realizadas debido a lo extenso del circuito, falta de espacio al
montar otros componentes, etc.



























Desarrollo:

4

Lista de Materiales, componentes e instrumentos:
Resistencias:
Cantidad Valor
1 10k
1 8.2k
Tabla3.1.1 Resistencias

Condensadores:
Cantidad Valor
1 10F
Tabla 3.1.2 Condensadores

Circuitos Integrados:
Cantidad Nombre
2 Contador CMOS 4024
1 Compuerta NAND CMOS 4011
1 Compuerta NOT CMOS 4069
1 Memoria SRAM CMOS MCM 6264
Tabla3.1.3 Circuitos Integrados

Varios:
Cantidad Nombre
1 Protoboard
1 Diodo 1N4007
1 Pulsador
1 Switch
Tabla3.1.4 Varios



Instrumentos:
Cantidad Nombre
1 Osciloscopio Tektronix
1 Generador de Funciones Tektronix
Probe
Cable Punta-Caimn
Cable Puente
1 Fuente de Poder (Pullman)
Computador (Simulaciones)
Tabla 3.1.5 Instrumentos










Marco Terico:

5

Memoria RAM:
Memoria Esttica de Acceso Aleatorio es un tipo de memoria basada en
semiconductores que a diferencia de la memoria DRAM, es capaz de mantener los datos
(mientras est alimentada) sin necesidad de circuito de refresco (no se descargan). Sin
embargo, s son memorias voltiles, es decir que pierden la informacin si se les interrumpe la
alimentacin elctrica.

Figura 3.2.1 A six-transistor CMOS SRAM cell.
Estas memorias son de Acceso Aleatorio, lo que significa que las posiciones en la
memoria pueden ser escritas o ledas en cualquier orden, independientemente de cual fuera la
ltima posicin de memoria leda o escrita. Cada bit en una SRAM se almacena en cuatro
transistores, que forman un biestable. Este biestable tendr dos estados, utilizados para
almacenar un 0 o un 1. Se utilizan otros dos transistores adicionales para controlar el acceso al
biestable durante las operaciones de lectura y escritura. Una SRAM tpica utilizar seis MOSFET
para almacenar cada bit. Adicionalmente, podemos encontrar otros tipos de SRAM, que
utilizan ocho, diez, o ms transistores por bit. Esto es utilizado para implementar ms de un
puerto de lectura o escritura en determinados tipos de memoria de video.

Un menor nmero de transistores por celda, har posible reducir el tamao de esta,
reduciendo el coste por bit en la fabricacin, al poder implementar ms celdas en una misma
oblea de silicio.
Es posible fabricar celdas que utilicen menos de seis transistores, pero en los casos de
tres transistores
4

5
o un solo transistor estaramos hablando de memoria DRAM, no SRAM.
El acceso a la celda es controlado por un bus de control (WL en la figura), que controla
los dos transistores de acceso M
5
y M
6
, quienes controlan si la celda debe ser conectada a los
buses BL y BL. Ambos son utilizados para transmitir datos tanto para las operaciones de lectura
como las de escritura, y aunque no es estrictamente necesario disponer de ambos buses, se
suelen implementar para mejorar los mrgenes de ruido.
A diferencia de la DRAM, en la cual la seal de la lnea de salida se conecta a un
capacitador, y este es el que hace oscilar la seal durante las operaciones de lectura, en las
celdas SRAM son los propios biestables los que hacen oscilar dicha seal, mientras que la
estructura simtrica permite detectar pequeas variaciones de voltaje con mayor precisin.
Otra ventaja de las memorias SRAM frente a DRAM, es que aceptan recibir todos los bits de
direccin al mismo tiempo.
El tamao de una memoria SRAM con m lneas de direccin, y n lneas de datos es 2
m

palabras, o 2
m
n bits.
6

Modos de operacin de una SRAM: Una memoria SRAM tiene tres estados distintos
de operacin: standby, en el cual el circuito est en reposo, reading o lectura, durante el cual
los datos son ledos desde la memoria, y writing o escritura, durante el cual se actualizan los
datos almacenados en la memoria.
-Reposo: si el bus de control (WL) no est activado, los transistores de acceso M
5
y M
6

desconectan la celda de los buses de datos. Los dos biestables formados por M
1
M
4

mantendrn los datos almacenados mientras dure la alimentacin elctrica.
-Lectura: asumimos que el contenido de la memoria es 1, y est almacenado en Q. El
ciclo de lectura comienza cargando los buses de datos con el 1 lgico, y luego activa WL y los
transistores de control. A continuacin, los valores almacenados en Q y Q se transfieren a los
buses de datos, dejando BL en su valor previo, y ajustando BL a travs de M
1
y M
5
al 0 lgico.
En el caso que el dato contenido en la memoria fuera 0, se produce el efecto contrario: BL ser
ajustado a 1 y BL a 0.
-Escritura: el ciclo de escritura se inicia aplicando el valor a escribir en el bus de datos.
Si queremos escribir un 0, ajustaremos BL a 1 y BL a 0, mientras que para un 1, basta con
invertir los valores de los buses. Una vez hecho esto, se activa el bus WL, y el dato queda
almacenado.

Sntesis del funcionamiento del sistema electrnico:

Luego de realizar la digitalizacin de la seal anloga, esta seal se enva hacia la memoria,
la cual almacena las seales de informacin en un orden matricial, este orden matricial es
realizado por el bus de direcciones (A0-A12) de la memoria, el cual a su vez es controlado por
un par de contadores.
Una vez ya realizada eta labor de escritura en la memoria Ram, es necesario detener el
funcionamiento del CAD y as activar el modo lectura de la memoria, la cual enva dicha seal
hacia el CDA, la cual es procesada y luego filtrada obteniendo as una seal idntica a la que se
deseaba enviar.
Todo este proceso de escritura y lectura que ocurre en el circuito es controlado por un
switch, el cual al momento de estar en escritura habilita al CAD y el modo escritura de la Ram.
Por otro lado, cuando el switch se encuentra en modo lectura, este deshabilita el CAD y
habilita el modo de lectura en la memoria Ram.

















7

Pantallas de osciloscopio:
-Salidas contador 4024:
Q3:

Figura 3.4.1 Salida Q3 del 4024

Q1:















Figura 3.4.2 Salida Q1 del 4024

Q7:















Figura 3.4.3 Salida Q7 del 4024



8

Salida final del circuito, con Memoria RAM


Figura 3.4.4 Salida final con Memoria RAM


Simulaciones:
-Conexin entre contadores y memoria:

Figura 3.5.1 Conexin Memoria-Contadores

-Circuito con memoria RAM


Figura 3.5.2 Circuito con Memoria RAM Figura 3.5.3 Salida Final
9

Descripcin de cada integrado:


-NAND 4011: realiza la operacin de producto lgico negado, su alimentacin es 5V en Vdd



Figura 3.6.1: Circuito integrado NAND 4011
De la figura, se tiene:
PIN Conexin
1 Entrada
2 Entrada
3 Salida 1
4 Salida 2
5 Entrada
6 Entrada
7 GND
8 Entrada
9 Entrada
10 Salida 3
11 Salida 4
12 Entrada
13 Entrada
14 VDD
Tabla 3.6.2: descripcin de pines NAND 4011
-NOT 4069: realiza la funcin booleana de inversin o negacin de una variable lgica,
su alimentacin es 5V en Vdd.


Figura 3.6.3: Circuito integrado NOT 4069

10

De la figura, se tiene:

PIN Conexin
1 Entrada 1
2 Salida 1
3 Entrada 2
4 Salida 2
5 Entrada 3
6 Salida 3
7 GND
8 Entrada 4
9 Salida 4
10 Entrada 5
11 Salida 5
12 Entrada 6
13 Salida 6
14 VDD
Tabla 3.6.4: descripcin de pines NOT 4069


-Contador binario 4024: circuito secuencial construido a partir de biestables y puertas
lgicas capaz de realizar el cmputo de los impulsos que recibe en la entrada destinada a tal
efecto, almacenar datos o actuar como divisor de frecuencia. Habitualmente, el cmputo se
realiza en un cdigo binario, que con frecuencia ser el binario natural o el BCD natural
(contador de dcadas). Alimentacin de 5V en Vdd.




Figura 3.6.5: Circuito integrado Contador 4024



11

De la figura, se tiene:
PIN Conexin
1 Entrada de pulsos
2 Reset
3 Salida 7
4 Salida 6
5 Salida 5
6 Salida 4
7 Tierra (VSS)
8 Nulo
9 Salida 3
10 Nulo
11 Salida 2
12 Salida 1
13 Nulo
14 VDD
Tabla 3.6.6: descripcin de pines Contador 4024
-Memoria RAM 6264:


Figura 3.6.7: Memoria RAM 6264
PIN Conexin PIN Conexin
1 Nul 15 Data 4
2 Adress 12 16 Data 5
3 Adress 7 17 Data 6
4 Adress 6 18 Data 7
5 Adress 5 19 Data 8
6 Adress 4 20 Chip select 1
7 Adress 3 21 Adress 10
8 Adress 2 22 Output enable
9 Adress 1 23 Adress 11
10 Adress 0 24 Adress 9
11 Data 1 25 Adress 8
12 Data 2 26 Chip select 2
13 Data 3 27 Write enable
14 GND 28 Vcc
Tabla 3.6.8: descripcin de pines Contador 4024
12

Contratiempos y soluciones:

El principal contratiempo que se tuvo es que al poner la memoria en el modo de lectura, la
seal se vea distorsionada no mejorando la forma de onda que tenamos antes de insertar la
memoria en el circuito, luego de revisar la conexin de los pines de los contadores con los de la
memoria se pudo observar que haba uno mal conectado, por lo que se procedi a realizar una
buena conexin.

Luego se poda ver que la seal de salida, en los primeros periodos de muestreo, tena
mucha distorsin lo que haca ilegible la forma de onda, pero luego se arreglaba recuperando
la forma de la seal deseada, esto finalmente no se pudo reparar debido a que al parecer la
memoria RAM estaba mala.


Conclusiones:

Se logra con satisfaccin el almacenamiento de una seal digitalizada en una memoria
de 64 Kbits, el cual ser esencial en el desarrollo de futuras experiencias en las cuales se desee
guardar alguna seal digitalizada.
Es gracias al uso de datasheet, simuladores de PC (Multisim, Proteus) y el orden al
momento de montar el circuito, que el desarrollo de este laboratorio resultara rpido,
satisfactorio y con un bajo margen de error.
Por ltimo se ha aprendido de marera clara el funcionamiento tanto de las memorias
Ram, como de los contadores.


Bibliografa:

-Datasheet 4011: http://www.datasheetcatalog.org/datasheets/400/499521_DS.pdf
-Datasheet 4069: http://www.datasheetcatalog.org/datasheets/90/206781_DS.pdf
-Datasheet Contador 4024: http://www.datasheetcatalog.org/datasheets/70/108895_DS.pdf
-Datasheet Memoria RAM:http://www.cs.uml.edu/~fredm/courses/91.305/files/cy6264.pdf
- http://es.wikipedia.org/wiki/SRAM
















13



Anexos:

Diagrama de Bloques

Figura 6.1.1: Diagramas de bloques del sistema.





14

Circuito Esquemtico:


Figura 6.2.1: Circuito Esquemtico.

You might also like