TEMA 5: AMPLIFICADORES DE ENTRADA

DIFERENCIAL

Francisco J. Franco Pelez

d
ri

Apuntes para uso en la asignatura Electrnica Analgica, impartida en la Ingeniera Superior

.u

c
m

o
w

:/

w
w

id

e
rs

tt
p
h

iv

Pa
ra
u

so

de

alu
m
a
d
n

os

de

la

lu
.e
te
s
n
se

M
a

Electrnica en la Facultad de Fsicas de la Universidad Complutense de Madrid.

Amplicadores de Entrada Diferencial

Tema 5

ndice
1. Nociones generales sobre amplicadores diferenciales

1.1.

Denicin y usos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

1.2.

Modo comn y diferencial . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2. Pares diferenciales
2.1.1.

Tecnologa Bipolar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2.1.2.

Tecnologa CMOS / Transistores JFET . . . . . . . . . . . . . . . . . . . .

12

2.2.1.

Corriente de polarizacin de la entrada

. . . . . . . . . . . . . . . . . . . .

12

2.2.2.

Tensin de oset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

13

2.2.3.

Corriente mxima de salida

13

2.2.4.

Impedancia de entrada y salida

. . . . . . . . . . . . . . . . . . . . . . . .

14

2.2.5.

Frecuencia mxima de trabajo . . . . . . . . . . . . . . . . . . . . . . . . .

14

M
a

d
ri

No idealidades en un par diferencial . . . . . . . . . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . .

14

2.3.1.

Tecnologa bipolar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

14

2.3.2.

Tecnologa CMOS/JFET

2.3.3.

Mejoras de los pares diferenciales con carga activa

. . . . . . . . . . . . . .

19

2.3.4.

Uso de pares diferenciales como amplicadores operacionales . . . . . . . . .

20

. . . . . . . . . . . . . . . . . . . . . . . . . . .

.u

c
m

16

tt
p

:/

w
w

id

e
rs

de
C

de
so
n

iv

Pa
ra
u
U

lu
.e
te
s
n
se

. . . . . . . . . . . . . . . . . . . . . . . . . .

la

Pares diferenciales con carga activa

alu
m
a
d
n

2.3.

. . . . . . . . . . . . . . . . . . . . . . . . . .

2.2.

Par diferencial con cargas resistivas

os

2.1.

Electrnica Analgica

Ingeniera Superior en Electrnica

Amplicadores de Entrada Diferencial

Tema 5

Figura 1: Esquema bsico de funcionamiento de un ampermetro. La tensin de salida puede ser

d
ri

recogida por un conversor A/D y procesada por un microcontrolador.

M
a

1. Nociones generales sobre amplicadores diferenciales

d

1.1. Denicin y usos

Un amplicador diferencial es un dispositivo con dos entradas cuya salida es proporcional a la

lu
.e
te
s
n
se

diferencia de tensin entre ambas. Esto quiere decir que la salida crece a medida que lo hace la tensin

la

aplicada en una entrada y decrece si aumenta la aplicada a la otra. Esto nos permite distinguirlas

de

entre s pues la primera entrada se llama entrada no inversora en tanto que la segunda, entrada
inversora .

alu
m
a
d
n

os

En la gran mayora de los casos, las seales de entrada son tensiones pero la salida puede ser bien
tensin, bien corriente. En el caso de que la salida sea tensin, sta puede ser absoluta o diferencial.

c
m

Finalmente, existe la posibilidad de que haya un trminal adicional, llamado de referencia, cuyo
valor se suma directamente a la salida. ste sera el caso de los amplicadores de instrumentacin,

.u

de

que se estudiarn en temas posteriores.

id

so

El uso de esta familia de amplicadores es variado. Por un lado, pueden utilizarse para medir

w
w

e
rs

Pa
ra
u

diferencias de tensin en el circuito, como es el caso de un ampermetro clsico. En este aparato, la

corriente que alimenta un circuito crea una pequea diferencia de tensin entre los extremos de una

:/

iv

resistencia, que es medida por un amplicador diferencial y transmitida a un acondicionador de seal

(Fig. 1). En otros casos, nos permite eliminar el ruido en seales de baja calidad como se muestra

tt
p

en Fig. 2, donde se le resta la tensin de referencia a una seal aparentemente intil de tal modo

que se regenera la seal correcta.

Sin embargo, uno de los usos ms extendidos de los amplicadores diferenciales es la estabilizacin
de sistemas. As, una de las entradas puede utilizarse para realimentar el sistema convirtiendo la salida
en una entrada ms. Evidentemente, la realimentacin debe ser negativa para que el sistema no sea

inestable . La otra entrada puede utilizarse para introducir la seal de inters. Bsicamente, ste es
el principio fundamental de trabajo de la mayor parte de los circuitos lineales con un amplicador
operacional. En realidad, un amplicador operacional no es sino un amplicador diferencial con muy
1 Ojo!, no es lo mismo realimentacin negativa que realimentacin a travs del terminal inversor. Casi siempre,
se usar este terminal para introducir la realimentacin pero, en algunos casos, no se debe proceder de este modo.

Electrnica Analgica

Ingeniera Superior en Electrnica

Amplicadores de Entrada Diferencial

Tema 5

(a)

(b)

(c)

Figura 2: Seal con alto nivel de ruido (a), seal de referencia (b) y seal regenerada al restar la

M
a

d
ri

otras dos seales (c).

Figura 3: Equivalente circuital de la tensin comn y diferencial.

la

lu
.e
te
s
n
se

alta ganancia e impedancia de entrada innita.

la tensin aplicada a la entrada no inversora de un amplicador diferencial y

VB

la

VA

os

Sea

de

1.2. Modo comn y diferencial

alu
m
a
d
n

tensin aplicada a la otra entrada. El objetivo de un amplicador diferencial es restar ambas seales

c
m

1
VD = (VA VB )
2

(1)

.u

de

una nueva tensin igual a:

y multiplicarlas por un valor mayor que cero. En este caso, salta a la vista que es conveniente denir

id

so

que llamaremos tensin o modo diferencial . Otra tensin de inters es la media aritmtica de ambas

w
w

1
VC = (VA + VB )
2

(2)

:/

e
rs

iv

Pa
ra
u

seales. sta se llama tensin o modo comn y se calcula como:

tt
p

Es trivial encontrar entonces la siguiente relacin:

V =V +V
A
C
D
V =V V
B
C
D

(3)

Esto nos permite transformar un circuito en uno equivalente que tome en cuenta estas nuevas
deniciones (Fig. 3). En un amplicador diferencial ideal, es conveniente que la salida solo dependa
de

VD

y no de

VC .

Sin embargo, esto no suele ser posible. As, si suponemos que la salida es de

Electrnica Analgica

Ingeniera Superior en Electrnica

Amplicadores de Entrada Diferencial

Tema 5

tensin, se va a cumplir que, generalmente:

VOU T = VOS + AD VD + AC VC

AD es la ganancia diferencial y
AC la ganancia en modo comn. Es trivial demostrar que AD > 0 pues, si no fuera as, bastara
con intercambiar los papeles de los terminales no inversor e inversor. En cambio, AC puede tener
cualquier valor aunque, lgicamente, |AC | << AD . Por otro lado, si reemplazamos los valores de
donde

VOS

(4)

es la tensin de oset, tpica de todo amplicador,

d
ri

1
1
VOU T = VOS + (AD + AC ) VA (AD AC ) VB =
2
2

(5)

En otras palabras, el modo comn inuye en la salida

AC = KA KB .

M
a

= VOS + KA VA KB VB
de lo que se deduce que

las tensiones de modo comn y diferencial por las tensiones reales, puede demostrarse que:

solo cuando las ganancias de cada una de las dos entradas no se han apareado adecuadamente.

lu
.e
te
s
n
se

Por otra parte, en caso de que el amplicador sea no lineal, es necesario denir las ganancias en

la

torno al punto de operacin por medio de derivadas parciales:


VOU T 
KB =
VB Q


VOU T 
AD =
VD Q


VOU T 
AC =
VC Q

(6)

os

de


VOU T 
KA =
VA Q

alu
m
a
d
n

Para medir la calidad de un amplicador diferencial, suele utilizarse un parmetro llamado razn
Se dene como:

c
m

CM RR.

(7)

.u



 AD 

CM RR = 
AC 

so

de

de rechazo al modo comn , que en ingls se abrevia como

w
w

id

Pa
ra
u

Es un parmetro adimensional, carente de unidades, por lo que suele expresarse en decibelios.

e
rs

Sin embargo, las deniciones de Eq. 1-2 no representan la nica manera de denir las tensiones

iv

de modo comn y diferencial. En algunos textos y situaciones, se preere hacer equivalente la tensin

:/

de la entrada inversora con el modo comn y la diferencia con la entrada no inversora como el modo

tt
p
h

diferencial. As, la representacin de Fig. 4 se opondra a la de Fig. 3. Es fcil ver que, entonces,

VA = VC + VD
VC = VC VD

VB = VC
VD = 2VD

Carecen de asterisco los trminos y parmetros relacionados con la denicin usual de modo
comn y modo diferencial. Se puede deducir fcilmente que:

AD =

Electrnica Analgica

VOU T VD
1
VOU T
=
= AD

VD
VD VD
2

Ingeniera Superior en Electrnica

(8)

Amplicadores de Entrada Diferencial

Tema 5

Figura 4: Equivalente circuital de la denicin alternativa de tensin comn y diferencial.

1
VC
VC VC
VC VD
1
1
=
=

AC
VOU T
VC VOU T
VD VOU T
AC
AD

(9)

d
ri

En ambos casos, se ha empleado la regla de la cadena. En el segundo caso, se ha tenido que realizar
las operaciones con el inverso de la ganancia en modo comn para que la aplicacin de esta regla

2. Pares diferenciales

M
a

fuera coherente desde el punto de vista matemtico.

lu
.e
te
s
n
se

Todo amplicador diferencial, sea cual sea cual sea su complejidad, est basado en una estructura

de

la

llamada par diferencial. El par diferencial est compuesto por los siguientes elementos:
1. Dos transistores idnticos (o al menos, muy bien apareados) cuyos emisores (o fuentes, si son

alu
m
a
d
n

PMOS, N-JFET, P-JFET, ...

os

FET) estn conectados al mismo nodo. Pueden ser de cualquier tipo: NPN, PNP, NMOS,

.u

c
m

IQ .

de

fuente de corriente,

2. El nudo donde se conectan los dos emisores/fuentes se drena (alimenta) por medio de una

e
rs

Pa
ra
u

transistores.

w
w

id

so

3. Las entradas del par diferencial, cuyas tensiones se restarn, son las bases/puertas de los

iv

4. Dos cargas se conectan a los colectores/drenadores de los transistores. Estas cargas pueden

:/

ser simples resistencias o fuentes de corriente con elevada impedancia de salida.

tt
p

2.1. Par diferencial con cargas resistivas

En este caso, se conecta al colector/drenador de cada transistor dos resistencias exactamente
iguales. Suele tomarse la salida como la diferencia de tensin entre los dos colectores/drenadores.

2.1.1. Tecnologa Bipolar

Pueden darse dos casos: NPN (Fig. 5a) y PNP (Fig. 5b). En ambos, se debe suponer que los
transistores bipolares se encuentran en zona activa directa para que el funcionamiento sea correcto.
Existen dos maneras de determinar la relacin entre la entrada y la salida. Por un lado, se puede

Electrnica Analgica

Ingeniera Superior en Electrnica

Amplicadores de Entrada Diferencial

Tema 5

(b)

(a)

d
ri

Figura 5: Pares diferenciales bipolares con cargas resistivas. NPN (a) y PNP (b). Puede apreciarse

hacer un anlisis directo en DC para obtener la relacin entre

VO

M
a

la distinta posicin de la fuente de corrientes pues deben estar unidos al nudo de los emisores.

VA VB .

Las ventajas de

este ataque consisten en que se pueden determinar con facilidad los valores de la tensin de oset

de la salida, la distorsin, etc. El inconveniente es que las ecuaciones derivadas son relativamente

lu
.e
te
s
n
se

complicadas e inmanejables si se aaden ms elementos. La otra solucin consiste en estudiar el

la

equivalente en pequea seal del amplicador. En este caso, solo se puede obtener un parmetro,

de

que es la ganancia diferencial pero, en muchos casos, es el nico que interesa.

os

Para abordar el problema utilizando el mtodo DC, debemos jarnos en que, para el par NPN:

si se suponen las dos resistencias perfectamente apareadas. Por

.u

IEA + IEB = IQ

(11)

id

so

de

otra parte, se cumple que:

(10)

c
m

R (ICA ICB )

que se convierte en

alu
m
a
d
n

VO = (VCC RB ICB ) (VCC RA ICA ) = RA ICA RB ICB

IC
. Si denominamos
IE

IEA = IS exp

VE

a la tensin del nudo donde convergen los emisores, se

VA VE
N VT


IEB = IS exp

VB VE
N VT

tt
p

iv

descubre que:

w
w

F =

:/

terstico

e
rs

Pa
ra
u

Ahora, imaginemos que los transistores son exactamente iguales y que tienen un parmetro carac-

Si divido ambas expresiones entre s:

IEA
= exp
IEB

VA VB
N VT


= exp

2VD
N VT

Si utilizamos esta expresin para reducir el nmero de variables de Eq. 11:


IEB exp
2 Por otra parte, no olvidemos que

Electrnica Analgica

F =

2VD
N VT


+ IEB = IQ

hF E
hF E +1 .

Ingeniera Superior en Electrnica

Amplicadores de Entrada Diferencial

d
ri

Tema 5



VD
exp

N VT
IQ

 = IQ




=
2VD
VD
VD
1 + exp N VT
exp N VT + exp N VT

IEB

M
a

Figura 6: Relacin entrada-salida en un amplicador diferencial BJT.

2VD
N VT

IEB = IQ

exp

VD
N VT





exp NVVDT + exp NVVDT

os

de

IEA = exp

la

lu
.e
te
s
n
se

y, lgicamente,

alu
m
a
d
n

Operando, se acaba por deducir la siguiente relacin entre la entrada y la salida:

c
m

VD
N VT

.u

VO = F RIQ tanh

w
w

id

e
rs

Pa
ra
u

so

de



exp NVVDT




VO = R (ICA ICB ) = F R (IEA IEB ) = F RIQ
VD
VD
exp N VT + exp N VT
exp

VD
N VT


(12)

iv

Esta expresin es vlida siempre que los transistores se encuentren en zona activa directa. Fig.

:/

6 muestra el ejemplo de simular un par diferencial formado por dos transistores bipolares 2N2222A

tt
p

con resistencias de 1 k de carga a medida que vara la corriente de alimentacin de 1 mA a 2 mA

con pasos de 0.2 mA. Es fcil ver que, si

|VD | >> N VT , |VO | F RIQ

la funcin anterior es similar a:

VO

F RIQ
VD .
N VT

y, que en torno a 0 V,

(13)

Un modo alternativo de atacar el problema consiste en buscar directamente la ganancia en pequea

seal, que es el parmetro ms importante del amplicador diferencial. As, los circuitos de Fig. 5
se transforman en los de Fig. 7, sea cual sea el tipo de transistor. En este circuito, es fcil ver que:

vO = Rhf e (ib1 ib2 )

Electrnica Analgica

Ingeniera Superior en Electrnica

Amplicadores de Entrada Diferencial

Tema 5

vD .

d
ri

entiende que la excitacin en pequea seal es la componente diferencial,

Figura 7: Equivalente en pequea seal de un par diferencial BJT con resistencias de carga. Se

vD ve
hie
vD ve
ib2 =
hie

M
a

ib1 =

ib1 + hf e ib1 + ib2 + hf e ib2 = 0

de

la

lu
.e
te
s
n
se

v
De esta ltima ecuacin, se deduce inmediatamente que ib1 = ib2 por lo que ib1 = D y vO =
hie
2Rhf e
vD . Veamos cuanto vale esta ganancia en funcin de los parmetros del punto de operacin:
hie

os

2Rhf e
2Rhf e IB1
2Rhf e
2RhF E IB1
2RIC1
= N VT =
=
=
hie
N VT
N VT
N VT
I

y que, en el punto de

.u

2RIC1
2R
1
F RIQ
2Rhf e
=
=
F IQ =
hie
N VT
N VT
2
N VT

id

Pa
ra
u

so

de

IE1 = IE2 =

F IE1

c
m

hf e con hF E . Ocurre que IC 1 =

1
I de lo que se deduce que la ganancia es:
2 Q

Para el penltimo paso, se identic

operacin,

alu
m
a
d
n

B1

w
w

e
rs

Con lo que se demuestra que, los resultados de los modelos en pequea y gran seal son compatibles.

:/

iv

2.1.2. Tecnologa CMOS / Transistores JFET

tt
p

Pueden darse cuatro posibilidades, mostradas en Fig. 8: Par NMOS (a), par PMOS (b), par
JFET de canal N (c) y par JFET de canal P (d). Las ecuaciones derivadas de un transistor MOS

son idnticas a las del JFET con la misma polaridad, cambiando la tensin umbral por la tensin
de pinch-o. Sin embargo, nos vamos a centrar en el caso de los transistores NMOS, en los que el
estudio es ms sencillo al ser todos los parmetros positivos.
Supondremos que

VS

es la tensin del nudo de fuente, comn a ambos transistores. Es fcil ver

entonces que:

IQ = IDS1 + IDS2
1 W
IDS1 = k (VA VS VT H )2
2 L
Electrnica Analgica

Ingeniera Superior en Electrnica

Amplicadores de Entrada Diferencial

Tema 5

(b)

(c)

(d)

(a)

(14)

1 W
IDS2 = k (VB VS VT H )2
2 L
VO = R (IDS1 IDS2 )

M
a

d
ri

Figura 8: Pares diferenciales bipolares con transistores de efecto campo.

1 W
k se representaba como
2 L

ahora que el trmino

IDS1
VD =

por simplicidad

y que

VA = VC + VD , VB =

IDS2
+ VD = VC VS VT H

alu
m
a
d
n

os

la

Es fcil ver, entonces, que

de

VC VD .

lu
.e
te
s
n
se

Se ha supuesto que los dos transistores y resistencias estn perfectamente apareados. Recordemos

c
m

Esto nos permite librarnos de la incmoda presencia de distintas tensiones y reducir el problema a
resolver el siguiente sistema de ecuaciones:

.u

w
w

id

e
rs

Pa
ra
u

so

de

IDS1 IDS2 = 2 VD
IDS1 + IDS2
=
IQ

IDS1

IDS2

2

tt
p
h

:/

iv

Para resolverlo, elevemos la primera ecuacin al cuadrado:

IDS1 IDS2 =

= IDS1 + IDS2 +2 IDS1 IDS2 = 4VD2

|
{z
}
IQ

2VD2

1
IQ
2

2

1
= 4 2 VD4 + IQ2 2IQ VD2
4

1
IDS1 (IQ IDS1 ) = 4 2 VD4 + IQ2 2IQ VD2
4
1
2
IDS1
IQ IDS1 + 4 2 VD4 + IQ2 2IQ VD2 = 0
4
Esta ecuacin cuadrtica se resuelve fcilmente. Descartamos, por absurda, la solucin negativa ya
3 Y, de paso, para hacer que las ecuaciones sean ms fciles de extrapolar a JFETs.

Electrnica Analgica

Ingeniera Superior en Electrnica

10

Amplicadores de Entrada Diferencial

Tema 5

que implicara que la corriente uye hacia arriba, de un modo antinatural, y se llega a la solucin:

IDS1

s


1
1
1 2
2
2
4
2
= IQ + IQ 4 4 VD + IQ 2IQ VD =
2
2
4

d
ri

r
1
1
1
= IQ + IQ2 44 2 VD4 4 IQ2 + 42IQ VD2 =
2
2
4
q
1
1
= IQ + 8IQ VD2 16 2 VD4 =
2
2
s
p
1
2 2
= IQ + 2IQ VD 1
V
2
IQ D
s
p
1
2 2
= IQ 2IQ VD 1
V
2
IQ D

IDS2 = IQ IDS1

M
a

Y, por tanto,

Con lo que:

la

lu
.e
te
s
n
se

s
p
2 2
V
VO = R (IDS1 IDS2 ) = 2R 2IQ VD 1
IQ D

de

Es posible ver que estas funciones alcanzan mximos/mnimos en

VD =

(15)

12

IQ
2

12

IQ
. A

os

partir de ese instante, las ecuaciones dejan de tener validez al pasar uno de los transistores a zona

alu
m
a
d
n

de corte. Por otra parte, debe garantizarse que los transistores no abandonen la zona de saturacin.

Grcamente, la relacin entrada-salida es muy similar a la de un par bipolar pero aparece una

IQ pero, en los pares FET, a

1/2
IQ . En general, este hecho redunda en una menor capacidad amplicadora de los pares FET.

.u

VD

sea muy pequea, Eq. 15 se puede transformar en:

id

so

En el hipottico caso de que la tensin

c
m

de

curiosa diferencia. En el par bipolar, la ganancia era proporcional a

w
w

e
rs

iv

Pa
ra
u

s


p
p
2 2
2 2
VO = 2R 2IQ VD 1
V ' 2R 2IQ VD 1
V
IQ D
IQ D

:/

De lo que se deduce que, en torno al origen, la ganancia es

p
2R 2IQ .

(16)

Este parmetro tambin

tt
p

se podra haber deducido a partir del modelo en pequea seal de los transistores, que se muestra
en Fig. 9. Se ha incluido en este dispositivo la accin del efecto sustrato que, sin embargo, est

restringido a transistores MOSFET con el sustrato unido a una tensin constante.

En este circuito, se va a cumplir que:

Electrnica Analgica

Ingeniera Superior en Electrnica

11

Amplicadores de Entrada Diferencial

Tema 5

Figura 9: Equivalente en pequea seal de un par diferencial FET con resistencias de carga. Se

vD .

M
a
e

lu
.e
te
s
n
se

vgsA = vD vs
vgsB = vD vs
vbsA = vbsB = vs
vO = R (idsA idsB )
idsA = gm vgsA gmb vbsA
idsB = gm vgsB gmb vbsB

d
ri

entiende que la excitacin en pequea seal es la componente diferencial,

de

la

Al combinar estas ecuaciones, se llega a la conclusin de que:

(17)

os

vO = 2Rgm vD

alu
m
a
d
n

El efecto sustrato, si existiera, desaparece al ser la conguracin de los

qtransistores similar. Esta

I
gm = 2 ID = 2 2Q = 2IQ .

c
m

ecuacin es similar a la obtenida por Eq. 16 porque

.u

so

de

2.2. No idealidades en un par diferencial

w
w

id

Pa
ra
u

Aprovechando que ya se ha explicado el comportamiento de un par diferencial con carga resistiva,

e
rs

es un buen momento para conocer las no idealidades asociadas pues pueden extenderse con facilidad

/
:/

iv

a cualquier otro amplicador diferencial, como los amplicadores operacionales.

tt
p

2.2.1. Corriente de polarizacin de la entrada

Este es un parmetro DC. En otras palabras, interviene en el clculo del punto de operacin.
Cualquier fuente de tensin aplicada a la entrada debe ser capaz de proporcionar esta corriente de
entrada. Si hubiera una resistencia en serie con esta entrada, se producir una cada de tensin entre
sus extremos.
En el caso del par bipolar, la corriente que atraviesa el emisor de cada amplicador es
de lo que se deduce que la corriente de base de cada transistor es

IB =

IE
F +1

IE = 21 IQ

= 12 FQ+1 .

As, si

el par estuviese polarizado por una fuente de 0.1 mA y con transistores NPN de ganancia 100, la
corriente de base, que coincide con la corriente de polarizacin en la entrada, sera de 1

Electrnica Analgica

Ingeniera Superior en Electrnica

A.

En

12

Amplicadores de Entrada Diferencial

Tema 5

general, se suele tomar como positiva si entra en el amplicador diferencial y negativa si sale. As,
si el par fuera PNP, la corriente sera negativa pues sale de las bases del transistor.
Si el transistor fuera de efecto campo, la corriente de polarizacin sera prcticamente nula ya
que se est atacando la puerta de un transistor.
Por otra parte, pequeos desapareamientos entre parmetros conducen a dos valores distintos
de

IB

en cada una de las entradas.

Para disminuir la corriente de polarizacin de la entrada, puede optarse por distintas estrategias.
En algunos casos, se utiliza un par Darlington o CC-CE reemplazando al transistor del par diferencial.
Al comportarse como transistores con una ganancia del orden de

h2F E ,

ese parmetro disminuye

d
ri

aunque, lamentablemente, se introduce una penalizacin en frecuencia. Otra opcin, ms habitual,

consiste en crear una fuente de corriente que inyecte en el terminal de entrada la corriente que necesite

M
a

la base del transistor. Esta estrategia, que requiere del uso de varios transistores perfectamente
calibrados, tiene la ventaja de que no acta sobre la velocidad de respuesta del dispositivo.

2.2.2. Tensin de oset

lu
.e
te
s
n
se

Como el anterior, es un parmetro DC. Idealmente, si se aplica la misma tensin a las entradas

la

de un par diferencial, la salida debera ser nula pero, en la prctica, dista de ser as. El origen de esto

de

radica en la existencia de asimetras dentro del par diferencial. As, por ejemplo, si las resistencias
que aparecen en Eq. 10 fuesen distintas, y no iguales como se supuso, la tensin de salida sera

alu
m
a
d
n

os

distinta de 0 si las corrientes fueran iguales.

Se dene tensin de oset de la salida,

VOS,O

como el valor de la tensin de salida con entrada

c
m

nula. Obviamente, tambin puede realizarse una denicin anloga cuando la salida es en modo
corriente, como veremos en el caso del par diferencial con carga activa.

AD , se dene Tensin de oset de la entrada, VOS,I

VOS,O
. En pares diferenciales, da lo mismo con qu tipo de oset estemos trabajando pero, en
como
AD

.u

id

so

de

Si el par diferencial tiene una ganancia

w
w

e
rs

Pa
ra
u

dispositivos ms complejos, como son los amplicadores operacionales, se utiliza preferentemente la

tensin de oset de la entrada, que es independiente de la ganancia DC del sistema completo, cuya

iv

ganancia puede jarse por realimentacin.

:/

Por otra parte, las asimetras en la construccin no solo conducen a la aparicin de una tensin

tt
p

de oset. As, tambin son las responsables de la aparicin de una ganancia del modo comn no

CM RR.

nula, que lleva a un descenso en el valor de

2.2.3. Corriente mxima de salida

Es la mxima corriente que puede proporcionar una par diferencial. Obviamente, est limitada por
la corriente de polarizacin del circuito,

IQ ,

aunque, en la prctica, es menor ya que los transistores

del par diferencial habran abandonado la zona activa directa.

Electrnica Analgica

Ingeniera Superior en Electrnica

13

Amplicadores de Entrada Diferencial

Tema 5

2.2.4. Impedancia de entrada y salida

Estos parmetros son vlidos para modelos en pequea seal y jams debe utilizarse en modo
DC. Para esto ltimo, ya estn las corrientes de polarizacin de la entrada as como la corriente
en cortocircuito. Se utiliza, por ejemplo, para calcular los polos y ceros del sistema completo. En
general, la valor de la impedancia de entrada es del orden de

hie

en transistores bipolares y de la

capacidad de puerta en los transistores de efecto campo. La de salida debe calcularse realizando el
modelo Thvenin del par visto desde los terminales de salida aunque, por lo general, sern del orden
de la resistencia de carga en paralelo con la impedancia de salida de los transistores.

d
ri

2.2.5. Frecuencia mxima de trabajo

M
a

Recordemos que, dentro de cada par diferencial, hay varias capacidades. En general, se puede
suponer que ambos transistores estn en una situacin similar a la del emisor comn y que los

lu
.e
te
s
n
se

2.3. Pares diferenciales con carga activa

resultados obtenidos all son extrapolables a esta nueva estructura.

la

Estos pares se caracterizan por utilizar las dos ramas de un espejo de corriente como cargas de los

de

dos transistores del par diferencial. En general, estos dispositivos se disean como transconductores,

os

que convierten la tensin de entrada en corriente de salida, tienen una ganancia extraordinariamente

alu
m
a
d
n

alta y no requieren de grandes valores de resistencia para obtener una ganancia muy alta. Por ello, son

muy populares al disear circuitos integrados como amplicadores operacionales o comparadores.

c
m

Por otro lado, cuanto ms ecaz sea la reexin de corriente del espejo y cuanto mayor sea su

w
w

id

Pa
ra
u

so

2.3.1. Tecnologa bipolar

.u

de

impedancia de salida, mejores caractersticas tendr el par diferencial.

e
rs

En esta tecnologa, el par diferencial ms sencillo construido ntegramente con transistores bipo-

iv

lares es el mostrado en Fig. 10. En ella, el par diferencial NPN es polarizado con un espejo de

:/

corriente simple de caracter opuesto (PNP). La salida, simple, se encuentra en el terminal formado

tt
p

por los dos conectores en serie.

Es preferible estudiar esta estructura como un transconductor. Para darle mayor generalidad,

supondremos que hay dos fuentes de corriente polarizando cada transistor, estando relacionadas

k = 1  1  & 0 (Fig. 11). Esto nos permite extrapolar los resultados a

cualquier espejo distinto del simple cambiando, simplemente, el valor de . En un espejo simple PNP,
4
este parmetro es 0.02 pero, en espejos ms complejos, es del orden de 10 . En esta estructura es
entre s por un factor

fcil ver que:


IEa = IS exp

Electrnica Analgica

IEa + IEb = IQ



VB VE
VA VE
IEb = IS exp
N VT
N VT

Ingeniera Superior en Electrnica

14

Amplicadores de Entrada Diferencial

Tema 5

os

de

la

lu
.e
te
s
n
se

M
a

d
ri

Figura 10: Par diferencial NPN con carga activa simple y salida en corriente. La tensin diferencial
1
amplicada es vD =
(VA VB ).
2

alu
m
a
d
n

Figura 11: Par diferencial NPN con carga activa generalizada.

ICb = F IEb = kIA IO

c
m

ICa = F IEa = IA

.u




vD
VC VE
exp
ICa = F IS exp
N VT
N VT




VC VE
vD
ICb = F IS exp
exp
N VT
N VT

w
w

tt
p

:/

e
rs

id

so
U

iv

Pa
ra
u

que:

de

VE la tensin del nudo donde se conectan los dos emisores. Suponiendo que VA = VC +vD
y VB = VC vD (siendo VC la tensin comn y no la de ninguno de los colectores), puede demostrarse
Siendo

Combinando con el resto de ecuaciones, se demuestra que:

IEa + IEb = IS exp

VC VE
N VT


IS exp

Electrnica Analgica

 




vD
vD
exp
+ exp
= IQ
N VT
N VT
VC VE
N VT


=

I
1
Q

2 cosh vD
N VT

Ingeniera Superior en Electrnica

15

Amplicadores de Entrada Diferencial

Tema 5

d
ri

Figura 12: Par diferencial NMOS con carga activa simple y salida en corriente.


F IQ

1


1 + exp N2vVDT

(18)

IO = F IQ tanh

vD
N VT

M
a

A partir de esta expresin, no es difcil demostrar que

salida no lo es!. En efecto,

lu
.e
te
s
n
se

Expresin que proporciona unos datos curiosos. En primer lugar, si la tensin aplicada es nula, la

de

la

1
IO (0) = F IQ
2

(19)

Este hecho es lgico pues la reexin no es perfecta en un espejo de corriente y, por tanto, aparecen

alu
m
a
d
n

os

asimetras en el circuito incluso cuando los dispositivos son idnticos. Por otra parte, es fcil ver

id

c
m

1


.u

so

I
 F Q
F IQ
N VT
1 + exp N2vVDT

de

IO = F IQ tanh

vD
N VT

que, en torno al punto de operacin, se cumple que:

w
w

e
rs

Pa
ra
u

de lo que se deduce que la ganancia del par es del orden de



1
1
1  vD F IQ
2
2

F IQ
. En caso de afrontar el problema
N VT

tomando como punto de partida los modelos en pequea seal, se deducira que sta es, ms o menos,

:/

envueltos en el problema.

iv

la ganancia en pequea seal aunque habra que incluir los equivalentes de todos los transistores

tt
p

Y cuanto sera la ganancia en tensin? Simplemente, habra que multiplicar la trasconductancia

por el valor de la resistencia de carga. Si sta no estuviera o fuera muy grande, habra que tener

en cuenta el paralelo formado por la impedancia de salida del espejo de corriente y el transistor B.
Lgicamente, cuanto mayor sean, mayor es la ganancia en tensin del par diferencial.

2.3.2. Tecnologa CMOS/JFET

La construccin de esta estructura es similar a la de Fig. 10 con la salvedad de que los NPN se
reemplazan por NMOS y los PNP por PMOS (Fig. 12). El modelo idealizado es similar al de Fig.

Electrnica Analgica

Ingeniera Superior en Electrnica

16

Amplicadores de Entrada Diferencial

Tema 5

11, reemplazando los transistores NPN por NMOS. Es fcil ver que, en esta estructura:

IA (1 + k) = IQ + IO
IDa = (VGSa VT H )2 = (VC + vD VS VT H )2 = IA
IDb = (VGSb VT H )2 = (VC vD VS VT H )2 = kIA IO
VT H
comn y VS
Siendo

la tensin umbral de los transistores,

la trasconductancia,

VC

la tensin del modo

la tensin del nudo comn a los dos terminales de fuente. Estas dos ltimas ecuaciones

d
ri

puede combinarse para obtener:

M
a

p
p
p
p
p
p
p
IA vD = kIA IO + vD IA kIA IO = 2 vD
Elevando ambos miembros al cuadrado:

lu
.e
te
s
n
se

IA + kIA IO 2 IA kIA IO = 4vD

{z
}
|
IQ

kIA IO = IQ IA

y desarrollando el segundo trmino:

os

Recordando que

de

la

p p


2
2 2
IQ 2 IA kIA IO = 4vD
4IA (kIA IO ) = IQ 4vD

c
m

s
p
1
2 2
= IQ 2IQ vD 1
v
2
IQ D

:/

w
w

id

IA =

4
2
16IQ2 16IQ2 162 2 vD
+ 32IQ vD

.u

4IQ

e
rs

so
n

iv

Pa
ra
u

IA :

de

Despejando

alu
m
a
d
n

4
2
4IA2 4IQ IA + IQ2 + 16 2 vD
8IQ vD
=0

tt
p

En principio, debemos descartar una de las dos soluciones. Como la corriente aumenta con la tensin
diferencial, descartamos la solucin con signo menos. El radical alcanza un mximo en

resultando, obviamente,

IQ = IA .

q
I
vD = 21 Q

A partir de este instante, la ecuacin anterior deja de ser vlida

y la salida se hace constante. Para deducir la corriente de salida:

IO = (k + 1) IA IQ = (2IA IQ ) IA =
s
p
2 2
v 
= 2 2IQ vD 1
IQ D

Electrnica Analgica

s
!
p
1
2 2
IQ + 2IQ vD 1
v
2
IQ D

Ingeniera Superior en Electrnica

(20)

17

Amplicadores de Entrada Diferencial

Tema 5

Suponiendo que el valor de la tensin diferencial es muy bajo, se puede realizar la siguiente aproximacin:



p
1
1
IO 2 2IQ 1  vD IQ
2
2

(21)

Esto indica que, en primer lugar, la salida no es nula con entrada nula. En otras palabras, hay un
oset en la corriente de salida de valor

12 IQ .

Por otro lado, la ganancia en pequea seal es del

p
orden de 2
2IQ . Sin embargo, en la prctica, el resultado puede verse alterado ya que se supuso
inicialmente que la tensin umbral de los transistores era constante. Esto no es cierto salvo que la
fuente y el sustrato estn cortocircuitados. El valor exacto de la ganancia puede realizarse a partir de

los modelos en pequea seal de los transistores, que s toman en cuenta este fenmeno. Asimismo,

gm = 2 ID = 2IQ .
comn pues VS diere de VC

La primera parte de esta expresin es equivalente a Eq. 21 ya que

M
a

io = (2 ) gm vD +  (gm + gmb ) vS

d
ri

se aprecia la aparicin de una dependencia del modo comn pues:

segunda parte, en cambio est relacionada con la tensin del modo

La
en

lu
.e
te
s
n
se

una tensin ms o menos constante del orden de la tensin umbral. Evidentemente, cuanto mejor

la

sea la capacidad de reexin del dispositivo, menor ser la inuencia del efecto sustrato.

de

Esto nos lleva a una importante conclusin: Las asimetras estropean las caractersticas de los
pares diferenciales con carga activa. Ms an, todos los parmetros descritos en el apartado 2.2,

alu
m
a
d
n

con carga activa.

os

que originalmente se centraban en los pares con cargas resistivas, tienen su equivalente en los pares

c
m

Por otra parte, la ganancia en tensin del par diferencial se calculara multiplicando la transconductancia por la resistencia de carga. Si sta no existiera o fuera muy alta, habra que multiplicarla

.u

de

por la impedancia de salida del transconductor. Esta impedancia se calculara poniendo en paralelo

id

so

la resistencia de salida del espejo de corriente, calculada con una corriente de salida igual a

2
h1
oe = IQ .
p
proporcional a
IQ y la

w
w

e
rs

Pa
ra
u

y la del transistor que forma el par diferencial, que ser del orden de
a un interesantsimo resultado pues la trasconductancia es

1
I ,
2 Q

Esto nos lleva

impedancia de

p
IQ .

proporcional a

Debe notarse la diferencia con los transistores bipolares en los que, al ser la

:/

iv

1
salida a IQ con lo que, en ausencia de resistencia de carga, la ganancia en tensin es inversamente

tt
p

transconductancia y la resistencia de carga directa e inversamente proporcionales a

IQ ,

se produce

una cancelacin de parmetros que nos llevara a concluir que la ganancia en tensin de un par
diferencial bipolar con carga activa es, ms o menos, independiente de la corriente de polarizacin.
Finalmente, los resultados descritos en este apartado son perfectamente aplicables a los transistores JFET con la evidente salvedad de que no existe efecto sustrato y, por otro lado, al ser propios
de tecnologas bipolares, los espejos de corrientes se construyen con BJTs o, en algunos casos, se
usan como cargas JFETs con puerta y drenador cortocircuitados.

Electrnica Analgica

Ingeniera Superior en Electrnica

18

Amplicadores de Entrada Diferencial

Tema 5

(a)

(b)

(c)

(d)

(e)

Figura 13: Tcnicas para aumentar la impedancia de salida de un par diferencial en tecnologa

d
ri

bipolar: Uso de un espejo cascode (a), Wilson (b), con degeneracin de emisor simple (c) y de base

alu
m
a
d
n

os

(a)

de

la

lu
.e
te
s
n
se

M
a

compensada (d). Estas tcnicas tambin pueden utilizarse en pares JFET (e).

(b)

(c)

Figura 14: Tcnicas para aumentar la impedancia de salida de un par diferencial en tecnologa CMOS:

c
m

Uso de un espejo Wilson (a), cascode autopolarizado (b) y cascode con polarizacin externa (c).

.u

de

2.3.3. Mejoras de los pares diferenciales con carga activa

id

so

Bsicamente, las mejoras que se pueden introducir a estos pares consisten en el uso de espejos

w
w

iv

del par.

e
rs

Pa
ra
u

de corriente con una mayor impedancia de salida y en el aumento articial de la impedancia de salida

:/

En tecnologas bipolares, podra recurrirse a la utilizacin de espejos Wilson y cascode para

tt
p

aumentar la impedancia de salida del espejo (Fig. 13a-b). Sin embargo, es ms habitual utilizar
espejos con degeneracin de emisor (Fig. 13c) que se transforman con la ayuda de un transistor

factor

adicional en un espejo con base compensada (Fig. 13d). Este espejo tiene la ventaja de minimizar el
de Eq. 19. Es posible aplicar estas soluciones a pares basados en transistores JFET, como

se muestra en Fig. 13e.

En tecnologas CMOS, se suele recurrir, simplemente, a la utilizacin de espejos Wilson o cascode,
bien autopolarizados, bien polarizados externamente (Fig. 14). Debe tenerse en cuenta que, en estos
casos, puede aumentarse tambin la impedancia de salida de los transistores del par diferencial
CMOS aadiendo otro par de transistores cascode entre la salida y el par diferencial, polarizados
con otra tensin

VY , VY < VX .

Electrnica Analgica

Ingeniera Superior en Electrnica

19

Amplicadores de Entrada Diferencial

Tema 5

Figura 15: Par diferencial con salida y entrada inversoras cortocircuitadas para crear un sencillo

d
ri

seguidor de tensin.

M
a

2.3.4. Uso de pares diferenciales como amplicadores operacionales

En tecnologas CMOS, se ha visto que la mayor parte de los dispositivos amplicadores tienen su

entrada a travs de la puerta de algn tipo de transistor MOS. Por tanto, en estas circunstancias,

lu
.e
te
s
n
se

la corriente de entrada es nula y cualquier amplicador, incluso aquellos que apenas pueden proporcionar unos microamperios de corriente de salida, es capaz de atacar exitosamente nuevos bloques

la

amplicadores.

de

As, los pares diferenciales en tecnologa CMOS pueden ser utilizados en determinadas circun-

os

stancias como amplicadores operacionales siempre y cuando no deban proporcionar corriente de

alu
m
a
d
n

salida. Por ejemplo, recordemos que en el tema anterior se trat el amplicador cascode activo.

En general, el amplicador operacional se poda construir como un simple par diferencial ya que

c
m

se atacaba directamente la puerta de un MOS. Ejemplos similares se pueden encontrar al construir

.u

de

etapas de salida (Prximo tema) o al construir circuitos S/H y ltros conmutados, que se vern
someramente en el ltimo tema.

id

Pa
ra
u

so

Fig. 15 muestra un ejemplo de como se puede conseguir un seguidor de tensin a partir de un

w
w

e
rs

par diferencial. Con apenas 5 transistores MOS (2 del par, 2 de la carga activa y 1 que sera la

pues podran degradar la salida por lo que debemos limitarnos a estructura

:/

salida con resistencias

iv

corriente de polarizacin) se ha creado un seguidor de tensin. Evidentemente, es peligroso cargar la

tt
p

con ganancia unidad. Sin embargo, esto es ms que suciente para muchos casos.
En tecnologas bipolares esta solucin no es comn. Sera necesario colocar una etapa de salida

pues, en general, la impedancia de entrada de las etapas bipolares es relativamente baja. Y esto
signica espacio consumido por lo que estas estructuras solo tienen cabida en algunos dispositivos
muy complejos y voluminosos.

4 Que, por otra parte, son difciles de integrar en tecnologas CMOS y ocupan mucho espacio.

Electrnica Analgica

Ingeniera Superior en Electrnica

20