INFORME PREVIO DE SISTEMAS DEIGITALES

I)

INTRODUCCIN

En este laboratorio, se va a tratar los circuitos biestables, monoestables y

astables, los biestables se dividen en dos categoras: flip-flops y latches. Los
estables poseen dos estados estables denominados SET (activacin) y RESET
(Desactivacin).La diferencia de flip-flops y latches es en la manera en que
cambian de un estado a otro los flip-flops es la manera mas fcil de construir
contadores registros y otros circuitos de control secuencial, y se emplean tambin
en ciertos tipos de memoria.
II)

OBJETIVOS
Implementar los circuitos match y flip flor, utilizando compuertas logicas.
Comprobar el funcionamiento de los circuitos sncronos y asncronos
por medio de compuertas lgicas simples

circuitos
match
flor,
compuertas
utilizando
logicas.
deflip
estos
comprobar
circuitos
su
yysegn
su
funcionamiento

2. OBJETIVOS ESPECIFICOS
Implementar y poner un led a la salida del circuito para visualizar y comprobar
su funcionamiento segn su tala de verdad.

Construir la tabla de verdad para cada circuito

III) CUESTIONARIO
1. DESCRIBIR EL CONCEPTO DE BIESTABLE ASINCRONO, ANALICE SU
FUNCIONAMIENTO Y MENCIONE LOS TIPOS DE LATCHES.
Un biestable asincrono, o latch, es aquel circuito en el que las salidas del
dipositivo dependen solo de los estados de sus entradas, estas salidas se
manifiestan de forma continua y obedecen a las entradas en cualquier tiempo, sin
necesidad de una entrada de reloj. Existen dos tipos de Latch:

LABORATORIO 01
1

2. DESCRIBIR EL CONCEPTO DE BIESTABLE SINCRONO, ANALICE SU

FUNCIONAMIENTO Y DESCRIBA LOS TIPOS DE FLIP FLOPS
CONVENCIONALES.
Un biestables sncrono o flip flop, es un circuito secuencial capaz de almacenar un
bit de memoria, se dice que es sncrono porque posee una salida principal que
depende de los estados de las entradas como del circuito de reloj. Son aquellos en
los que su comportamiento puede definirse en instantes discretos de tiempo,
se necesita una sincronizacin de los elementos del sistema mediante una seal
de reloj, que no es ms que un tren de pulsos peridico. Las variables internas no
cambian hasta que no llega un pulso del reloj.

Biestables sncronos
Circuito que mantiene su valor

LABORATORIO 01
2

Con entradas de control

3. DE LOS MANUALES TCNICOS OBTENER LOS IC TTL Y CMOS; QUE

REALIZAN LA FUNCION DE MATCH Y FLIP FLOPS, ANALICE SU
TABLA DE VERDAD Y FUNCIONAMIENTO.

De los manuales tecnicos, se obtuvieron los siguientes flip flops:

a) El 7473 y el 74HC73 tienen la misma
representacin, poseen una salida a reset y se
activan en flanco de ajada

b) El 74HC76 o tamien se encontro el 74ls76 y 7476 son los

slip flor comerciales, con dos salidas de reset y clear, se activan
en flanco de bajada.

LABORATORIO 01
3

c) El 74HC78 se comporta como un flip flop JK doble con un

clock comun y un master reset comun, y dos salidas para
los dos set diferentes.
Se lo puede usar para implementar un master- slave. Se
activan en flanco de bajada.

d) El 7472 o 74HC72 se comporta como un flip flop triple con

entradas J y K independientes, posee un reset comn y un set
comun, tambien comparten el mismo clock. Se activan en flanco de
bajada.

e) El 74107 o 74HC107 se comporta como un flip flop JK con una salida para
reset, se activa en flanco de bajada.

f) El 74ALS112, 741LS12, 74HC112 o 74S112 se

comporta como un flip flop JK con dos salidas para reset y set, se
activa en flanco de bajada.

g) El 74LS113, 74S113 o 74ALS113 se comporta como un flip flop

JK con una salida para set, se activa en flanco de bajada.

h) El 74S114, 74ALS114 o 74LS114 se comporta como un flip flop doble con

clock comun, posee una entrada comun para reset y dos diferentes de set.
Tienen salidas independientes y se activan en flanco de bajada.
LABORATORIO 01
4

i) El 7479, 74ALS109, 74F109, 74HC109 o 74LS109 se comporta como un flip flop

JK con dos entradas para reset y set, se activan en flanco de subida

j) El 7470 se comporta como un flip flop JK con entradas JK, tambien poseen dos
entradas J y K diferentes, se activan en flanco de subiday tiene dos entradas para
reset
y set

De los manuales de TTL se encontraron otros tipos tales como los Gates J-K
positive edge triged (74h102), y slip flor tipo D: doble (7474, 74c74, 74h74,
74ls74a, 74s74), hex (74174, 74c174, 74hc174, 74hct174, 74ls174, 74s174), octal
(74hc273, 74hct273, 74ls273, 74ls273, 74c374, 74hc374, 74hc574, 74hct374,
74hc377), quad (74175, 74c175, 74hc175, 74hc175, 74ls175, 74ls379, 8613)
4. CUAL ES LA DIFERENCIA PRINCIPAL ENTRE UN LATCH Y EL FLIP
FLOP.
La diferencia principal es que en un circuito latch, las salidas de este circuito solo

LABORATORIO 01
5

dependen del nivel de las entradas, adems estas salidas corresponden

directamente de una combinacion de las entradas a otra, sin diferenciar el estado
siguiente; mientras que en un slip flor, las salidas de este dispositivo depende de
las entradas y de una entrada de reloj, sus entradas son secuenciales,
corresponden de un estado a otro obedeciendo cierta secuencia, la cual lo estable
el clock o tren de pulsos.
5. ANALICE EL FUNCIONAMIENTO DEL FLIP FLOP MAESTROESCLAVO; INVESTIGAR SUS VENTAJAS.
Un biestable maestro-esclavo est formado por varias compuertas y flipsflops conectados de manera que se usa el pulso completo de reloj (tiempo que el
reloj est a nivel alto) para transmitir el dato de la entrada a la salida.

La seal de reloj controla el maestro, se invierte y controla el esclavo. As,

cuando CLK=1 (reloj alto) el maestro registra los datos presente en las
entradas RS, permaneciendo inhibido el esclavo, por lo que no hay transferencia
de informacin al mismo. Con el reloj en nivel bajo (CLK=0) el maestro se inhibe,
no hay modificaciones en sus salidas, y stas actan como entradas al esclavo,
transfirindose su estado a la salida del mismo. O sea, la entrada slo se
transfiere a la salida cuando ha terminado el pulso (como si fuera disparado
por un flanco de bajada), pero se pueden detectar los cambios producidos en la
entrada mientras que CLK=1
6. DESCRIBIR LAS CARACTER STICAS DE DISPARO DE FLIP FLOPS
POR PULSO Y POR FLANCO.
Existen dos modos de activar un flip flor, por nivel o pulso, y por flanco. En un flip
flop activado por nivel, los cambios que se produzcan en las entradas de
informacin se realizan cada vez que el nivel de la entrada de reloj este en alto o
en bajo; bajo estas circunstancias se produce el cambio en los estados del flip
flop. Ahora, un flip flop activado por flanco se caracteriza porque la salida del
dispositivo cambia cada vez que la seal de reloj esta alcanzando el nivel alto
(flanco de subida), o cuando este alcanzando el nivel bajo (flanco de bajada), es
LABORATORIO 01
6

decir, el cambio de los estados se realiza cada vez que ocurre un cambio en la
onda cuadrada de sincronismo, ya sea el paso de nivel alto a bajo (flanco de
bajada) o el paso de nivel bajo a alto (flanco de subida). Esta forma de control
soluciona el prolema del tiempo de duracion del nivel y nos permite traajar a
mayores velocidades.

Modo de activacion por flancos

modo de activacion por niveles

7.-UTILIZANDO FLIP LOR J-K , DESARROLLAR LOS CIRCUITOS PARA
CONVERTIR A:
A) FLIP FLOP R-S.

Qn

Qn+
1

LABORATORIO 01
7

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

0
1
0
0
1
1
1
0

0
X
0
0
1
X
1
0

Qn+1
0
1
0
0
1
1
1
0

D
0
1
0
0
1
1
1
0

Qn+1
0
1
0
0
1
1
1
0

T
0
0
0
1
1
0
1
1

X
0
X
1
0
0
0
1

B) FLIP FLOP D.

J
0
0
0
0
1
1
1
1

K
0
0
1
1
0
0
1
1

Qn
0
1
0
1
0
1
0
1

C) FLIP FLOP T.

J
0
0
0
0
1
1
1
1

K
0
0
1
1
0
0
1
1

Qn
0
1
0
1
0
1
0
1

LABORATORIO 01
8