298390

UNIVERSIDADE FEDERAL DE SANTA CATARINA
PROGRAMA DE PS-GRADUAO EM ENGENHARIA

ELTRICA
Alessandro Luiz Batschauer
INVERSOR MULTINVEIS HBRIDO TRIFSICO BASEADO

EM MDULOS MEIA-PONTE
Florianpolis
2011

Tese submetida ao Programa de

Ps-Graduao em Engenharia
Eltrica da Universidade Federal de
Santa Catarina para a obteno do
grau de Doutor em Engenharia
Eltrica.
Orientador: Prof. Dr. Sc.
Marcelo Lobo Heldwein.
Florianpolis
2011.
Catalogao na fonte pela Biblioteca Universitria

da
Universidade Federal de Santa Catarina
B334i
Batschauer, Alessandro Luiz

Inversor multinveis hbrido trifsico baseado em mdulos
meia-ponte [tese] / Alessandro Luiz Batschauer ; orientador,
Marcelo Lobo Heldwein. - Florianpolis, SC, 2011.
330 p.: il., grafs., tabs.
Tese(doutorado) - Universidade Federal de Santa Catarina,
Centro Tecnolgico. Programa de Ps-Graduao em Engenharia
Eltrica.
Inclui referncias
1. Engenharia eltrica. 2. Conversores de corrente
eltrica. 3. Inversores eltricos. 4. Modulao (Eletrnica).
I. Heldwein, Marcelo Lobo. II. Universidade Federal de Santa
Catarina. Programa de Ps-Graduao em Engenharia Eltrica.
III. Ttulo.
CDU 621.3
Dedicatria
minha esposa,
minha famlia e aos amigos.
Agradecimentos
Deus que me deu fora, sade e me iluminou durante toda esta
longa jornada.
minha esposa Carolina e a minha famlia, minha me Ivonete,
minha irm Cludia e meu irmo Adilson que souberam compreender os
momentos de ausncia e sempre me incentivaram.
Ao meu orientador Marcelo, grande amigo e orientador, que
soube orientar e ouvir, permitiu que eu explorasse minha idias e, ao
mesmo tempo, indicou os caminhos a seguir.
Ao meu amigo Mezaroba que me incentivou e colaborou
diretamente no meu trabalho.
Ao meu amigo Joselito que dividiu moradia e horas de viagens
nestes trs anos e meio e mais de 130.000 km rodados.
Aos professores Arnaldo Perin e Samir por colaborarem
tecnicamente no trabalho desenvolvido e pela amizade.
Ao professor Ivo Barbi pelo conhecimento repassado e pelo
prottipo cedido, o que permitir continuar as pesquisas iniciadas no
doutorado.
Aos professores do INEP pelo conhecimento repassado.
Aos amigos do inep mestrandos, doutorandos, tcnicos e pessoal
de suporte que participaram desta jornada.
Ao amigo Mrcio Ortemann que contribuiu na programao do
DSP.
Aos membros da banca que me ensinaram com seus
questionamentos e auxiliaram no aprimoramento do trabalho.
A Udesc e em especial aos meus colegas de departamento que
possibilitaram a minha dedicao integral ao doutorado.
E a todos os meus amigos que compreenderam a minha ausncia
neste perodo.
Resumo da Tese apresentada UFSC como parte dos requisitos

necessrios para a obteno do grau de Doutor em Engenharia Eltrica.
Agosto de 2011.
Orientador: Marcelo Lobo Heldwein, Dr. Sc.
rea de Concentrao: Eletrnica de Potncia e Acionamento Eltrico.
Palavras-chave: Conversores multinveis, conversores em cascata,
conversores hbridos, conversores meia-ponte, estratgias de modulao
PWM, inversores.
Nmero de Pginas: 330.
RESUMO: O presente trabalho aborda o desenvolvimento e a
implementao de novas estruturas de conversores multinveis para
inversores de tenso trifsico multinveis. Estes inversores so hbridos,
empregando duas topologias diferentes conectadas em cascata para
sintetizar uma tenso de sada com maior quantidade de nveis de tenso
e baixa distoro harmnica. A associao proposta baseada na
conexo srie de um inversor de tenso trifsico com pares de clulas
monofsicas de conversores meia-ponte. Os conversores meia-ponte so
conectados aos pares no intuito de se obter uma tenso sem nvel
contnuo na sada. Obtm-se assim conversores modulares e com
capacidade de expanso. As etapas de operao, as equaes que
definem as correntes mdias e eficazes nos semicondutores e uma
anlise terica da tenso de sada so apresentadas em detalhe. Tambm
proposta uma estratgia de modulao com a comutao em baixa
frequncia do inversor trifsico. Esta estratgia permite a alterao da
lgica de comutao dos interruptores de forma a manter o fluxo
unidirecional de energia nos retificadores de entrada, possibilitando a
reduo de custos associados a estes. realizado um estudo detalhado
das perdas de conduo e comutao nos interruptores, o
dimensionamento dos capacitores de barramento e uma comparao do
conversor proposto com conversores existentes na literatura. Apresentase ainda uma proposta de retificador multipulsos de entrada para realizar
a converso ca-cc, necessria alimentao com fontes isoladas e
garantir correntes drenadas de alta qualidade.
Abstract of Thesis presented to UFSC as a partial fulfillment of the

requirements for the degree of Doctor in Electrical Engineering.
August 2011
Advisor: Marcelo Lobo Heldwein, Dr. Sc.
Area of Concentration: Power Electronics and Electrical Drives.
Keywords: Multilevel converters, cascade converters, hybrid converters,
half-bridge converters, PWM strategies, inverters.
Number of Pages: 330.
ABSTRACT: This work presents the proposal, analysis,
development and implementation of novel three-phase voltage source
multilevel inverter structures. The structures form hybrid inverters
employing two different cascaded connected topologies used to
synthesize a multilevel output voltage with low harmonic distortion.
Specifically, the proposed converter is based on a series connection of a
three-phase voltage source inverter with pairs of single-phase halfbridge converters. Thus, a modular converter structure is achieved and
the topologies become easily expandable to a high number of levels.
The half-bridge converters are connected in pairs to eliminate the dc
level at the output voltage. The operation stages, the equations that
describes the average and the RMS current values at the semiconductors
and a theoretical analysis of the output voltage are presented in detail.
An appropriated modulation strategy is also proposed in this work. The
proposed modulation switches the three-phase voltage source inverter at
the fundamental frequency, while the half-bridge converters are driven
at high switching frequency. The modulation scheme features changes
in the switching signals to achieve a unidirectional power flow in the
input rectifiers. Detailed studies are done regarding conduction and
switching losses, design of the retictifiers dc-link capacitors and a
comparison between the proposed converter and converters presented in
the literature. A multipulse rectifier is also presented to feed the
proposed inverter with low harmonics in the input current.
Sumrio
Captulo 1 Introduo Geral
1
1.1 Introduo____________________________________ 1
1.2 Possveis Aplicaes de Conversores Multinveis em MT
e AT ____________________________________________ 5
1.2.1 Acionamento de Motores de Grande Porte ______ 5
1.2.2 Sistemas de Gerao de Energia ______________ 8
1.2.3 Interface de Sistemas e Qualidade de Energia___ 12
1.2.4 Outras Aplicaes de Conversores Multinveis__ 17
1.3 Disponibilidade dos Semicondutores ______________ 18
1.4 Concluso ___________________________________ 21
Captulo 2 Topologias e Modulao
23
2.1 Conversor com Grampeamento Atravs de Diodos ___ 24
2.2 Conversor com Capacitores de Grampeamento ______ 31
2.3 Cascata de Conversores ________________________ 34
2.3.1 Estrutura Baseada em Conversores Ponte Completa
_______________________________________ 34
2.3.2 Estrutura Baseada em Conversores Meia-Ponte _ 36
2.3.3 Estrutura MMC __________________________ 37
2.3.4 Estrutura Baseada em Conversores com
Grampeamento Atravs de Diodos _________________ 38
2.4 Conversores Hbridos e Assimtricos _____________ 40
2.4.1 Generalizao das Estruturas Hbridas ________ 42
2.4.2 Estrutura Baseada no Inversor Trifsico Dois
Nveis Associado em Cascata com Conversores Ponte
Completa_____________________________________ 44
2.4.3 Estrutura Baseada em Conversores Multinveis com
Grampeamento Atravs de Diodos Associada em Cascata
com Conversores Ponte Completa _________________ 45
2.5 Modulao por Largura de Pulsos para Conversores
Multinveis ______________________________________ 47
2.5.1 Modulao com Portadoras Dispostas em Fase
(Phase Disposition PD) ________________________ 47
2.5.2 Modulao com as Portadoras Dispostas em
Oposio de Fase (Phase Opposition Disposition POD) _
_______________________________________ 48
2.5.3 Modulao com as Portadoras Dispostas em
Oposio Alternada de Fase (Alternative Opposition
Disposition APOD) ___________________________ 49
2.5.4 Modulao com as Portadoras com Deslocamento

de Fase (Phase Shifted PS) _____________________ 50
2.5.5 Comparao Entre as Modulaes ___________ 51
2.5.6 Exemplo de Modulao Hbrida_____________ 53
2.6 Concluso __________________________________ 57
Captulo 3 Anlise Esttica do Inversor Trifsico de Dois
Nveis em Cascata com Sub-Clulas Meia-Ponte
61
3.1 Apresentao dos Estados de Comutao do Inversor
Proposto _______________________________________ 63
3.1.1 Primeira Etapa de Operao Semiciclo Positivo 63
3.1.2 Segunda Etapa de Operao Semiciclo Positivo 63
3.1.3 Terceira Etapa de Operao Semiciclo Positivo 64
3.1.4 Quarta Etapa de Operao Semiciclo Positivo 64
3.1.5 Quinta Etapa de Operao Semiciclo Negativo 64
3.1.6 Sexta Etapa de Operao Semiciclo Negativo 66
3.1.7 Stima Etapa de Operao Semiciclo Negativo 66
3.1.8 Oitava Etapa de Operao Semiciclo Negativo 66
3.2 Anlise das Etapas de Operao do Inversor Proposto 66
3.3 Operao do Inversor com Seis Nveis ____________ 71
3.4 Estratgias de Modulao Hbrida para o Inversor
Proposto _______________________________________ 77
3.4.1 Operao do Inversor com Cinco Nveis ______ 78
3.4.2 Operao do Inversor com Quatro Nveis _____ 83
3.5 Proposta de uma Modulao Hbrida _____________ 87
3.6 Proposta de Retificador de Entrada_______________ 94
3.6.1 Simulao do Retificador de Entrada_________ 97
3.7 Concluso _________________________________ 103
Captulo 4 Anlise das Tenses de Sada do Inversor
Trifsico Hbrido de Quatro Nveis
105
4.1 Anlise Vetorial dos Estados de Operao para o
Inversor Proposto _______________________________ 105
4.2 Anlise Terica da DHT das Tenses de Sada ____ 110
4.2.1 Representao em Srie de Fourier de uma Forma
de Onda com Dupla Varivel ___________________ 111
4.3 Concluso _________________________________ 120
Captulo 5 Anlise Orientada ao Projeto do Inversor
121
5.1 Clculo das Correntes Mdias e Eficazes nos
Interruptores ___________________________________ 121
5.1.1 Clculo das Correntes Mdia e Eficaz Para o

Interruptor S1A________________________________ 125
Interruptor S2A________________________________ 133
Interruptor S3A________________________________ 139
5.1.4 Clculo das Correntes Mdia e Eficaz Para o Diodo
D1A ______________________________________ 141
5.1.5 Clculo das Correntes Mdia e Eficaz para o Diodo
D2A ______________________________________ 147
5.1.6 Clculo das Correntes Mdia e Eficaz Para o Diodo
D3A ______________________________________ 152
5.1.7 Equivalncia Entre os Interruptores _________ 155
5.2 Estudo da Distribuio de Potncia Entre as Fontes de
Alimentao ____________________________________ 156
5.2.1 Equacionamento da Corrente Mdia das Fontes
Isoladas dos Conversores Meia-Ponte _____________ 156
5.2.2 Equacionamento da Corrente Mdia da Fonte do
Inversor Trifsico de Dois Nveis _________________ 162
5.2.3 Distribuio de Potncia nas Fontes de Alimentao
______________________________________ 163
5.3 Dimensionamento dos Capacitores das Fontes de
Alimentao dos Conversores Meia-ponte ____________ 164
5.3.1 Exemplo do Dimensionamento dos Capacitores das
Fontes de Alimentao dos Conversores Meia-ponte__ 171
5.4 Clculo das Perdas de Conduo do Inversor ______ 181
5.4.1 Clculo da Perda de Conduo Para os Interruptores
Controlados__________________________________ 181
5.4.2 Perda de Conduo Para os Diodos__________ 185
5.5 Clculo das Perdas de Comutao do Inversor _____ 186
5.6 Comparao das Perdas com a Modulao Proposta e
com as Modulaes PS e PD _______________________ 192
5.7 Comparao do Conversor Proposto com a Estrutura
Empregando Cascata de Inversores em Ponte Completa __ 197
5.7.1 Dimensionamento dos Capacitores das Fontes de
Alimentao dos Conversores em Ponte Completa ___ 199
5.8 Concluso __________________________________ 210
Captulo 6 Estudo Experimental do Inversor Trifsico
Hbrido Proposto
213
6.1 Resultados Experimentais _____________________ 216

6.1.1 Resultados de Transitrios de Estratgia de
Modulao __________________________________ 225
6.1.2 Retificador de Entrada ___________________ 226
6.2 Concluso _________________________________ 229
Captulo 7 Concluso
231
7.1 Propostas de Trabalhos Futuros ________________ 235
Anexo I Cdigo Fonte do DSP 2812
251
Anexo II Projeto do Retificador de Entrada
263
9.1.1 Projeto do Retificador de Entrada __________ 263
Apndice I Extenso do Conversor Proposto Empregando
Mais Clulas de Conversores Meia-Ponte
273
Apndice II Outras Conexes de Conversores Meia-Ponte
275
Apndice III Conversor Trifsico NPC em Cascata com
Conversores Monofsicos Meia-Ponte
277
Apndice IV Modulao CSV (Centered Space Vector) 285
Lista de Figuras
Fig. 1.1 Exemplo genrico de um inversor de tenso multinveis
trifsico. _________________________________________________ 3
Fig. 1.2 Forma de acionamento dos motores de mdia tenso (a)
e tipos de carga acionados por motores de mdia tenso (b)._________ 6
Fig. 1.3 Evoluo da produo de energia solar e total mundial.
________________________________________________________ 9
Fig. 1.4 Evoluo do custo para gerao de energia eltrica
atravs de painis fotovoltaicos. Valores do Japo para sistemas de 3
kW._____________________________________________________ 9
Fig. 1.5 Vista de uma planta de 1 MW de gerao de energia
com painis fotovoltaicos [17] (Alemanha). ____________________ 10
Fig. 1.6 Capacidade global de gerao elica instalada na
ltima dcada. ___________________________________________ 10
Fig. 1.7 Sistema multinvel composto de conversores cc-cc
isolados para conexo de painis fotovoltaicos rede de alimentao. 11
Fig. 1.8 Foto de satlite durante a falta de energia na Itlia em
2003.___________________________________________________ 12
Fig. 1.9 Projetos em construo e em operao de linhas de
transmisso de corrente contnua de alta tenso [3]. ______________ 14
Fig. 1.10 Controlador unificador do fluxo de energia de Inez
Kentucky EUA. ________________________________________ 15
Fig. 1.11 Diagramas unifilares da conexo srie (a) e paralela
(b) de um filtro ativo multinveis. ____________________________ 16
Fig. 1.12 Diagrama unifilar do condicionador unificado de
qualidade de energia. ______________________________________ 17
Fig. 1.13 Exemplo de filtro ativo com conversores multinveis.
_______________________________________________________ 18
Fig. 1.14 Representao dos limites de tenso e de corrente de
vrios tipos de semicondutores disponveis no mercado. Dados baseados
em [8] e atualizados pelo autor. ______________________________ 19
Fig. 2.1 Solues possveis: conversores multinveis com
interruptores consagrados versus estrutura clssica de dois nveis com
semicondutores novos (no maduros). _________________________ 23
Fig. 2.2 Inversor dois nveis bsico (a) e inversor com diodos de
grampeamento de trs nveis (b). _____________________________ 24
Fig. 2.3 Tenso de fase v A e tenso de linha v AB para o inversor
dois nveis. ______________________________________________ 25
NPC trs nveis. __________________________________________ 26
Fig. 2.5 Distoro harmnica total das tenses de linha dos

inversores dois nveis e NPC com modulao PWM senoidal e m f = 21 .
______________________________________________________ 27
Fig. 2.6 Esquema do inversor cinco nveis trifsico com
grampeamento atravs de diodos. ____________________________ 28
Fig. 2.7 Circuito de um brao do inversor cinco nveis com
grampeamento atravs de diodos ressaltando a necessidade da
associao srie de diodos no grampeamento. __________________ 30
Fig. 2.8 Configurao de um brao do inversor de cinco nveis
proposto por Yuan e Barbi. _________________________________ 31
Fig. 2.9 Inversor trifsico com grampeamento capacitivo de
cinco nveis. ____________________________________________ 33
Fig. 2.10 Inversor trifsico de nveis empregando cascata
de clulas monofsicas de conversores em ponte completa.________ 35
Fig. 2.11 Inversor trifsico empregando sub-clulas de
inversores meia-ponte monofsicos em cascata._________________ 36
Fig. 2.12 Conversor MMC trifsico. ___________________ 38
Fig. 2.13 Inversor trifsico de cinco nveis composto por dois
braos de conversores com grampeamento atravs de diodos. ______ 39
Fig. 2.14 Exemplo de um conversor multinvel em cascata
genrico. _______________________________________________ 40
Fig. 2.15 Exemplo de gerao de um conversor trifsico atravs
da associao srie de conversores monofsicos. ________________ 41
Fig. 2.16 Exemplo de estrutura hbrida gerada atravs da
associao de clulas com nmero distinto de nveis de tenso na sada.
______________________________________________________ 42
Fig. 2.17 Exemplo genrico de associao em cascata de uma
clula trifsica com clulas monofsicas. ______________________ 43
Fig. 2.18 Exemplo genrico de associao em cascata de duas
clulas trifsicas. _________________________________________ 43
Fig. 2.19 Inversor hbrido em cascata empregando inversor
trifsico dois nveis e inversores monofsicos em ponte completa. __ 45
Fig. 2.20 Inversor hbrido em cascata empregando inversor
trifsico trs nveis e inversores monofsicos em ponte completa.___ 46
Fig. 2.21 Modulao com as portadoras dispostas em fase
(Phase Disposition PD).__________________________________ 48
Fig. 2.22 Exemplo de modulao com as portadoras dispostas
em oposio de fase (Phase Opposition Disposition POD). ______ 48
Fig. 2.23 Exemplo de modulao com as portadoras dispostas

em oposio alternada de fase (Alternative Phase Opposition
Disposition APOD). _____________________________________ 49
Fig. 2.24 Exemplo de modulao com as portadoras com
deslocamento de fase (Phase Shifted PS)._____________________ 50
Fig. 2.25 Modulao PWM senoidal padro (Standard
Sinusoidal Pulsewidth Modulation SPWM) com injeo de
componentes de sequncia zero. _____________________________ 55
Fig. 2.26 Modulao PWM com dupla referncia (DoubleSignal Pulsewidth Modulation DSPWM). ____________________ 55
Fig. 2.27 Modulao hbrida proposta por Zaragoza (Hybrid
Pulsewidth Modulation HPWM). ___________________________ 56
Fig. 2.28 Exemplo de modulao hbrida empregando
frequncias distintas para cada clula de conversor em ponte completa.
(a) Tenso de sada sintetizada por um dos inversores. (b) Sinal de
referncia e portadoras empregadas para determinar os pulsos de
comando do segundo inversor._______________________________ 57
Fig. 3.1 Inversor multinveis trifsico proposto.___________ 62
Fig. 3.2 Etapas de operao para o semiciclo positivo. _____ 65
Fig. 3.3 Etapas de operao para o semiciclo negativo. _____ 67
Fig. 3.4 Representao grfica das tenses sintetizadas pelo
inversor proposto para as seguinte condies de operao: (a) Vy = Vx ,
(b) Vy = 1,5 Vx , (c) Vy = 2 Vx e (d) Vy = 3 Vx .___________________ 70
Fig. 3.5 Sinais de comando dos interruptores com a modulao
PD. ____________________________________________________ 72
Fig. 3.6 Esquema eltrico da lgica necessria para a obteno
dos pulsos de comando para a operao com seis nveis na tenso de
fase. ___________________________________________________ 72
Fig. 3.7 Tenses de fase e de linha para o inversor proposto
operando com seis nveis na tenso de fase. ____________________ 73
Fig. 3.8 Mapa vetorial do conversor proposto para a operao
com seis nveis na tenso de fase. ____________________________ 74
Fig. 3.9 Exemplos da alterao do mapa vetorial do conversor
proposto quando a tenso do inversor trifsico elevada. __________ 76
Fig. 3.10 Esquema eltrico da modulao proposta para
operao com cinco nveis na tenso de fase. ___________________ 78
adotada para o inversor com cinco nveis. ______________________ 79
operando com cinco nveis. _________________________________ 80
Fig. 3.13 Mapa de vetores para o conversor para operao com

cinco nveis na tenso de fase. ______________________________ 81
Fig. 3.14 Distoro harmnica total em funo do ndice de
modulao. _____________________________________________ 81
Fig. 3.15 Potncia fornecida pelas fontes de alimentao em
funo do ndice de modulao. _____________________________ 82
Fig. 3.16 Circuito empregado para gerao dos pulsos de
comando na modulao com quatro nveis. ____________________ 83
Fig. 3.17 Sinal das portadoras, sinal de referncia e os pulsos de
comando dos interruptores 1, 2 e 3 (um, dois e trs) da fase A. ___ 84
Fig. 3.18 Tenso de fase e tenso de linha para o inversor
proposto operando com quatro nveis. ________________________ 85
Fig. 3.19 Variao da DHT das tenses de fase e de linha para o
inversor proposto com quatro nveis em funo do ndice de modulao.
______________________________________________________ 86
Fig. 3.20 Potncia fornecida pelas fontes Vy e Vx em funo do
ndice de modulao. _____________________________________ 86
Fig. 3.21 Esquema eltrico da gerao dos pulsos de comando
para ndice de modulao menor que ._______________________ 87
Fig. 3.22 Pulsos de comando do inversor trifsico com ndice
de modulao menor que . Neste caso ma = 1 2 e m f = 21 . ______ 88
Fig. 3.23 Tenso de fase e tenso de linha no Modo II de
operao para ma = 1 2 e m f = 21 . __________________________ 89
Fig. 3.24 Variao da distoro harmnica total em funo do
ndice de modulao ( ma ) para o conversor nos dois modos de operao
e m f = 21 . ______________________________________________ 91
Fig. 3.25 Distribuio de potncia nas fontes Vy e a soma das
potncias nas fontes Vx em funo do ndice de modulao. _______ 91
Fig. 3.26 Formas de onda das tenses de linha na carga, da
componente fundamental da tenso Vab , do sinal de controle do modo de
operao e das tenses de fase Vao e Vbo durante a transio de padres
de modulao do Modo I para o Modo II com ndice de modulao
ma = 1 e com ndice de modulao de frequncia m f = 21 . ______ 92
2
Fig. 3.27 Correntes de carga durante a transio do modo de
operao para ma = 12 , m f = 100 e 2 fo L R = 0, 628 . _______________ 93
Fig. 3.28 Esquema completo do retificador associado ao

inversor proposto._________________________________________ 95
Fig. 3.29 Tenses de fase e corrente de fase na entrada do
retificador proposto com o inversor multinveis operando no modo I. 98
Fig. 3.30 Transformada rpida de Fourier da corrente na entrada
do retificador. ____________________________________________ 99
Fig. 3.31 (a) Tenso sobre os capacitores C1 A , C2 A , (b) tenso
sobre os capacitores C1B , C2 B , (c) tenso sobre os capacitores C1C , C2C ,
tenso sobre o capacitor C3 . _______________________________ 100
Fig. 3.32 Corrente na indutncia de interfase e na sada de cada
retificador de 6 pulsos que compem o retificador de 12 pulsos que
fornece energia para o inversor trifsico. ______________________ 101
Fig. 3.33 Tenses de fase e corrente de fase na entrada do
retificador proposto com o inversor multinveis operando no Modo II.
______________________________________________________ 103
Fig. 4.1 Representao no plano dos vetores gerados pelo
inversor trifsico proposto._________________________________ 110
Fig. 4.2 Formas de onda do sinal de referncia e das portadoras
para um perodo do sinal fundamental (a) e para um perodo de
comutao (b). __________________________________________ 113
Fig. 4.3 Representao da clula unitria do inversor quatro
nveis proposto. _________________________________________ 115
Fig. 4.4 Representao da tenso de sada atravs das clulas
unitrias para ma = 0,9 e m f = 8 . ___________________________ 116
Fig. 4.5 Componentes harmnicas calculadas (a) e a
transformada rpida de Fourier da tenso de fase de sada obtida atravs
de simulador de circuitos (b). _______________________________ 118
Fig. 4.6 Componentes harmnicas calculadas analticamente
(representadas pelos crculos) e a transformada rpida de Fourier da
tenso de fase de linha obtida atravs de simulador de circuitos
(representada com um trao). _______________________________ 119
Fig. 5.1 Inversor trifsico analisado. __________________ 122
Fig. 5.2 Representao da tenso de referncia, da corrente de
carga e dos intervalos que determinam a transio de comportamento da
razo cclica dos interruptores para ma = 0,9 . __________________ 123
Fig. 5.3 Representao da corrente de fase, da portadora e da
referncia da tenso de fase e da corrente no interruptor. _________ 124
Fig. 5.4 Comportamento da razo cclica dos interruptores S1 A

e S1 A ' para o inversor operando no Modo I. Este comportamento
apresentado para um perodo do sinal fundamental de sada. ______ 126
Fig. 5.5 Formas de onda de corrente nos interruptores S1 A e
S1 A ' , do valor mdio quase-instantneo de corrente nos interruptores S1 A
e S1 A ' e do valor eficaz quase-instantneo de corrente nos interruptores
S1 A e S1 A ' . Valores parametrizados em funo da corrente de pico de
carga I p e expressos para ndice de modulao ma = 0,9 .________ 127
Fig. 5.6 Evoluo da razo cclica dos interruptores da clula
meia-ponte superior. _____________________________________ 131
Fig. 5.7 Evoluo da corrente mdia no interruptor em funo
do ndice de modulao e da razo cclica. ____________________ 132
Fig. 5.8 Evoluo da corrente eficaz no interruptor em funo
do ndice de modulao e da razo cclica. ____________________ 133
Fig. 5.9 Evoluo da razo cclica dos interruptores da clula
meia-ponte inferior.______________________________________ 137
Fig. 5.10 Evoluo das correntes mdia (a) e eficaz (b) no
interruptor em funo do ndice de modulao e da razo cclica. __ 138
Fig. 5.11 Correntes mdia e eficaz para o caso 1 (um) (a) e para
o caso 2 (dois) (b) em funo do ngulo da corrente de carga._____ 141
Fig. 5.12 Evoluo das correntes mdia (a) e eficaz (b) no diodo
em funo do ndice de modulao e da razo cclica. ___________ 146
Fig. 5.13 Evoluo das correntes mdia (a) e eficaz (b) no diodo
em funo do ndice de modulao e da razo cclica. ___________ 152
Fig. 5.14 Correntes mdias e eficaz para o caso 1 (a) e para o
caso 2 (b) em funo do ngulo da corrente de carga. ___________ 155
Fig. 5.15 Detalhe da composio da corrente da fonte de
alimentao do inversor meia-ponte superior da fase A. _________ 157
Fig. 5.16 Corrente mdia nas fontes de alimentao dos
conversores meia-ponte em funo do ndice de modulao e do ngulo
da corrente de carga. _____________________________________ 161
Fig. 5.17 Corrente mdia nas fontes de alimentao dos
conversores meia-ponte em funo do ndice de modulao. ______ 161
Fig. 5.18 Detalhe da composio da corrente na fonte de
alimentao do inversor trifsico de dois nveis. _______________ 162
Fig. 5.19 Distribuio de potncia parametrizada entre as fontes
de alimentao. _________________________________________ 164
Fig. 5.20 Esquema eltrico do circuito empregado na

modelagem do capacitor. __________________________________ 165
Fig. 5.21 Corrente solicitada pelo inversor ao capacitor da fonte
de alimentao dos conversores meia-ponte ma = 0,9; I p = 50 2 A .
______________________________________________________ 166
Fig. 5.22 Corrente mdia quase-instantnea do capacitor da
fonte
de
alimentao
dos
conversores
meia-ponte
ma = 0,9; I p = 50 2 A . _________________________________ 167
Fig. 5.23 Circuito simulado para anlise da ondulao de tenso

e da corrente eficaz no capacitor C1 . _______________________ 172
Fig. 5.24 Forma de onda de tenso no capacitor C1 e corrente
solicitada pelo inversor de tenso. ___________________________ 173
Fig. 5.25 Forma de onda de corrente no capacitor C1 e corrente
fornecida pela fonte de alimentao. _________________________ 173
Fig. 5.26 Circuito simulado para anlise da influncia do
retificador de entrada no equacionamento apresentado para o capacitor
C1 .__________________________________________________ 174
solicitada pelo inversor de tenso. ___________________________ 176
fornecida pelo retificador trifsico. __________________________ 176
Fig. 5.29 Ondulao de tenso no capacitor dos conversores
meia-ponte em funo da impedncia de entrada e do ndice de
modulao. _____________________________________________ 178
Fig. 5.30 Corrente eficaz no capacitor dos conversores meiaponte em funo da impedncia de entrada e da ondulao de tenso.178
Fig. 5.31 Curvas tenso versus corrente fornecidas pelo
fabricante do IGBT SKM 75GB063D e a linearizao para a
temperatura de operao de 125C. __________________________ 183
Fig. 5.32 Curvas tenso versus corrente fornecidas pelo
fabricante do diodo do IGBT SKM 75BG063D e a linearizao para
uma temperatura de operao de 125C. ______________________ 185
Fig. 5.33 Curvas do fabricante e polinmios obtidos da energia
de entrada em conduo e bloqueio em funo da corrente direta no
interruptor para uma tenso de alimentao de 300V. ____________ 188
Fig. 5.34 Curva que representa a energia de recuperao reversa
do diodo em funo da corrente do diodo. _____________________ 191
Fig. 5.35 Potncia dissipada de cada brao de uma fase do

inversor operando com modulao PS, PD e com a modulao hbrida
proposta. ______________________________________________ 194
Fig. 5.36 Potncia dissipada em cada brao de uma fase do
inversor operando com modulao PS, com a modulao PD, com a
modulao hbrida proposta e com a modulao proposta e interruptores
diferentes no inversor trifsico e nos conversores meia-ponte._____ 196
Fig. 5.37 Inversor multinveis hbrido empregando um inversor
trifsico e clulas de conversores em ponte completa. ___________ 198
Fig. 5.38 Circuito equivalente para a modelagem do capacitor.
_____________________________________________________ 199
Fig. 5.39 Corrente solicitada pelo inversor da fonte de
alimentao dos conversores meia-ponte ma = 0,9; I p = 50 2 A . 200
Fig. 5.40 Corrente do capacitor da fonte de alimentao dos

conversores ponte completa ma = 0,9; I p = 50 2 A .__________ 201
Fig. 5.41 Circuito simulado para anlise da influncia do

retificador de entrada no equacionamento apresentado para o capacitor
Cx . _________________________________________________ 204
Fig. 5.42 Capacitncias do conversor meia-ponte e do
conversor em ponte completa parametrizadas em funo da frequncia,
da ondulao de tenso nos capacitores e da corrente de pico na carga.
_____________________________________________________ 206
Fig. 5.43 Relao entre a constante de inrcia do conversor
meia-ponte e a constante de inrcia do conversor ponte completa. _ 207
Fig. 5.44 (a) Corrente eficaz parametrizada do capacitor de um
conversor meia-ponte e a corrente eficaz parametrizada do conversor
ponte completa. (b) Relao entre o quadrado da corrente eficaz
parametrizada dos capacitores de um conversor meia-ponte e do
conversor em ponte completa. _____________________________ 208
Fig. 6.1 Inversor trifsico implementado em laboratrio. __ 215
Fig. 6.2 (a) Pulsos de comando dos interruptores para o Modo
II de operao e (b) pulsos de comando dos interruptores para o Modo
I de operao. _________________________________________ 216
Fig. 6.3 (a, b, c) Tenso das fases A, B e C (200 V / div), (d)
tenso de linha (500 V / div) e corrente de carga (0,5 A / div) para o
Modo II de operao e (e, f, g) tenso das fases A, B e C (200 V /
div), (h) tenso de linha (500 V / div) e corrente de carga (1,0 A / div)
para o Modo I com ngulo de carga de aproximadamente 4 graus. 217
Fig. 6.4 Formas de onda para o Modo II: (a) tenso de fase
(500 V/div), (b) tenso de linha (500 V/div) e corrente de carga
(10 A/div). Formas de onda para o Modo I: (a) tenso de fase
(10 A/div). _____________________________________________ 218
Fig. 6.5 Componentes harmnicas da tenso de fase do inversor
proposto para duas frequncias de comutao: (a) f c = 4.080 Hz e : (a)
f c = 1.020 Hz . __________________________________________ 219
Fig. 6.6 (a) Distoro harmnica total das tenses de fase e de
linha em funo do ndice de modulao, (b) somatrio da potncia das
fontes de alimentao em funo do ndice de modulao. ________ 220
Fig. 6.7 Formas de onda da tenso e da corrente na carga e
correntes nos interruptores para o Modo II de operao (a) e para o
Modo I de operao. ____________________________________ 222
Fig. 6.8 Correntes mdias e eficazes dos interruptores para o
Modo II de operao e para trs condies de ngulo de carga.___ 223
Modo I de operao e para trs condies de ngulo de carga. ___ 224
Fig. 6.10 Tenso de linha, corrente na carga e a varivel de
controle do modo de operao do conversor (Escalas Tenso 500
V/div, corrente 10 A/div). _________________________________ 225
Fig. 6.11 Formas de onda de tenso e corrente de entrada do
prottipo implementado. Escala de 100 V/div e 2 A/div. _________ 227
Fig. 6.12 Anlise harmnica das correntes de entrada do
retificador multipulsos.____________________________________ 228
Fig. 8.1 Esquema completo do retificador de 12 pulsos com
conexo em paralelo associado ao inversor trifsico e dos retificadores
de 12 pulsos associados aos conversores meia-ponte. ____________ 264
Fig. 8.2 Esquema do retificador de 12 pulsos com conexo em
paralelo utilizado para o equacionamento da impedncia de interfase.
______________________________________________________ 265
Fig. 8.3 Tenso na sada de cada retificador de 6 pulsos.___ 266
Fig. 8.4 Tenso do indutor de interfase. ________________ 266
Fig. 8.5 Componentes harmnicas de tenso sobre o indutor de
interfase parametrizadas em funo da primeira harmnica. _______ 268
Fig. 8.6 Potncia fornecida pelas fontes Vy e Vx em funo do
ndice de modulao. _____________________________________ 269
Fig. 8.7 Circuito eltrico dos retificadores que alimentam os
conversores meia-ponte.___________________________________ 271
Fig. 8.8 Circuito eltrico do retificador trifsico de 12 pulsos

com conexo em paralelo._________________________________ 272
Fig. 9.1 Exemplo da extenso do conversor proposto
empregando quatro conversores meia ponte por fase. ___________ 273
Fig. 9.2 Formas de onda das tenses de fase e da tenso de linha
para o conversor com quatro mdulos de conversores meia ponte por
fase, alimentao simtrica e comando com uma adaptao da
modulao hbrida proposta. _______________________________ 274
Fig. 10.1 Formas de conexo dos conversores meia-ponte. 276
Fig. 11.1 Conversor NPC de trs nveis associado em cascata
com conversores meia ponte. ______________________________ 278
Fig. 11.2 Circuito empregado para gerao dos pulsos de
comando em cada uma das fases do inversor.__________________ 281
Fig. 11.3 Sinais de comando dos interruptores para operao no
Caso 2. (a) Sinais das portadoras e sinal de referncia de uma das fases,
(b)-(c) sinais de comando dos interruptores S1 A e S2 A e (d) sinal de
tenso da fase A ( vNPC _ A ) gerado pelo inversor trifsico NPC. __ 282
Fig. 11.4 Tenso de fase v A e tenso de linha v AB para o
inversor trifsico operando com sete nveis na tenso de fase. _____ 283
Fig. 12.1 Formas de onda das portadoras e do sinal de
referncia empregados na modulao proposta (a) e na modulao CSV.
_____________________________________________________ 287
Fig. 12.2 Tenses de fase para o inversor proposto operando
com a modulao proposta (a) e as mesmas tenses para o inversor
operando com a modulao CSV (b) . _______________________ 288
Fig. 12.3 Formas de onda de tenso de linha e corrente na fonte
de alimentao de um conversor meia-ponte para o inversor proposto
operando com a modulao proposta (a) e Formas de onda de tenso de
linha e corrente na fonte de alimentao de um conversor meia-ponte
para o inversor proposto operando com a modulao CSV (b). ____ 289
Lista de Tabelas
Tabela 2.1 Estados de conduo possveis para inversor NPC de
trs nveis. ______________________________________________ 26
Tabela 2.2 Comparao das distores harmnicas e das perdas
de comutao entre as modulaes PD, POD, APOD e PS para um
inversor trifsico em cascata com cinco nveis. __________________ 53
Tabela 2.3 Comparao entre as modulaes SPWM e DSPWM
_______________________________________________________ 56
Tabela 3.1 Tenses de fase em funo da amplitude das fontes
de alimentao.___________________________________________ 68
Tabela 3.2 Especificaes do inversor proposto para a operao
com seis nveis na tenso de fase. ____________________________ 71
Tabela 3.3 Especificaes empregadas na simulao com cinco
nveis na tenso de fase. ____________________________________ 80
Tabela 3.4 Especificaes empregadas na simulao com
quatro nveis na tenso de fase. ______________________________ 85
Tabela 3.5 Parmetros de projeto. _____________________ 97
Tabela 3.6 Comparao entre as componentes harmnicas de
corrente do retificador proposto e a norma IEC 61000-3-4._________ 99
Tabela 3.7 Comparao entre os valores calculados e os valores
simulados de correntes nos diodos retificadores. ________________ 102
Tabela 4.1 Combinaes possveis de estados de comutao em
cada fase do inversor. _____________________________________ 106
Tabela 4.2 Vetores calculados atravs da transformao de
Clarke (vetores curtos).__________________________________ 106
Tabela 4.3 Vetores calculados atravs da transformao de
Clarke (vetores longos). _________________________________ 108
Tabela 4.4 Parmetros empregados na integrao numrica para
o clculo das componentes harmnicas._______________________ 117
Tabela 4.5 Comparao da Distoro Harmnica Total obtida
atravs do clculo das integrais e de simulao numrica para as tenses
de fase e de linha (truncamento com 30 harmnicas principais e 30
bandas laterais, 31,5 kHz). _________________________________ 119
Tabela 5.1 - Equivalncia de interruptores para operao no
Modo I. ______________________________________________ 155
Tabela 5.2 Equivalncia de interruptores para operao no
Modo II. _____________________________________________ 156
Tabela 5.3 Parmetros para exemplo da metodologia de clculo
do capacitor. ____________________________________________ 171
Tabela 5.4 Valores de capacitncia e corrente eficaz do
capacitor do retificador que alimenta os conversores meia-ponte.___ 172
Tabela 5.5 Parmetros para exemplo da metodologia de clculo

do capacitor. ___________________________________________ 175
Tabela 5.6 Valores ondulao de tenso do C1 para vrios
valores de impedncia de entrada, ndice de modulao e capacitncia.
_____________________________________________________ 179
Tabela 5.7 Valores de corrente eficaz do capacitor C1 para
vrios valores de impedncia de entrada, ndice de modulao e
capacitncia. ___________________________________________ 180
Tabela 5.8 Parmetros de projeto. ____________________ 183
Tabela 5.9 Corrente mdia, corrente eficaz e potncia dissipada
na conduo dos interruptores controlados operando no Modo II. 184
Tabela 5.10 Corrente mdia, corrente eficaz e potncia
dissipada na conduo dos interruptores controlados operando no
Modo I. _____________________________________________ 184
dissipada na conduo dos diodos operando no Modo II. _______ 185
dissipada na conduo nos diodos operando no Modo I. _______ 186
Tabela 5.13 Coeficientes dos polinmios de segunda ordem que
representam a energia dissipada na entrada em conduo e no bloqueio
do interruptor SKM 75BG063D em funo da corrente. _________ 188
Tabela 5.14 Parmetros adicionais de projeto. __________ 189
Tabela 5.15 Potncia dissipada na entrada em conduo, no
bloqueio dos interruptores e potncia total de comutao operando no
Modo II._____________________________________________ 189
Modo I. _____________________________________________ 190
Tabela 5.17 Dados fornecidos no catlogo do diodo do SKM
75BG063D para temperatura de operao de 25C. _____________ 191
Modo II._____________________________________________ 192
Modo I. _____________________________________________ 192
Tabela 5.20 Parmetros de projeto ___________________ 193
Tabela 5.21 Comparao entre a topologia proposta e a
topologia empregando conversores em ponte completa. _________ 197
Tabela 5.22 Parmetros para exemplo da metodologia de

clculo do capacitor.______________________________________ 203
Tabela 5.23 Valores ondulao de tenso e corrente eficaz do
capacitor Cx para vrios valores de impedncia de entrada, ndice de
modulao e capacitncia. _________________________________ 205
Tabela 5.24 Valores de ondulao de tenso e corrente eficaz
dos capacitores C1 e Cx para vrios valores de impedncia de
entrada, ndice de modulao e capacitncia.___________________ 209
Tabela 6.1 Especificaes do prottipo. ________________ 213
Tabela 6.2 Principais componentes empregados no prottipo.
______________________________________________________ 214
Tabela 12.1 Tenses de fase em funo dos estados de
comutao dos interruptores e da amplitude das tenses de alimentao
dos conversores. _________________________________________ 279
Tabela 12.2 Estratgia de operao para uma das fases do
inversor trifsico NPC.____________________________________ 281
Tabela 13.1 Parmetros de projeto para simulao. _______ 286
Tabela 13.2 Comparao do conversor proposto operando com
a modulao proposta e com a modulao CSV. ________________ 290
Simbologia
Smbolos adotados nos Equacionamentos
Smbolo
a0 , A00
Descrio
Constantes relacionadas ao valor mdio da tenso
Constantes relacionadas ao valor da harmnica de
ordem n
Constantes relacionadas ao valor da harmnica de
ordem n e m
Constante expressa de forma complexa relacionada
harmnica de ordem n e m
Capacitncia do capacitor X
Razo cclica do elemento X em funo da
varivel de integrao
Razo cclica do elemento X no tempo
Distoro Harmnica Total
Frequncia de comutao
Unidade
V
Frequncia fundamental
Hz
Frequncia da portadora
Hz
Frequncia da rede de alimentao

Fator de potncia
Funo de duas variveis
Hz
-
H1, x
Constante de inrcia
iA , iB , iC
Correntes das fases A, B, C

Corrente no capacitor da fonte de alimentao do
conversor meia-ponte
Corrente no capacitor da fonte de alimentao do
conversor ponte completa
Corrente fornecida ao inversor meia-ponte
an , bn
Amn , Bmn
Cmn
CX
d X ( )
d X (t )
DHT
fc
fo
f Port
fr
FP
f ( x, y )
iC1
iCx
iinv
iinvx
iret
iR , iS , iT
iVx , iVy
I Ci , rms
I dc
IF
V
V
V
F
Hz
A
A
A
Corrente fornecida ao inversor ponte completa
Corrente na sada do retificador trifsico
Correntes das fases R, S, T (rede de alimentao)
Corrente das fontes de alimentao Vx e Vy
Corrente eficaz do capacitor i

Corrente mdia da fonte de corrente contnua
empregada na modelagem do retificador
Corrente direta que circula no componente
A
A
A
I in , rms
Corrente eficaz de fase na entrada
I inv , rms
Corrente eficaz fornecida ao inversor meia-ponte

Corrente eficaz fornecida ao inversor ponte
completa
Corrente do indutor de interfase
Indutncia de entrada parametrizada no sistema p.u.
Corrente nominal do diodo
Corrente de pico de fase
I invx , rms
I Ldc
Lpu
Io
Ip
I rr
Corrente de recuperao reversa
I X , avg
Corrente mdia no elemento X
I X , rms
Corrente eficaz no elemento X
k1 , k 2
Constantes
k0 _ on / off / rr , k1_ on / off / rr , k2 _ on / off / rr

Constantes do modelo de perdas de comutao
L
Lin _ mp / trif
m
ma
ma , II
mf
n
Indutncia de carga
Indutncia de entrada da rede que alimenta os
conversores meia-ponte (mp) ou o conversor
trifsico (trif)
Ordem das harmnicas com relao frequncia de
comutao
ndice de modulao de amplitude
ndice de modulao de amplitude para operao
no modo II
ndice de modulao de frequncia
Ordem das harmnicas com relao frequncia
fundamental
Constante que designa um nmero genrico de
conversores associados em cascata
NumCap _ Gramp
Pcond , X
Pcom, X
Pin
Pmp / trif
Nmero de capacitores de grampeamento
Potncia dissipada durante a conduo do elemento

X
Potncia dissipada durante a comutao do
elemento X
Potncia total na entrada do retificador
Potncia de sada do retificador dos conversores
meia-ponte (mp) ou do conversor trifsico (trif)
H
H
W
W
W
W
Po
Pout
Potncia de sada de fase
Potncia de sada total do inversor

Potncia
dissipada durante entrada em conduo
PS / Djo _ on / off / rr
(on), bloqueio (off) ou recuperao reversa (rr) do
elemento X
P3
Potncia do inversor trifsico
P1
Potncia dos inversores monofsicos
P3
P
1
R
rT
t1
t2
t1x
t2 x
trr
v A , vB , vC
vC1
vCx
v A ', vB ', vC '
v AB , vBC , vCA
vap , vbp , vcp
van , vbn , vcn
vahp
vahn
Potncia do inversor trifsico parametrizada

Somatrio de potncia dos inversores monofsicos
parametrizado
Resistncia de carga
Resistncia do clculo de perdas
Instante de tempo quando a tenso no capacitor do
retificador do conversor meia-ponte mxima
retificador do conversor meia-ponte mnima
retificador do conversor ponte completa mxima
retificador do conversor ponte completa mnima
Tempo de recuperao reversa
Tenso das fases A, B, C
W
W
W
W
W
s
s
s
s
s
V
Tenso no capacitor da fonte de alimentao do

conversor meia-ponte
Tenso no capacitor da fonte de alimentao do
conversor ponte completa
Tenso das fases A, B, C modificadas pela
componente de sequncia zero
Tenses de linha
Tenso positiva de referncia da modulao hbrida
Tenso negativa de referncia da modulao

hbrida
Tenso positiva de referncia da modulao hbrida
2
Tenso negativa de referncia da modulao
V
V
V
vLdc
vR , vS , vT
hbrida 2
Tenso no indutor de interfase
Tenso das fases R, S, T (rede de alimentao)
vretX (t )
Tenso na sada do retificador X
v0
v , v
Tenso de sequncia zero

Tenses no sistema de coordenadas
Vd
Vcc
Tenso total de barramento
Tenso de barramento
Condio inicial de tenso no capacitor C1 ou no
VC1/ x ( 0 )
Vc1/ x ,min/ max
Vin _ rms
Vout
VPort
VRef
VTo
Vx
Vy
V0
V1,2,..., n
Z Ldc
Zbase
o
c
WTHD
W ( iX )
Wrr ( iD )
x, y ,
,
capacitor Cx
Tenso mnima (min) ou mxima (max) no
capacitor C1 ou no capacitor Cx
Valor eficaz da tenso de fase da rede de
alimentao
Tenso de barramento dos retificadores
V
V
V
V
Tenso de pico da portadora
Tenso de pico da referncia
Tenso contnua do modelo do clculo de perdas
Tenso de alimentao dos conversores meia-ponte
Tenso de alimentao do inversor trifsico
Valor do nvel mdio da tenso

Valor da componente harmnica de tenso de
ordem 1, 2, ... , n;
Impedncia de interfase
Impedncia base
Frequncia angular da referncia
rad/s
Frequncia angular da portadora

Weighted Total Harmonic Distortion
Energia em funo da corrente para o elemento X
Energia de recuperao reversa em funo da
corrente para o elemento X
Variveis de integrao
Eixos do sistema de coordenadas
rad/s
J
J
-

Vx / y
, x
o
c
M
IX
I X , rms
ngulo de controle da modulao hbrida

Ondulao de tenso das fontes x ou y
Nmero de nveis da tenso de sada
Variveis auxiliares no equacionamento dos
capacitores das fontes de alimentao
Nmero de nveis da tenso de sada
ngulo de defasagem da referncia
V ou %
-
ngulo de defasagem da portadora

ngulo que define quando a tenso referncia
ultrapassa a portadora dois
ngulo de defasagem da corrente de fase em
relao referncia
Valor mdio quase-instantneo da corrente no
elemento X
Valor eficaz quase-instantneo da corrente no
elemento X
rad
rad
rad
rad
A
A
Smbolos Usados para Referenciar Elementos de Circuitos

Smbolo
C
D
L
Pd
R
S
Sec
T
Descrio
Capacitor
Diodo
Indutor
Ponte de Diodos
Resistor
Interruptor
Secundrio do Transformador
Transformador
Smbolos de Unidades de Grandezas Fsicas

Smbolo
A
F
H
J
VA
VAr
V
W
Descrio
Ampre
Faraday
Henry
Joule
Volt-ampre
Volt-ampre reativo
Volt
Watt
Ohm
Acrnimos e Abreviaturas
Acr/abr
ABNT
ANPC
APOD
AT
BTB
CA
CC
DC
DHT
DSPWM
DTC
ef
EN
EUA
FACTS
FC
FFT
FOC
GTO
HBC
HPWM
HVDC
Descrio
Associao Brasileira de Normas Tcnicas
Active Neutral Point Clamped
(conversor com ponto neutro grampeado
com interruptor controlado)
Alternative Opposition Disposition
(disposio em oposio de fases
alternada)
Alta Tenso
Back to Back
Corrente Alternada
Corrente Contnua
Direct Current (corrente contnua)
Distoro Harmnica Total
Double-Signal Pulsewidth Modulation
(modulao por largura de pulso de duplo
sinal)
Direct Torque Control (controle direto de
torque)
Valor Eficaz
Padres europeus definidos pelo comit
europeu de padronizao
Estados Unidos da Amrica
Flexible Alternating Current Transmission
Systems
(sistemas flexveis de transmisso em
corrente alternada)
Flying Capacitor (capacitor flutuante)
Fast Fourier Transform
(transformada rpida de Fourier)
Field-oriented Control
(controle orientado de campo)
Gate Turn-off Thyristor
H Bridge Converters
(conversores em ponte H, ou ponte
completa)
Hybrid Pulsewidth Modulation
(modulao hbrida por largura de pulso)
High Voltage Direct Current
(transmisso em corrente contnua de alta
IEC
IEEE
IGBT
IGBT-HV
IGCT
INEP
MMC (M2C)
MOSFET
MT
MV
NBR
NPC
PCC
PD
POD
PS
PV
PWM
SCR
SPWM
SSSC
STATCOM
SVC
tenso)
International Electrotechnical
Commission
(Comisso Eletrotcnica Internacional)
Institute of Electrical and Electronics
Engineers
(Instituto de Engenheiros Eletricistas e
Eletrnicos)
Insulated Gate Bipolar Transistor
High Voltage Insulated Gate Bipolar
Transistor
(IGBT de alta tenso)
Integrated Gate-Commutated Thyristor
Instituto de Eletrnica de Potncia
Modular Multilevel Converter
(conversor multinveis modular)
Metal Oxide Semiconductor Field Effect
Transistor
Mdia Tenso
Medium Voltage (mdia tenso MT)
Denominao de norma da Associao
Brasileira de Normas Tcnicas
Neutral Point Clamped
(conversor com ponto neutro grampeado)
Ponto de Conexo Comum
Phase Disposition (disposio em fase)
Phase Opposition Disposition
(disposio em oposio de fase)
Phase Shifted (portadoras defasadas)
Painel Fotovoltaico
Pulse Width Modulation
(modulao por largura de pulso)
Silicon Controlled Rectifier
(retificador controlado de silcio)
Standard Sinusoidal Pulsewidth
Modulation
Static Synchronous Series Compensator
(compensador esttico sncrono tipo srie)
Static Synchronous Compensator
(compensador esttico sncrono)
Static VAr Compensator
(compensador esttico de reativos)
U.E.
UFSC
UPFC
UPQC
UPS
VSC
WTHD
Unio Europia
Universidade Federal de Santa Catarina
Unified Power Flow Controller
(controlador unificador do fluxo de
energia)
Unified Power Quality Conditioner
(condicionador unificado de qualidade de
energia)
Uninterruptle Power Supply
(fonte de alimentao ininterrupta)
Voltage Source Converter
Weighted Total Harmonic Distortion
Introduo Geral
Captulo 1 Introduo Geral

1.1
Introduo
A era dos conversores multinveis chegou (traduo livre), este

o ttulo do artigo de Rodriguez, et al [1], que, apesar de ser recente, j
foi referenciado muitas vezes (120 vezes, fonte Google Acadmico,
julho 2011). Estes dados contribuem para confirmar o crescimento da
demanda nesta rea. Pesquisadores de universidades e pesquisadores
ligados a indstria tm, incansavelmente, criado alternativas para o
processamento de grandes quantidades de energia e, freqentemente, os
conversores multinveis figuram entre as solues propostas.
O crescimento mundial da populao e, conseqentemente do
consumo de energia eltrica, eleva a necessidade de gerao de energia
eltrica ao redor do globo. No Brasil, nos ltimos anos, o crescimento
do poder aquisitivo permitiu que mais brasileiros investissem em
conforto para seus lares, elevando a quantidade de equipamentos
eletrnicos nas residncias, de sistemas de climatizao e de
entretenimento. Este crescimento aqueceu a economia e impulsionou a
indstria, demandando uma elevao no consumo de energia. A gerao
de energia eltrica no Brasil ainda baseada nas usinas hidroeltricas,
sempre sujeitas s variaes climticas e regularidade das chuvas.
Porm, a gerao de energia atravs de outras fontes como elica, solar,
biomassa, gs, entre outras, tm se apresentado como uma alternativa
vivel para a composio da matriz energtica, agregando robustez ao
sistema. E, novamente, os conversores multinveis surgem como opo
na interligao destes sistemas com a rede.
A necessidade de gerao de energia eltrica diminui com o uso
otimizado da energia disponvel. Sendo assim, relevante realizar o
processamento da energia da forma mais eficiente possvel. A
transmisso de energia eltrica em grandes blocos e por longas
distncias, pode ser realizada com menor desperdcio em corrente
contnua do que em corrente alternada. Apesar da gerao da energia
eltrica ser predominantemente na forma alternada, alguns pases como
a China e o Brasil, tm planos de transmisso em corrente contnua,
visando uma reduo nas perdas, maior interligao do sistema e a
elevao da robustez do mesmo [2, 3].
Neste contexto, os conversores multinveis se apresentam como
uma opo vantajosa para realizar o processamento de energia eltrica
com eficincia elevada. A transmisso da energia eltrica oriunda de
parques de aerogeradores instalados no mar pode ser efetuada com
Tese de Doutorado
Introduo Geral
menores perdas em corrente contnua. Por exemplo, para um sistema

composto por 50 aerogeradores totalizando 180 MVA, comparando as
perdas da transmisso de energia eltrica em corrente alternada (tenso
de 220 kV) com a transmisso em corrente contnua (tenso de 200 kV),
verifica se que a transmisso em corrente contnua apresenta perda
inferior para distncias a partir de 125 quilometros [4]. Esta reduo das
perdas, obtida com a transmisso em corrente contnua, dependendo da
distncia de transmisso, pode ser atrativa do ponto de vista econmico,
mesmo considerando o custo dos conversores multinveis, em virtude do
elevado custo destes cabos de transmisso. Sendo assim, o estudo de
conversores multinveis encontra nesta rea um grande ramo para sua
atuao.
O estudo dos conversores multinveis teve seu incio no sculo
passado, entretanto, o conceito de conversores multinveis no muito
claro e gera dvidas entre os pesquisadores. Em [5], Walker apresenta
duas definies para conversores multinveis:
A multilevel converter can switch either its input or output
nodes (or both) between multiple (more than two) levels of voltage or
current (Walker, 1.999, pg 8), a qual poderia ser compreendida como
Um conversor multinvel permite comutar nveis (mais de dois) de
tenso ou de corrente entre os terminais de entrada e de sada (ou
ambos).
Walker ainda complementa a definio afirmando que o
conversor com dois nveis no pode ser considerado um conversor
multinvel. Mesmo assim o autor considera que esta definio muito
ampla e apresenta uma segunda definio:
[] One of the ports has multiple (more than two) voltage or
current stiff DC nodes or terminals, while the second port has a
conventional single or three phase set of terminals which are switched to
these multiple levels (Walker, 1.999, pg 10).
O qual pode ser compreendido como Um conversor multinvel
um conversor que apresenta mltiplos nveis de tenso ou de corrente
bem estabelecidos nos terminais de uma de suas portas e, pelo menos,
uma segunda porta (monofsica ou trifsica) cujos terminais comutam
entre estes nveis. Uma interpretao do conceito apresentado pode ser
visualizada na Fig. 1.1, que apresenta um inversor de tenso multinveis
trifsico genrico, onde, em cada uma das fases, verifica-se:
A presena de 1 fontes de tenso com nveis bem
estabelecidos, sendo que representa a quantidade de
nveis que podem ser aplicados sada em cada fase;
Tese de Doutorado
Introduo Geral
Um interruptor genrico de um plo e terminais que

permite conectar a carga um dos nveis de tenso.
1
Vdc,1
Vdc,2
Vdc,2
Vdc,1
1
Vdc,1
Vdc,2
Vdc,2
Vdc,1
SA,2 SA,1
A
S
2 A,2 SA,0iA
SA,1
1
1
Vdc,1
Vdc,2
Vdc,2
Vdc,1
SB,2 SB,1
B
S
2 B,2 SB,0iB
SB,1
1
2
SC,2 SC,1
C
S
2 C,2 SC,0iC
SC,1
1
0
0
0
Fig. 1.1 Exemplo genrico de um inversor de tenso multinveis
trifsico.
Este conceito se refere aos conversores multinveis em tenso,

aos em corrente e aos conversores multinveis em tenso e corrente. O
presente trabalho visa contribuio no ramo dos conversores
multinveis em tenso, sendo assim, apesar de tambm se tratarem de
conversores multinveis, os conversores multinveis em corrente e em
tenso e corrente no sero abordados.
Este trabalho tem o objetivo de contribuir no desenvolvimento de
conversores multinveis em dois principais campos:
Topologia de Conversores a contribuio neste campo se
baseia no desenvolvimento de um novo inversor trifsico
multinvel em tenso, elaborado partir da associao em
cascata de um inversor trifsico de dois nveis com
conversores monofsicos meia-ponte. Sero apresentadas
as etapas de operao deste novo conversor, detalhado o
modo de operao, o mapa de vetores do inversor, a anlise
da tenso de sada e da distribuio de potncia nas fontes
de alimentao e o equacionamento dos valores mdios e
eficazes das correntes e de perdas nos semicondutores.
Tambm ser proposto um retificador trifsico multipulsos
para a alimentao do inversor proposto. Este retificador
deve estar de acordo com as normas internacionais que
regulamentam a quantidade de componentes harmnicas
que circulam na rede de alimentao.
Modulao ser desenvolvida uma nova modulao por
largura de pulso senoidal, com comutao do inversor
trifsico na frequncia do sinal de sada e com os
Tese de Doutorado
Introduo Geral
conversores meia-ponte comutando em alta frequncia.

Com esta nova modulao obtem-se uma melhor
distribuio de perdas nos semicondutores, quando
comparada modulao convencional, e uma reduo
significativa das perdas totais nos semicondutores com uma
baixa distoro harmnica.
At o momento, o trabalho desenvolvido proporcionou os
seguintes resultados:
Publicao e apresentao de um artigo no 10 Congresso
Brasileiro de Eletrnica de Potncia, Cobep 2009, Bonito
MS, Setembro 2009, com o ttulo Hybrid Multilevel
Converter Employing Half-bridge Modules [6];
Publicao e apresentao de um artigo no 25 Applied
Power Electronic Conference, Apec 2010, Palm Springs
USA, Fevereiro 2010, com o ttulo Evaluation of the
Hybrid Four-level Converter Employing Half-Bridge
Modules for Two Different Modulation Schemes [7];
Depsito de pedido de patente com o ttulo: Inversores
Multinveis Hbridos Empregando Clulas de Conversores
Meia-Ponte e um Inversor Trifsico.
Artigo aprovado para publicao na revista IEEE
Transactions on Industrial Electronics intitulado: ThreePhase Hybrid Multilevel Inverter Based on Half-Bridge
Modules.
Artigo aceito para publicao 11 Congresso Brasileiro de
Eletrnica de Potncia, Cobep 2011, Natal RN, Setembro
2011, com o ttulo Comparison Between a Hybrid
Multilevel Converter Employing Half-bridge Modules and
a Hybrid Multilevel Converter Employing H-Bridge
Modules;
Tese de Doutorado
Introduo Geral
1.2
Possveis Aplicaes de Conversores Multinveis em MT e AT
Nesta seo sero abordadas algumas das aplicaes industriais

onde os conversores multinveis em tenso tm se mostrado eficientes
no processamento de energia, bem como campos de aplicao onde
estes podem ser aplicados. A utilizao destes conversores em vrias
reas tem se tornado freqente e estas esto descritas a seguir.
1.2.1
Acionamento de Motores de Grande Porte
O desenvolvimento tecnolgico, com a constante evoluo dos

semicondutores controlados, tem aproximado a eletrnica de potncia de
aplicaes onde no era comum o processamento eletrnico de energia.
O acionamento de motores com velocidade varivel, por exemplo,
apesar de ser uma tecnologia relativamente recente, j consagrada em
sistemas de baixa tenso. Os benefcios proporcionados por esse
processamento eletrnico de alta eficincia energtica, permitindo variar
a velocidade, controlar o torque, a posio e partidas suaves agregados a
sistemas de medio e automao tm possibilitado a
modernizao/criao de linhas de produo mais eficazes e confiveis,
bem como a otimizao de diversos processos na indstria. Porm, estes
benefcios ainda no so aproveitados em sistemas de potncia mais
elevada (de centenas de quilowatts a centenas de megawatts), com
alimentao da ordem de 2,3 kV a 13,8 kV, faixa denominada como de
mdia tenso (MV medium voltage) [8]. A Fig. 1.2 apresenta a relao
entre os motores de mdia tenso com e sem acionamento eletrnico.
Salienta-se que segundo a norma brasileira ABNT NBR 14039 a faixa
de tenso considerada de mdia tenso em corrente alternada de 1 kV
a 36,2 kV.
Estes acionamentos permitem empregar diversas tcnicas de
controle de torque e de fluxo nos motores de induo, das quais se
destacam dois esquemas: o Controle Direto de Torque (Direct Torque
Control DTC) e o Controle Orientado de Campo (Field-Oriented
Control FOC) [9]. Devido natureza das principais cargas movidas
por esses motores de mdia tenso (bombas, ventiladores, compressores
e transportadores), o aproveitamento racional da energia, automao e
versatilidade propiciadas pelo processamento eletrnico da energia so
muito importantes. Apesar das vantagens evidentes, limitaes como
confiabilidade e custo fazem com que esses acionamentos ainda sejam
pouco aproveitados, conforme mostra a Fig. 1.2 [8].
Tese de Doutorado
Introduo Geral
Formas de acionamento dos

motores de mdia tenso Compressores
3% Velocidade
Extrudores e
varivel
Tipos de Carga dos Motores

de Mdia Tenso
Transportadores 15%
Cargas no
convencionais
15%
40%
Bombas
Velocidade fixa
97%
(a)
Ventiladores
30%
(b)
Fig. 1.2 Forma de acionamento dos motores de mdia tenso (a) e

tipos de carga acionados por motores de mdia tenso (b).
Vrios fabricantes oferecem conversores multinveis para o

acionamento de motores de mdia tenso. Estes conversores tm como
vantagens: o controle da corrente de partida dos motores, controle do
torque, limitao da quantidade de partidas, permitem a variao de
velocidade e o controle de posio, entre outros benefcios. Alguns
destes sistemas so descritos abaixo:
WEG A WEG S.A. o nico fabricante nacional de
acionamento de motores de mdia tenso (MT).
Atualmente, a WEG disponibiliza em seu portflio o
inversor de MT denominado MVW-01. O inversor da
WEG baseado no conversor NPC de trs ou cinco
nveis (o qual formado por pontes H de NPCs de trs
nveis) e permite o acionamento de motores com
tenses de 2,3; 3,3, 4,16 kV e 6,9 kV com potncias de
at 8.000 cv. Sua construo emprega transistores
IGBT de 6,5 kV e atinge rendimento superior a 98,5 %.
O estgio de entrada baseado em retificadores
passivos de 12 pulsos (retificadores de 18 pulsos so
opcionais), cujo desempenho compatvel com a
norma IEEE 519 [10];
ABB A ABB, empresa multinacional que opera em
mais de 100 pases, oferece quatro modelos de
acionamentos de MT. As linhas denominadas ACS
1000, ACS 1000i (onde o transformador de entrada
oferecido integrado) so baseadas no conversor NPC
de trs nveis. O interruptor empregado o IGCT e,
esta linha, permite o acionamento de motores com
tenses de 2,3; 3,3; 4,0 e 4,16 kV com potncias de
Tese de Doutorado
Introduo Geral
315 kW at 5.000 kW. O estgio de entrada realizado

por um retificador passivo de 12 pulsos (24 pulsos
opcional no ACS 1000 e de srie no ACS 1000i) que
atende as normas IEEE, IEC e EN. A eficincia destes
conversores tipicamente superior a 98 % para os
modelos ACS 1000 e superior a 96 % (incluindo o
transformador) para o ACS 1000i [11];
ABB O modelo ACS 2000 emprega uma topologia
de 5 nveis, a qual aplica na carga nove nveis de
tenso. As potncias de operao so de 250 kVA a 1,6
MVA e a tenso de operao de 4,0 kV a 6,9 kV. O
estgio de entrada realizado por um conversor ativo,
tambm de 5 nveis, garantido fator de potncia
unitrio e a possibilidade de compensao de reativo de
deslocamento na rede. Este modelo permite conexo
com a rede sem transformadores (opcional) e o
semicondutor empregado nos dois estgios de
processamento de energia o IGBT, resultando um
rendimento tpico de 97,5 % [12];
ABB A linha denominada ACS 5000 emprega em
cada uma das fases um conversor do tipo ponte
completa, onde cada brao deste conversor formado
por um NPC. Esta topologia aplica na carga nove
nveis de tenso e permite suprir potncia de 2 MVA a
22 MVA. A tenso de operao de 6,0 kV a 6,9 kV e
o estgio de entrada garantido por um retificador
passivo de 36 pulsos. O semicondutor empregado do
tipo IGCT e no so efetuados arranjos em srie nem
em paralelo de semicondutores. O rendimento tpico
superior a 98,5 %, incluindo os sistemas auxiliares
[13];
ABB Os inversores multinveis da srie ACS 6000
so projetados para as potncias de 3, 5, 7, 9 e 11 MVA
com tenses de at 3,3 kV. Estes mdulos podem ser
associados em paralelo permitindo operaes com at
30 MVA. Esta srie emprega como inversor o
conversor NPC de trs nveis e, como diferencial,
oferece opcionalmente um retificador ativo tambm de
trs nveis NPC, conferindo ao sistema a caracterstica
Back to back. Com esta configurao o sistema pode
Tese de Doutorado
Introduo Geral
1.2.2
operar em quatro quadrantes, devolvendo energia de

frenagem rede de alimentao e at, opcionalmente,
operando como compensador de reativos. O
rendimento destes inversores com estgio ativo de
retificao superior a 97,7 % [14];
SIEMENS A Siemens, multinacional presente no
Brasil h mais de 100 anos, possui quatro linhas de
inversores para acionamentos em MT: ROBICON
Perfect Harmony, SINAMICS GM150, SINAMICS
SM150 e SINAMICS GL150. A srie ROBICON
Perfect Harmony composta de cascata de trs a seis
conversores em ponte completa (H-Bridge) em cada
uma das fases. Pode ser alimentada por retificadores
passivos de 18 e 36 pulsos ou, opcionalmente, por um
retificador ativo. As tenses de sada so de: 2,3; 3,3;
4,16; 6,0; 6,6; 11 e 13,8 kV com potncia de at 31
MVA. O rendimento em potncia nominal de 98 % e
o interruptor empregado do tipo IGBT-HV [15];
SIEMENS O modelo SINAMICS GM150 emprega a
topologia NPC de trs nveis e pode ser montado com
IGBTs ou com IGCTs. As tenses de sada so de: 2,3;
3,3; 4,16; 6,0; 6,6 e 7,2 kV com potncias de 800 kVA
at 30 MVA [16];
SIEMENS O modelo SINAMICS SM150 emprega a
topologia NPC de trs nveis com transistores IGCTs.
A tenso de sada 3,3 kV e a potncia est na faixa de
10 MVA at 30 MVA [16];
Sistemas de Gerao de Energia
Os sistemas de gerao de energia eltrica a partir de fontes

renovveis, principalmente elica e solar, atualmente tm alcanado
potncias da ordem de megawatts e a aplicao de conversores
multinveis se apresenta atrativa.
A gerao de energia a partir de painis solares ainda possui
limitaes como elevado custo e baixa eficincia. Investimentos em
pesquisa propiciaram grandes progressos na ltima dcada, permitindo
um crescimento de doze vezes da produo energtica mundial,
enquanto o custo por quilowatt gerado foi reduzido a menos da metade
Tese de Doutorado
Introduo Geral
no mesmo perodo [17]. A Fig. 1.3 apresenta o crescimento da produo

de energia eltrica atravs de painis solares entre 1.995 e 2.004.
1.400
Produo [MW]
1.200
1.000
EUA
Japo
U.E.
Outros
Total
800
600
400
200
0
1.995 1.996 1.997 1.998 1.999 2.000 2.001 2.002 2.003 2.004
Fig. 1.3 Evoluo da produo de energia solar e total mundial.
Custo [milhes de yens / 3 kW]
Tambm mostrada na Fig. 1.4 a reduo do custo da produo

de energia eltrica obtida atravs de painis fotovoltaicos ao longo dos
anos. O grfico apresenta os custos de construo do mdulo
fotovoltaico, do inversor e custos adicionais para sistemas de 3 kW. Os
valores apresentam a realidade do Japo, onde se pode verificar que o
custo total reduziu pela metade em um perodo de 10 (dez) anos.
5,00
4,50
4,00
3,50
3,00
2,50
2,00
1,50
1,00
0,50
0,00
Construo
Outros
Inversor
Mdulo
1.995 1.996 1.997 1.998 1.999 2.000 2.001 2.002 2.003 2.004
Fig. 1.4 Evoluo do custo para gerao de energia eltrica atravs de
painis fotovoltaicos. Valores do Japo para sistemas de 3 kW.
Parques de gerao de energia solar, gerao em empresas e em

residncias so cada vez mais comuns, devido aos incentivos fiscais que
Tese de Doutorado
10
Introduo Geral
os governos oferecem. A ttulo de ilustrao, na Fig. 1.5 mostrada a

vista area de uma planta de gerao de energia eltrica atravs de
painis fotovoltaicos [17].
Fig. 1.5 Vista de uma planta de 1 MW de gerao de energia com

painis fotovoltaicos [17] (Alemanha).
Potncia [MW]
Sistemas de gerao elica, a exemplo da solar, esto evoluindo

rapidamente nas ltimas dcadas. J possvel encontrar em operao
turbinas com capacidade de 7,0 MW e estima-se que esta forma limpa
de gerao de energia eltrica mantenha o crescimento dos ltimos anos.
Na Fig. 1.6 apresentada a evoluo da capacidade de gerao elica
instalada no mundo na ltima dcada [18].
95.000
85.000
75.000
65,000
55.000
45.000
35.000
25.000
15.000
5.000
1.996 1.997 1.998 1.999 2.000 2.001 2.002 2.003 2.004 2.005 2.006 2.007
Fig. 1.6 Capacidade global de gerao elica instalada na ltima

dcada.
O crescimento do uso das energias renovveis e o aumento das

capacidades de gerao de nica turbina ou conjunto de painis esto
diretamente relacionados elevao das tenses produzidas por esses
equipamentos, tornando os conversores multinveis muito atrativos
nestas aplicaes. Um exemplo da aplicao de um conversor
Tese de Doutorado
Introduo Geral
11
multinveis trifsico com quatro nveis e grampeamento atravs de

diodos (Neutral Point Clamped NPC) em sistemas com painis
fotovoltaicos foi apresentado em [19]. Os autores empregaram o
conversor multinveis para realizar e controlar a mxima transferncia
de energia e obter baixa distoro na converso de corrente contnua
para corrente alternada, minimizando os esforos de filtragem na
conexo deste sistema com a rede.
Outra aplicao de conversores multinveis com painis
fotovoltaicos foi demonstrada por Akagi [20]. Neste artigo o autor
realiza a conexo de painis fotovoltaicos rede eltrica atravs de um
sistema modular multinvel, na configurao Back to Back (BTB),
empregando conversores cc-cc bidirecionais isolados. O sistema
projetado para operao em 6,6 kV e, segundo o autor, pode alcanar
potncias de 500 MW a 1.000 MW. Uma das vantagens deste sistema,
que conectado a duas redes de alimentao, a possibilidade da
operao como um compensador esttico sncrono (Static Synchronous
Compensator STATCOM). Nesta operao o sistema pode ser
conectado diretamente rede de alimentao, eliminando o
transformador, e permite a compensao em ambas as redes de
alimentao. A flexibilidade desta configurao permite ainda a
operao como um sistema de armazenagem de energia em baterias, as
quais podem ser empregadas isoladas ou em conjunto com os painis
fotovoltaicos. Este sistema apresentado na Fig. 1.7.
Rede 1
Rede 2
PV
PV
Conversor 2
Conversor N
Fig. 1.7 Sistema multinvel composto de conversores cc-cc isolados

para conexo de painis fotovoltaicos rede de alimentao.
Tese de Doutorado
12
Introduo Geral
Os conversores multinveis tambm apresentam-se como uma

alternativa interessante para realizar a interface de turbinas elicas com
a rede de alimentao [21, 22]. Em [22] so empregados dois
conversores multinveis com grampeamento ao ponto neutro realizado
de forma ativa, mais conhecido como Active Neutral Point Clamped
(ANPC). Estes conversores, um de trs nveis e um de cinco nveis,
realizam a conexo do gerador elico com a rede de alimentao. Uma
das vantagens obtidas com esta configurao a eliminao do filtro de
sada, reduzindo o volume e o custo da estrutura e, ainda assim,
fornecendo uma corrente para a rede de alimentao em conformidade
com a norma IEEE 519, a qual limita a quantidade de harmnicos
circulantes na rede.
1.2.3
Interface de Sistemas e Qualidade de Energia
A interconexo de sistemas de grande potncia auxilia na

robustez, tornando menos provveis faltas de energia que atingem
milhes de pessoas. O ano de 2003 pode ser considerado o ano do
apago, devido a registros de ausncia de energia em diversos locais
ao redor do mundo, incluindo Florianpolis Santa Catarina [3]. Na
Fig. 1.8 apresentada uma foto de satlite onde se pode identificar a
ausncia de energia na Itlia, este evento durou 18 horas e ocorreu em
setembro de 2003.
Fig. 1.8 Foto de satlite durante a falta de energia na Itlia em 2003.

Tese de Doutorado
Introduo Geral
13
No dia 10 de novembro de 2.009 houve o desligamento das

Linhas de transmisso de 765 kV entre Ivaipor e Itaber devido a trs
(03) curtos-circuitos monofsicos praticamente simultneos, prximos a
Subestao de Itaber, comprovados pelos registradores de perturbaes
do Operador Nacional do Sistema Eltrico (ONS). A interrupo causou
um colapso de tenso no sistema, tendo como consequncia
desligamentos sequenciais em grande parte do sistema de alta tenso e
usinas do sistema interligado. A interrupo de 24.436 MW atingiu
principalmente os Estados de So Paulo, Rio de Janeiro, Esprito Santo,
Mato Grosso do Sul e Minas Gerais e o tempo mdio de
restabelecimento das cargas foi de 3,7 horas [23].
Com o objetivo de elevar a robustez do sistema eltrico comum
a conexo de diversas subestaes, o que em alguns casos se torna
difcil devido incompatibilidade de frequncia entre as mesmas. Para
permitir esta conexo vrios pases, entre eles o Brasil, tm adotado a
transmisso de energia em corrente contnua de alta tenso (HVDC
High Voltage Direct Current). A transmisso de grandes blocos de
energia em corrente contnua de alta tenso apresenta algumas
vantagens em relao transmisso em corrente alternada [3]:
Menores perdas;
Sistema assncrono;
No h limitao de comprimento dos cabos subterrneos;
Sem limitao de distncia devido estabilidade.
Estas vantagens so reconhecidas pelos pesquisadores e esto nos
planos de pases, cujo objetivo elevar a sua disponibilidade energtica
e a confiabilidade de seus sistemas. Estas linhas operam com
capacidades que variam de centenas at milhares de megawatt,
conforme se verifica na Fig. 1.9, que apresenta os projetos em operao
e em construo na China.
Observa-se que os conversores multinveis, embora de forma no
muito expressiva, j apresentam participao neste mercado [24-26],
onde a Siemens oferta um conversor multinveis com a denominao
HVDC Plus, o qual j atinge potncias da ordem de centenas de
megawatts.
Alm do sistema de transmisso em corrente contnua de alta
tenso (High Voltage Direct Current HVDC), outros sistemas com
processamento eletrnico de energia como: compensadores estticos
sncronos (Static Synchronous Compensator STATCOM) e
compensadores estticos de reativos (Static var Compensator SVC)
compem os sistemas flexveis de transmisso CA (Flexible Alternating
Tese de Doutorado
14
Introduo Geral
Current Transmission Systems FACTS). O emprego de conversores

multinveis em elevada frequncia, devido ao uso de interruptores com
menores tempos de comutao, permite a reduo do tempo de atuao
dos compensadores, melhorando a dinmica do sistema.
Fig. 1.9 Projetos em construo e em operao de linhas de

transmisso de corrente contnua de alta tenso [3].
Um exemplo do emprego de conversores multinveis nos sistemas

de transmisso o controlador unificado do fluxo de energia (Unified
Power Flow Controler UPFC) de Inez Kentucky EUA [27]. Um
controlador unificado do fluxo de energia composto por dois
conversores eletrnicos, um destinado a realizar a compensao srie da
linha de transmisso e outro a compensao em paralelo [28, 29]. O
controlador unificado do fluxo de energia de Inez Station foi projetado
para prover uma rpida compensao do tipo paralela (shunt) com um
controle total de 320 Mvar (de -160 Mvar a +160 Mvar) e controle do
fluxo de energia em 138 kV. Para elevar confiabilidade do sistema e
prover flexibilidade para futuras alteraes, foi exigido que a instalao
do UPFC pudesse operar de forma independente como um compensador
paralelo, (como uma unidade STACOM independente) ou como um
compensador srie (como um Static Synchronous Series Compensator
SSSC). O UPFC composto por dois conversores trs nveis com
grampeamento atravs de diodos (Neutral Point Clamped NPC),
Tese de Doutorado
Introduo Geral
15
baseados em semicondutores tipo GTO. Estes conversores produzem

tenses da ordem de 37 kV e so conectados rede de 138 kV atravs
de transformadores. Uma foto demonstrando uma pequena parte do
UPFC apresentada na Fig. 1.10.
Fig. 1.10 Controlador unificador do fluxo de energia de Inez

Kentucky EUA.
A conexo de equipamentos eletrnicos na rede tem evoludo

constantemente, tanto no uso industrial como no domstico. Vrios
desses equipamentos solicitam da rede uma corrente no senoidal, com
elevado contedo harmnico, gerando quedas de tenso e distores na
tenso disponvel no ponto de conexo comum (PCC). Distores
elevadas e presena de afundamentos na tenso de alimentao podem
ocasionar um mau funcionamento de cargas sensveis, alm de gerarem
desconformidades com normas regulamentadoras [30]. Este problema
gerado pela eletrnica encontra na prpria eletrnica sua soluo, os
Filtros Ativos.
Filtros ativos de grande porte empregando conversores
multinveis podem ser conectados diretamente rede de mdia tenso,
eliminando o emprego de transformadores.
Os filtros ativos podem ser divididos em classes conforme sua
conexo com a rede [31], que pode ser do tipo srie, paralelo ou a unio
Tese de Doutorado
16
Introduo Geral
destas formas, o condicionador unificado de qualidade de energia

(Unified Power Quality Conditioner UPQC).
A conexo de filtros ativos com a linha permite que estes sejam
controlados para prover s cargas uma tenso senoidal pura, sem
flutuaes de tenso, afundamentos ou distores harmnicas. Um
exemplo deste tipo de conexo verificado com o auxlio da Fig. 1.11
(a).
Os filtros ativos que so caracterizados pela conexo em paralelo
com a rede de alimentao, conforme representado na Fig. 1.11 (b),
podem ser controlados com o propsito de fornecer potncia reativa e
eliminar as harmnicas de corrente na fonte de alimentao. Isto garante
que o alimentador observe as cargas a ele conectadas como resistivas,
permitindo um melhor aproveitamento de potncia, e fazendo com que
as quedas de tenso nas impedncias em srie do alimentador no gerem
distoro na tenso do PCC.
Inversor Multinveis
Inversor Multinveis
S1
Rede
S2
S1
Rede
+
VDC
S2
I1
I3
I2
VDC
Sn
Sn
PCC
PCC
Cargas
Lineares
Cargas
No Lineares
(a)
Cargas
Sensveis
Cargas
Lineares
Cargas
No Lineares
Cargas
Sensveis
(b)
Fig. 1.11 Diagramas unifilares da conexo srie (a) e paralela (b) de

um filtro ativo multinveis.
O condicionador unificado de qualidade de energia alia as

caractersticas dos filtros ativos srie e paralelo. Este composto de dois
inversores, e seu diagrama unifilar pode ser visualizado na Fig. 1.12. O
filtro ativo srie controlado para sintetizar uma tenso que, somada
tenso da rede, proporcione uma tenso senoidal e regulada para a carga.
Sendo assim, o inversor srie poder processar potncia ativa e reativa.
A potncia ativa processada pelo inversor srie fornecida pela energia
armazenada no barramento CC existente entre os dois inversores. J o
Tese de Doutorado
Introduo Geral
17
filtro ativo paralelo controlado para manter a tenso do barramento

CC, bem como reduzir as componentes harmnicas da corrente vista
pelo alimentador.
PCC
Rede
I1
Cargas
Lineares
I 2,1
S1
S2
S1
+
Sn
VDC
Cargas
No Lineares
S2
I 2,2
I3
Cargas
Sensveis
Sn
I 2,3
Inversor Multinveis
Inversor Multinveis
Fig. 1.12 Diagrama unifilar do condicionador unificado de qualidade

de energia.
Os conversores multinveis seguem atravessando fronteiras e j se

encontra aplicaes destes conversores como filtros ativos [26]. A
Siemens, empregando a topologia conhecida como cascata de
conversores em ponte completa, oferece solues de filtros ativos. Um
exemplo desta aplicao apresentado na Fig. 1.13.
1.2.4
Outras Aplicaes de Conversores Multinveis
Alm das aplicaes citadas, podem ser encontradas referncias

do emprego de conversores com mltiplos nveis na tenso entregue
carga nos seguintes equipamentos: Fontes ininterruptas de energia
(Uninterruptible Power Supply UPS) [32, 33]; aplicaes automotivas
como veculos eltricos e veculos hbridos [1]; minerao [34]; trao
eltrica [35], entre outros.
Tese de Doutorado
18
Introduo Geral
Fig. 1.13 Exemplo de filtro ativo com conversores multinveis.
1.3
Disponibilidade dos Semicondutores
Um dos maiores motivadores do estudo das estruturas multinveis

a possibilidade de empregar semicondutores com menor tenso de
bloqueio. Estes dispositivos geralmente possuem maior capacidade de
corrente e esto a mais tempo no mercado, proporcionando uma maior
confiabilidade em relao aos semicondutores de maior tenso.
Outro fator relevante est relacionado aos nveis de tenso que os
componentes efetivamente comutam com segurana, onde se verifica na
prtica, em aplicaes industriais, um aproveitamento da ordem de
sessenta por cento da capacidade de tenso nominal do componente [36,
37]. Nas aplicaes em subestaes, devido necessidade de maior
robustez, redundncia e para possibilitar uma melhor programao dos
intervalos de manuteno dos conversores, este ndice de
Tese de Doutorado
Introduo Geral
19
aproveitamento reduzido ordem de trinta por cento da capacidade

nominal dos componentes.
Na Fig. 1.14 apresentado um grfico onde so mostradas as
limitaes de tenso e corrente dos transistores do tipo IGBT (Insulated
Gate Bipolar Transistor) e MOSFET (Metal Oxide Semiconductor Field
Effect Transistor) e dos tiristores SCR (Silicon Controlled Rectifier),
GTO (Gate Turn-off Thyristor), IGCT (Integrated Gate-Commutated
Thyristor).
Tenso [kV]
100,0
SCR
IGBT
GTO e IGCT
MOSFET
12 kV / 1,5 kA 7,5 kV / 1,65 kA 6,5 kV / 4,2 kA

(Eupec)
(ABB)
(Mitsubishi)
6 kV / 3 kA
(ABB)
10,0
1,0
6,5 kV / 0,75 kA
6,5 kV / 1,5 kA
(Eupec)
(Mitsubishi)
4,5 kV / 0,9 kA
1,2 kV / 0,126 kA
(Mitsubishi)
(APT)
3,3 kV / 1,5 kA
1,0 kV / 0,16 kA
2,5 kV / 1,8 kA
(Eupec)
(APT)
(Fuji)
0,5 kV / 0,371 kA
1,7 kV / 3,6 kA
(APT)
(Eupec)
0,1
0,1
6,0 kV / 6,0 kA
(Mitsubishi)
4,8 kV / 5 kA
(Westcode)
0,2 kV / 0,434 kA
(APT)
0,1 kV / 0,64 kA
(APT)
1,0
Corrente [kA]
10,0
Fig. 1.14 Representao dos limites de tenso e de corrente de vrios

tipos de semicondutores disponveis no mercado. Dados baseados em
[8] e atualizados pelo autor.
Observa-se que os transistores MOSFET so limitados em tenso

na ordem de 1 (um) quilovolt e, em termos de corrente, tambm no
possuem grande capacidade. Atualmente os transistores MOSFET de
SiC podem ser encontrados para tenses da ordem de 1.200 V com
resistncia srie de 80 m [38]. O transistor do tipo IGBT vem
evoluindo muito nos ltimos anos e atualmente j possibilita
comutaes na ordem de unidades de quilovolts e unidades de
quiloampres.
Os tiristores (SCR, IGCT e GTO) possibilitam comutaes de
maiores nveis tanto de tenso quanto de corrente. Porm, suas
limitaes em termos de frequncia de comutao, necessidade de
Tese de Doutorado
20
Introduo Geral
circuitos auxiliares de comutao e complexidade dos circuitos de

comando limitam sua aplicao. Atualmente, o SCR empregado
apenas em sistemas de transmisso de energia em corrente contnua
(HVDC). O IGCT aplicado em acionamentos de motores de corrente
alternada e em FACTS (Flexible Alternating Current Transmission
Systems). O GTO, por sua vez, praticamente no mais encontrado no
mercado de novos produtos, estando seu emprego praticamente restrito
aos inversores de corrente (Current Source Inverters CSI).
Tese de Doutorado
Introduo Geral
1.4
21
Concluso
Neste captulo apresentou-se uma breve introduo, que abordou

alguns aspectos relacionados ao crescimento da economia mundial e do
Brasil e o crescente interesse dos pesquisadores pelos conversores
multinveis.
Na sequncia foram apresentados dois conceitos de conversores
multinveis, os quais, apesar de serem amplos e generalistas permitem
ao leitor uma viso do conceito que norteia a formao dos conversores
com mltiplos nveis de tenso e/ou de corrente.
As contribuies desta tese de doutorado foram detalhadas e
apresentadas, sendo divididas em dois blocos principais: a contribuio
na gerao de topologias de conversores multinveis em tenso e a
contribuio na rea de modulao por largura de pulso (PWM). Estas
contribuies propiciaram a publicao de artigos em congressos
nacionais e internacionais, o pedido de uma patente e um artigo aceito
para publicao em revista internacional.
Foram detalhadas algumas das aplicaes de conversores
multinveis sendo possvel concluir que:
O emprego de conversores multinveis nas reas de
acionamentos de mquinas j uma grande realidade e est
amplamente difundido. Este mercado est em franca
expanso e vrios fabricantes esto concorrendo a uma fatia
deste mercado. Verificou-se que h espao para diferentes
topologias, com retificadores passivos e ativos, e em uma
ampla faixa de tenso e potncia. Esta aplicao,
acionamento motriz, a rea onde os conversores que sero
propostos na tese encontram maior aplicabilidade,
especialmente nos acionamentos onde no h interesse na
regenerao de energia para a fonte de alimentao;
A aplicao de conversores multinveis nas reas de gerao
de energia tambm foi demonstrada. Verifica-se que estas
reas possuem grande potencial para o emprego de
conversores multinveis e que, tanto na gerao elica quanto
na fotovoltaica, sistemas com capacidade de potncia de
megawatts tm sido propostos. O emprego do conversor
proposto tambm pode ser vivel na gerao de energia
eltrica a partir destas fontes renovveis, especialmente a
fotovoltaica;
Tese de Doutorado
22
Introduo Geral
Na rea de transmisso de energia eltrica, tanto em corrente

contnua quanto em corrente alternada, a aplicabilidade dos
conversores multinveis j uma realidade. Ainda que em
uma escala muito inferior em relao ao acionamento de
mquinas, produtos comerciais que fazem uso de conversores
multinveis so ofertados no mercado, demonstrando que os
conversores com mltiplos nveis tambm so vantajosos em
escalas elevadas de tenso e potncia;
O estado da arte em relao disponibilidade de semicondutores
de potncia para os nveis de mdia tenso e mdia / alta potncia
tambm foi apresentado. Observa-se que o avano dos nveis de tenso e
corrente processados pelos semicondutores ainda no suficiente para
acompanhar a demanda por conversores de potncias elevadas. Desta
forma, a diviso de esforos de tenso e corrente nestes elementos ativos
necessria, reforando a aplicabilidade de conversores que consigam
processar uma quantidade maior de energia com a tecnologia disponvel.
Tese de Doutorado
Topologias e Modulao
23
Captulo 2 Topologias e Modulao

Na constante busca para elevar a potncia dos acionamentos, uma
necessidade imposta pela indstria e pelo progresso, o aumento da
tenso ou da corrente das estruturas imprescindvel. Topologias que
visam o incremento da potncia atravs de uma maior tenso de
alimentao tm ganhado uma importncia significativa, graas aos
constantes avanos obtidos pelos fabricantes e pesquisadores de
semicondutores [8]. Os interruptores controlados do tipo IGBT
(Insulated Gate Bipolar Transistor) mais recentes operam com tenses e
correntes da ordem de 6,5 kV e 750 A respectivamente [39]. Esta
capacidade de processamento de potncia tambm instiga os
pesquisadores outra relevante questo; empregar estruturas
consolidadas na literatura juntamente com componentes novos (em
avaliao) ou utilizar componentes amplamente testados com estruturas
inovadoras? [1].
Aplicaes de
Elevada Potncia
Semicondutores
Maduros
Semicondutores
em Desenvolvimento
Semicondutores
Elevada Tenso
VCE > 10 kV
Semicondutores
de Mdia Tenso
iA
iA
S 1A
Vy
S 2A
D 1A
Vy
D 2A
S 1A
D 1A
S 2A
D 2A
D g1A
Vx
Vy
Vy
S 1A'
D 1A'
S 2A'
D 2A'
D g2A
Vy
S 1A'
D 1A'
S 2A'
D 2A'
S 11
D 11
S 12
D 12
S 11'
D 11'
S 12'
D 12'
Vdc
Vx
S 21
D 21
S 22
D 22
S 21'
D 21'
S 22'
D 22'
B
iA
Grampeamento Grampeamento
Atravs de Diodos Capacitivo
Cascata
de Conversores
S 1A
S 1A'
C
iB
D1A
S 1B
D1A'
S 1B'
iC
D1B
S 1C
D1C
D1B'
S 1C'
D1C'
Inversor Dois Nveis Clssico

Alimentado em Tenso
Fig. 2.1 Solues possveis: conversores multinveis com interruptores

consagrados versus estrutura clssica de dois nveis com
semicondutores novos (no maduros).
Este dilema da eletrnica de potncia tem sido enfrentado por

pesquisadores que, com sua busca incessante para solidificar e difundir
o conhecimento das estruturas multinveis, polarizaram a pesquisa em
torno de trs topologias amplamente conhecidas na literatura: o inversor
com diodos de grampeamento (Neutral Point Clamped NPC), o
inversor com capacitores de grampeamento (Flying Capacitor FC) e o
Tese de Doutorado
24
inversor com clulas de conversores em ponte completa conectadas em

srie (H Bridge Converters HBC) [1, 8, 31, 33]. Pesquisas recentes no
Instituto de Eletrnica de Potncia (INEP) mostraram a possibilidade de
obter tenses com mltiplos nveis na carga em funo de clulas com
mltiplos estados, as quais dependem de acoplamento indutivo [40-42].
Estas quatro topologias sero abordadas na sequncia.
2.1 Conversor com Grampeamento Atravs de Diodos
O inversor com grampeamento atravs de diodos foi apresentado
por Richard H. Baker, em 1.980 [43], em sua verso com trs nveis. No
ano seguinte o mesmo conversor foi explorado por A. Nabae, I.
Takahashi, e H. Akagi [44] e ficou conhecido como inversor NPC
(Neutral Point Clamped). O inversor NPC uma extenso do conversor
de dois nveis bsico, onde a adoo de diodos de grampeamento e mais
um par de transistores permitiu aplicar mais nveis na carga. A Fig. 2.2
apresenta a estrutura trifsica do inversor de dois nveis (a) e a
configurao trifsica do inversor NPC de trs nveis (b).
vB
vC
iA
iB
iC
S 1A
D1A
Vy /2 +
S 1B
D1B
S 1C
D1C
S 1A'
D1A'
Vy /2 +
S 1B'
D1B'
S 1C'
D1C'
Vy
vA
Referncia Virtual
(a)
vA
iA
Vy
2
Vy +
S1A
D1A
S2A
D2A
S2A'
D2A'
S1A'
D1A'
vB
iB
S1B
D 1B
Dg1A
S2B
D 2B
Dg2A
S2B'
D 2B'
S1B'
D 1B'
vC
iC
S1C
D 1C
D g1B
S2C
D 2C
Dg1C
D g2B
S2C'
D 2C'
Dg2C
S1C'
D 1C'
(b)
Fig. 2.2 Inversor dois nveis bsico (a) e inversor com diodos de
grampeamento de trs nveis (b).
Tese de Doutorado
25
O inversor de dois nveis fornece uma tenso entre os pontos

+V
V
v A e a referncia virtual que pode variar entre y 2 e y 2 , conforme
a comutao dos interruptores S1 e S1' . A tenso de linha tem apenas as
componentes harmnicas em torno das bandas laterais frequncia de
comutao e sintetiza trs nveis distintos, +Vy , 0 e Vy , conforme
pode ser averiguado na Fig. 2.3. Nesta figura so apresentadas as
tenses de fase e de linha para o inversor de dois nveis operando com
ndice de modulao de amplitude ma = 0,9 , frequncia de comutao
f C = 1.050 Hz e frequncia fundamental de f o = 50 Hz . O ndice de
modulao de amplitude definido na equao (2.1).
ma =
VRef
(2.1)
VPort
Sendo VRef e VPort respectivamente a tenso mxima do sinal de

referncia e tenso mxima das portadoras.
vA
Vy / 2
0
-Vy / 2
Vy
vAB
0
-Vy
400,00
405,00
410,00
415,00
420,00
Tempo [ms]
Fig. 2.3 Tenso de fase v A e tenso de linha v AB para o inversor dois
nveis.
O conversor NPC de trs nveis sintetiza uma forma de onda de

tenso entre os pontos A e a referncia com trs nveis distintos de
+V
V
tenso, y 2 , 0 e y 2 , conforme a comutao dos interruptores, como
pode ser verificado na Tabela 2.1.
Tese de Doutorado
26
Tabela 2.1 Estados de conduo possveis para inversor NPC de trs

nveis.
Tenso VA
Interruptores Conduzindo
S1 , S2
+V y
S2 , S2 '
S1' , S2 '
V y
Assim como o inversor de dois nveis, no inversor NPC o nmero

de nveis na tenso de linha superior ao da tenso de fase. Para o
inversor NPC a tenso de linha apresenta cinco nveis distintos, +Vy ,
+V y
, 0 , y 2 , Vy , conforme pode ser observado na Fig. 2.4. O

inversor NPC est operando com ndice de modulao de amplitude
ma = 0,9 , frequncia de comutao f C = 1.050 Hz e frequncia da
fundamental f o = 50 Hz , resultando em um ndice de modulao de
frequncia m f = 21 , cuja definio exibida na equao (2.2).
2
mf =
fC
fo
(2.2)
vA
Vy / 2
0
-Vy / 2
vAB
Vy
Vy / 2
0
- Vy / 2
-Vy
400,00
405,00
410,00
415,00
420,00
Tempo [ms]
Fig. 2.4 Tenso de fase v A e tenso de linha v AB para o inversor NPC
trs nveis.
O maior nmero de nveis processado pelo inversor NPC confere

a este inversor menor distoro na tenso de sada, quando comparado
Tese de Doutorado
27
Distoro Harmnica Total [%]
com o inversor clssico de dois nveis operando na mesma frequncia,

isto considerando os conversores sem filtro na sada [31]. Na Fig. 2.5
tem-se um grfico que representa a distoro harmnica total da tenso
de linha versus o ndice de modulao de amplitude de dois inversores,
um inversor de dois nveis e um NPC de trs nveis, operando com
modulao PWM senoidal, ndice de modulao de frequncia m f = 21
e sem filtro de sada. Para o inversor NPC de trs nveis empregou-se a
modulao com as portadoras dispostas em fase.
400,00
Inversor 2 nveis
Inversor 3 nveis
350,00
300,00
250,00
200,00
150,00
100,00
50,00
0,00
0,1
0,2
0,3
0,4
0,5
0,6
0,7
0,8
ndice de Modulao de Amplitude
0,9
1,0
Fig. 2.5 Distoro harmnica total das tenses de linha dos inversores
dois nveis e NPC com modulao PWM senoidal e m f = 21 .
A adoo de mais interruptores, diodos de grampeamento e

capacitores de barramento eleva a quantidade de nveis que podero ser
entregues na sada, dando origem ao inversor NPC de nveis,
proposto por Baker [45]. Na Fig. 2.6 apresentada a estrutura trifsica
do inversor multinvel com grampeamento atravs de diodos na
configurao de cinco nveis na tenso de fase.
O inversor NPC com nveis possui algumas caractersticas
que devem ser salientadas:
O conversor com grampeamento atravs de diodos com
mltiplos nveis reproduz a tenso de referncia com
melhor qualidade, numa relao inversa entre o nmero de
nveis e a DHT, permitindo a reduo ou at a eliminao
dos filtros de sada;
Tese de Doutorado
28
Vy
Vy
Vy
Vy
S 1A
D1A
S 2A
D2A
Dg1A
S 3A
D3A
Dg2A
Dg5A
S 4A
D4A
Dg3A
Dg6A
S 1A'
D1A'
Dg4A
S 2A'
D2A'
S 3A'
D3A'
S 4A'
D4A'
vB
iA
S 1B
D1B
S 2B
D2B
Dg1B
S 3B
D3B
Dg2B
Dg5B
Dg9A
S 4B
D4B
Dg3B
Dg6B
Dg7A
Dg10 A
S 1B'
D1B'
Dg4B
Dg8A
Dg11 A
S 2B'
D2B'
Dg12 A
S 3B'
D3B'
S 4B'
D4B'
vC
iB
S 1C
D1C
S 2C
D2C
Dg1C
S 3C
D3C
Dg2C
Dg5C
Dg9B
S 4C
D4C
Dg3C
Dg6C
Dg9C
Dg7B
Dg10 B
S 1C'
D1C'
Dg4C
Dg7C
Dg10C
Dg8B
Dg11 B
S 2C'
D2C'
Dg8C
Dg11C
Dg12 B
S 3C'
D3C'
S 4C'
D4C'
Dg12C
iC
Tese de Doutorado
Fig. 2.6 Esquema do inversor cinco nveis trifsico com

grampeamento atravs de diodos.
vA
29
A tenso mxima terica sobre os interruptores a mesma

de um dos capacitores de barramento, sendo possvel
operar com tenso de sada elevada sem a necessidade de
associar interruptores em srie;
Reduo das derivadas de tenso dv dt que so aplicadas
na carga, caracterstica relevante quando estes conversores
so empregados no acionamento de motores, onde alguns
autores relatam casos de falhas nos motores devido a estas
derivadas serem muito elevadas [46];
Diferentes nveis de tenso aplicados aos diodos de
grampeamento, quando o nmero de nveis maior que
trs. Assim, para se manter componentes de mesma
especificao, a quantidade de diodos de grampeamento
cresce exponencialmente devido associao srie de
diodos, sendo necessrios 3 ( 1) ( 2 ) . Este problema
pode ser observado na Fig. 2.7;
Dificuldade na diviso de tenso esttica e dinmica entre
os diodos associados em srie, exigindo o emprego de
grandes redes RC e tornando o sistema volumoso, caro e
elevando as perdas;
Problemas associados recuperao reversa dos diodos de
grampeamento, principalmente quando o conversor possui
nmero elevado de nveis, elevada potncia e tenso e
opera com modulao PWM [47];
Problemas de sobretenso nos interruptores internos devido
presena de indutncias parasitas e ao grampeamento
indireto da tenso nesses elementos [48, 49];
Embora o inversor NPC de trs nveis tenha o barramento
CC autobalanceado para alguns tipos de modulao [50],
este pode encontrar um ponto de operao diferente do
ideal, sendo necessrio elaborar um sistema de controle e
modulao complexo para garantir uma diviso equilibrada
de tenso entre os capacitores de barramento [29, 51-55].
Tese de Doutorado
30
vA
Vy
Vy
Vy
Vy
S 1A
D 1A
S 2A
D 2A
D g1A
S 3A
D 3A
D g2A
D g5A
S 4A
D 4A
D g3A
D g6A
D g9A
S 1A'
D 1A'
D g4A
D g7A
D g10A
S 2A'
D 2A'
D g8A
D g11A
S 3A'
D 3A'
S 4A'
D 4A'
iA
D g12A
Fig. 2.7 Circuito de um brao do inversor cinco nveis com

grampeamento atravs de diodos ressaltando a necessidade da
associao srie de diodos no grampeamento.
Outras estruturas baseadas no conversor com grampeamento

atravs de diodos foram propostas no intuito de minimizar as
dificuldades observadas neste conversor. Uma destas estruturas foi
proposta por Yuan e Barbi [49], cujo circuito de um brao visualizado
na Fig. 2.8, na configurao de cinco nveis.
Este novo inversor tem a propriedade de no utilizar diodos em
srie no grampeamento, como no inversor clssico com grampeamento
atravs de diodos, inclusive para nmero de nveis superior a trs.
Embora no haja reduo do nmero de diodos empregados no
grampeamento, a associao srie no mais necessria. A tenso dos
diodos limitada tenso de um capacitor de barramento, pela prpria
configurao proposta.
Tese de Doutorado
vA
iA S 1A
D 1A
S 2A
D 2A
S 3A
D 3A
31
D g7A
D g2A
D 4A
D g11A
D g8A
D g3A
S 1A'
D 1A'
D g12A
D g9A
D g4A
D g10A
D g5A
D 2A'
S 3A'
D 3A'
S 4A'
Vy
Vy
Vy
Vy
D g1A
S 4A
S 2A'
D g6A
D 4A'
Fig. 2.8 Configurao de um brao do inversor de cinco nveis

proposto por Yuan e Barbi.
Assim como Barbi e Yuan, outros autores propuseram alteraes

no conversor com grampeamento atravs de diodos como: a adio de
capacitores junto aos diodos de grampeamento [48] ou a associao de
conversores para elevar o nmero de nveis evitando o aumento
quadrtico dos diodos de grampeamento [56, 57].
2.2 Conversor com Capacitores de Grampeamento
O inversor multinvel com grampeamento atravs de capacitores
um conversor que tem sido pesquisado por indstrias e universidades
[58-60], visando aplicar uma tenso com mltiplos nveis na carga e
contornar alguns dos problemas encontrados no conversor NPC.
Na literatura o conversor multinvel com capacitores de
grampeamento tambm conhecido como conversor com capacitores
flutuantes (Flying Capacitor FC) [61-63] ou conversor multinvel de
clulas imbricadas (Imbricated Cells Multilevel Converter) [31, 64]. Sua
estrutura bsica para um brao de um conversor de nveis
Tese de Doutorado
32
composta por: 1 capacitores de barramento CC, 1 clulas de

interruptores, onde cada clula composta por um par de transistores e
2 capacitores de grampeamento. A Fig. 2.9 apresenta o inversor
trifsico com grampeamento atravs de capacitores na configurao de
cinco nveis.
Quando comparada com a topologia que realiza o grampeamento
atravs de diodos, a estrutura com grampeamento capacitivo tem como
vantagem o fato de realizar o grampeamento da tenso em todos os
interruptores de forma direta, evitando a sobretenso nos interruptores
internos. Esta virtude se torna uma desvantagem em relao ao nmero
de capacitores necessrios para realizar tal grampeamento. A quantidade
de capacitores de grampeamento cresce exponencialmente com o
nmero de nveis sintetizado pelo conversor, se forem utilizados
capacitores com especificao de tenso igual a dos interruptores.
Observando o conversor com grampeamento capacitivo de cinco
nveis da Fig. 2.9 possvel verificar a necessidade de seis capacitores
de mesma tenso de grampeamento para cada fase do conversor,
conforme equao (2.3).
NumCap _ Gramp =
( 2 ) ( 1)
2
(2.3)
A manuteno da tenso dos capacitores de grampeamento nos

valores de projeto exige um sistema de controle dedicado,
principalmente em aplicaes onde h transferncia de potncia ativa
[60]. Devido existncia de estados de conduo redundantes para
sintetizar a tenso de sada, o conversor com grampeamento capacitivo
apresenta maior versatilidade para o controle da tenso nos capacitores
de grampeamento do que um conversor NPC para controlar as tenses
de barramento. A carga dos capacitores de grampeamento durante a
energizao do conversor tambm um assunto de extrema importncia
para a aplicao do conversor com capacitores flutuantes, sendo este
alvo de estudo de pesquisadores [59].
Outra importante caracterstica dos conversores com
grampeamento atravs de capacitores a maior quantidade de estados de
operao que resultam na mesma tenso de sada, quando comparado
com um conversor de grampeamento atravs de diodos, com a mesma
quantidade de nveis. Esta maior quantidade de estados permite emprego
de tcnicas que equilibrem a tenso nos capacitores de barramento sem
o aumento da distoro harmnica da tenso de sada.
Tese de Doutorado
Vy
Vy
Vy
Vy
vB
iA
vC
iB
S 1A
D 1A
S 1B
D 1B
S 1C
D 1C
S 2A
D 2A
S 2B
D 2B
S 2C
D 2C
S 3A
D 3A
S 3B
D 3B
S 3C
D 3C
S 4A
D 4A
S 4B
D 4B
S 4C
D 4C
S 1A'
D 1A'
S 2A'
D 2A'
S 3A'
S 4A'
Vy
Vy
Vy
Vy
S 1B'
D 1B'
S 2B'
D 2B'
D 3A'
S 3B'
D 4A'
S 4B'
Vy
Vy
Vy
Vy
Vy
Vy
S 1C'
D 1C'
S 2C'
D 2C'
D 3B'
S 3C'
D 3C'
D 4B'
S 4C'
D 4C'
Vy
Vy
iC
Vy
Vy
Vy
Vy
Vy
Vy
33
Fig. 2.9 Inversor trifsico com grampeamento capacitivo de cinco

nveis.
Tese de Doutorado
vA
34
2.3
2.3.1
Cascata de Conversores
Estrutura Baseada em Conversores Ponte Completa
Atualmente a conexo em srie de conversores, tambm

conhecida como associao em cascata ou simplesmente cascata de
conversores, uma das tcnicas mais empregadas para se obter tenses
com mltiplos nveis. Esta tcnica consiste na soma das tenses de duas
ou mais clulas de conversores, proporcionando a sntese de tenses
com mltiplos nveis na sada.
Esta forma de conectar os conversores foi sugerida por Baker
[65] em 1975 e, provavelmente, a primeira publicao conhecida sobre
o assunto. Nesta patente apresentada a conexo srie de conversores
em ponte completa monofsicos (H-Bridge) para sintetizar a tenso de
sada, sendo esta configurao uma das mais empregadas atualmente na
indstria [8]. A configurao citada, na sua verso trifsica para
nveis na tenso de sada, apresentada na Fig. 2.10.
Esta topologia tem como principais caractersticas:
Baixa distoro na tenso de sada, pois no necessrio
alterar a modulao para equilibrar a tenso dos
capacitores;
A tenso sobre os interruptores a mesma de um dos
capacitores das fontes de corrente contnua isoladas;
Topologia modular pela sua prpria concepo, permitindo
aos fabricantes reduzir os estoques e minimizar o tempo de
manuteno;
No h necessidade de empregar diodos e capacitores de
grampeamento;
Estrutura baseada em um conversor amplamente estudado e
dominado;
No h problemas com sobretenses nos interruptores;
Quando h transferncia de potncia ativa, este conversor
3 1)
requer um elevado nmero de fontes isoladas, (
2
fontes so empregadas em uma operao com fontes de

valores idnticos;
Acionamentos bidirecionais se tornam caros e complexos
com esta topologia; Os capacitores de barramento so
submetidos a esforos com caractersticas de estrutura
monofsica, elevando a ondulao de tenso nos mesmos.
Tese de Doutorado
Vx
Vx
Vx
D1 1 A
S 1 2A
D1 2 A
B
iA
S 1 1B
Vx
S 1 2 A'
S 1 1 A'
D N1A'
S N-1 1 A
D N-1 1 A S N-1 2 A
D 1 2 A'
D N-1 2 A
Vx
S N-1 1 A'
D N-1 1 A' S N-1 2 A'
S N 1A
D N 1A
S N 2A
DN 2A
D N 1A'
S N 2A'
D N 2 A'
S 1 2B
D1 2 B
C
iB
Vx
S 1 2 B'
S 1 1 B'
D N1B'
S N-1 1 B
D N-1 1 B S N-1 2 B
D N-1 2 A'
Vx
S N 1A'
D1 1 B
Vx
S N-1 1 B'
D N-1 1 B' S N-1 2 B'
S N 1B
D N 1B
S N 2B
Vx
S N 1B'
D N 1B'
S N 2 B'
D N 2 B'
S1 2C
D1 2 C
S 1 1 C'
D N1C'
S 1 2 C'
D 1 2 C'
S N-1 1 C
D N-1 1 C S N-1 2 C
D N-1 2 C
S N-1 1 C'
D N-1 1 C' S N-1 2 C'
D N-1 2 C'
S N 1C
DN 1C
S N 2C
D N 2C
S N 1 C'
D N 1 C'
S N 2C'
D N 2C'
D N-1 2 B'
DN 2B
D1 1 C
D 1 2 B'
D N-1 2 B
S1 1C
iC
35
Fig. 2.10 Inversor trifsico de nveis empregando cascata de

clulas monofsicas de conversores em ponte completa.
Tese de Doutorado
A
S 1 1A
36
2.3.2
Estrutura Baseada em Conversores Meia-Ponte
Outras topologias de inversores podem ser associadas em srie

para formar um conversor multinvel em cascata. Em [66] pode ser
averiguada a estrutura estudada por Waltrich e Barbi, que emprega uma
topologia baseada em sub-clulas de inversores meia-ponte.
O inversor estudado em [66] apresentado na Fig. 2.11.
A iA
Vx
Vx
Vx
Vx
Vx
Vx
S 1A
D1A
S 1A'
D1A'
S 2A
D2A
S 2A'
D2A'
S N-3A
DN-3A
S N-3A'
DN-3A'
S N-2A
DN-2A
S N-2A'
DN-2A'
S N-1A
DN-1A
S N-1A'
DN-1A'
S NA
DNA
S NA'
B iB
Vx
Vx
Vx
Vx
Vx
Vx
DNA'
S 1B
D1B
S 1B'
D1B'
S 2B
D2B
S 2B'
D2B
S N-3B
DN-3B
S N-3B'
DN-3B'
S N-2B
DN-2B
S N-2B'
DN-2B'
S N-1B
DN-1B
S N-1B'
DN-1B'
S NB
DNB
S NB'
DNB'
C iC
Vx
Vx
Vx
Vx
Vx
Vx
S 1C
D1C
S 1C'
D1C'
S 2C
D2C
S 2C'
D2C'
S N-3C
DN-3C
S N-3C'
DN-3C'
S N-2C
DN-2C
S N-2C'
DN-2C'
S N-1C
DN-1C
S N-1C'
DN-1C'
S NC
DNC
S NC'
DNC'
Fig. 2.11 Inversor trifsico empregando sub-clulas de inversores

meia-ponte monofsicos em cascata.
Este conversor mostrado na Fig. 2.11 composto por sub-clulas

do tipo meia-ponte, que devem ser agrupadas em pares para formar a
Tese de Doutorado
37
clula bsica do inversor. Estas clulas bsicas so conectadas em srie

e, assim como o conversor baseado no inversor de ponte completa,
quanto maior for o nmero de clulas empregadas maior ser o nmero
de nveis sintetizados na sada.
Comparando esta nova estrutura com a topologia baseada na
cascata de conversores em ponte completa verifica-se que ambas
possuem basicamente as mesmas caractersticas. Porm, a topologia
proposta por Waltrich e Barbi necessita do dobro de fontes isoladas da
estrutura clssica, para sintetizar a quantidade de nveis de sada;
entretanto as fontes da estrutura baseada em conversores meia-ponte
processam apenas metade da energia. Outra caracterstica relevante
deste conversor a frequncia da ondulao de tenso presente no
barramento de corrente contnua que fornece energia ao inversor. O
conversor baseado em cascata de clulas do tipo meia-ponte apresenta
ondulao de tenso na frequncia da tenso fundamental de sada. O
conversor multinveis que emprega cascata de conversores do tipo ponte
completa, por sua vez, possui ondulao de tenso em uma frequncia
que o dobro da frequncia fundamental de sada.
2.3.3
Estrutura MMC
Outra topologia oriunda da conexo em cascata de conversores

meia-ponte o conversor multinveis modular (Modular Multilevel
Converter MMC ou M2C) [67-70]. Esta topologia emprega pares de
conversores meia-ponte associados em cascata, os quais so conectados
em dupla-estrela para formar um sistema trifsico. A tenso sobre os
capacitores que fornecem energia a cada conversor meia-ponte pode ser
controlada em funo dos estados redundantes de comutao dos
interruptores, no necessitando de fontes isoladas para prover esta
energia. Esta caracterstica torna este conversor interessante para
aplicaes em tenses muito elevadas, da ordem de centenas de
quilovolts. Entretanto, a medida que a quantidade de clulas de
conversor meia-ponte elevada, a complexidade do sistema de controle
para manter a tenso destes capacitores dentro dos limites de operao
tambm incrementada. Atualmente este conversor pode ser encontrado
comercialmente em aplicaes de transmisso de corrente contnua em
alta tenso com at 200 mdulos de conversores meia-ponte em cascata
por fase. A potncia destes conversores pode alcanar 400 MW [70]. A
Fig. 2.12 apresenta o conversor MMC trifsico com 2 clulas de
conversores meia-ponte conectados em cascata por fase.
Tese de Doutorado
38
Vx
Vx
Vx
S 1A
D1A
S 1A'
D1A'
S 2A
D2A
S 2A'
D2A'
S A
DA
S A'
DA'
Vx
Vx
Vx
S 1B
D1B
S 1B'
D1B'
S 2B
D2B
S 2B'
D2B'
S B
DB
S B'
A
DB'
Vx
Vx
Vx
Vx
Vx
Vx
S 1A
D1A
S 1A'
D1A'
S -1A
D-1A
S -1A'
D-1A'
S A
DA
S A'
DA'
Vx
Vx
Vx
S 1C
D1C
S 1C'
D1C'
S 2C
D2C
S 2C'
D2C'
S C
DC
S C'
DC'
iA
Vd
iB
S 1B
D1B
S 1B'
D1B'
S -1B
D-1B
S -1B'
D-1B'
S B
DB
S B'
DB'
Vx
Vx
Vx
iC
S 1C
D1C
S 1C'
D1C'
S -1C
D-1C
S -1C'
D-1C'
S C
DC
S C'
DC'
Fig. 2.12 Conversor MMC trifsico.
2.3.4
Estrutura Baseada em Conversores com Grampeamento

Atravs de Diodos
A topologia apresentada na Fig. 2.13 composta de dois braos

de conversores de trs nveis com grampeamento atravs de diodos,
compondo uma estrutura em ponte completa. Esta topologia permite
sintetizar cinco nveis em cada uma das fases e permite a gerao de
formas de onda com baixo contedo harmnico [71, 72].
Tese de Doutorado
39
A
iA
Vy
Vy
S NA
D NA
S N-1A
D N-1A
S N-1A'
D N-1A'
S NA'
D NA'
S N-2A
DN-2A
D g1A
S N-3A
DN-3A
D g3A
D g2A
S N-3A'
DN-3A'
D g4A
S N-2A'
DN-2A'
B
iB
Vy
Vy
S NB
D NB
S N-1B
D N-1B
S N-1B'
D N-1B'
S NB'
D NB'
S N-2B
DN-2B
D g1B
S N-3B
DN-3B
D g3B
D g2B
S N-3B'
DN-3B'
D g4B
S N-2B'
DN-2B'
C
iC
Vy
Vy
S NC
D NC
S N-1C
D N-1C
S N-1C'
D N-1C'
S NC'
D NC'
S N-2C
DN-2C
D g1C
S N-3C
DN-3C
D g3C
D g2C
S N-3C'
DN-3C'
D g4C
S N-2C'
DN-2C'
Fig. 2.13 Inversor trifsico de cinco nveis composto por dois braos
de conversores com grampeamento atravs de diodos.
Este conversor permite a aplicao de cinco nveis distintos de

tenso em cada fase, os quais podem gerar at nove nveis, quando
Tese de Doutorado
40
observada a tenso entre fases (tenso de linha). Esta topologia

modular e suas caractersticas principais so as mesmas do conversor
com grampeamento atravs de diodos e, assim como no conversor de
origem, a adoo de um nmero mais elevado de nveis em cada brao
resulta na necessidade de uma grande quantidade de diodos de
grampeamento. Atualmente esta topologia est presente na linha de
produtos Innovation Series Medium Voltage AC da empresa General
Electric Industrial Systems, permitindo acionamento de motores com
tenses de at 4.160 V e potncias de 500 a 2.000 HP.
2.4 Conversores Hbridos e Assimtricos
Uma das formas de elevar o nmero de nveis de tenso
sintetizados na sada de um inversor multinvel utilizar associao em
srie de clulas com tenses de entrada distintas. O uso de tenses
distintas tambm pode ser associado a algumas outras variaes, de
forma que possvel interpretar os conversores em cascata como uma
associao em srie de duas clulas conforme apresentado na Fig. 2.14.
Clula 1
Vy
vAB
Vx
Clula N
Fig. 2.14 Exemplo de um conversor multinvel em cascata genrico.
Alguns exemplos de combinaes possveis so:

Cascata com clulas de frequncia e estratgias de
comutao distintas;
Cascata com clulas com tecnologia diferente de
semicondutores, por exemplo: a clula 1 (um) emprega
IGBT e a clula 2 (dois) GTO ou IGCT;
Cascata com clulas de topologia diferente, por exemplo: a
clula 1 (um) com o conversor multinveis com
Tese de Doutorado
41
grampeamento atravs de diodos e a clula 2 (dois) com o

conversor em ponte completa;
Os conversores elaborados atravs da associao srie de clulas
monofsicas podem ser constitudos de mais de duas clulas. Alm
disso, a extenso para verses trifsicas (polifsicas) obtida atravs da
adio de mais clulas para cada uma das fases, conforme pode ser
visualizado na Fig. 2.15. Vale salientar que a carga pode ser conectada
tanto em delta quanto em estrela.
vA
vB
Clula 1
Vy
Vx
Clula 1
Vy
Vx
Clula N
vC
Clula 1
Vy
Vx
Clula N
Clula N
o
Fig. 2.15 Exemplo de gerao de um conversor trifsico atravs da

associao srie de conversores monofsicos.
Os conversores que empregam nveis de tenso de entrada

distintos geralmente so conhecidos como assimtricos, enquanto os de
tecnologia e topologia diferentes so chamados de hbridos. Porm,
devido grande gama de combinaes possveis com as opes
apresentadas, nem sempre a classificao do conversor imediata.
Visando a contribuio neste vasto campo Mariethoz e Rufer [73]
propuseram uma classificao dos conversores conforme seu nvel de
hibridez. Estes seriam divididos em trs categorias, de forma
ascendente:
Diversos inversores conectados em srie, com a mesma
topologia e diferentes tenses de alimentao [31];
Diversos inversores conectados em srie, com diferentes
topologias e diferentes tenses de alimentao [73, 74];
Diversos conversores de natureza diferente conectados em
srie, com diferentes topologias e diferentes tenses de
alimentao. Um exemplo desta categoria pode ser
Tese de Doutorado
42
observado em [75], onde um inversor com modulao

PWM associado a um amplificador linear, para se obter
um amplificador quase-linear de alta eficincia.
2.4.1
Generalizao das Estruturas Hbridas
A criao de regras para a gerao de topologias trifsicas de

conversores multinveis hbridos alimentados em tenso no objetivo
deste trabalho. Portanto, devido infinidade de combinaes que pode
ser obtida atravs da cascata de conversores, uma abordagem genrica
ser realizada.
Associao de Clulas Monofsicas com Nmero de
Nveis Distintos
A obteno de novos conversores pode ser realizada associando
conversores que sintetizam uma quantidade distinta de nveis em suas
sadas.
Clula 1
Vy
+1
Nveis
Clula 2
+
vAB
Nveis
Vx
Nveis
Fig. 2.16 Exemplo de estrutura hbrida gerada atravs da associao

de clulas com nmero distinto de nveis de tenso na sada.
Um exemplo de estrutura hbrida que emprega a associao de

um conversor com dois nveis em meia-ponte e um conversor com trs
nveis com grampeamento atravs de diodos a proposta por Ding [76].
Outras estruturas de conversores multinveis que se destacam nesta
categoria so os conversores em ponte completa de cinco nveis [71, 77]
associados em cascata com conversores em ponte completa de trs
nveis [78, 79].
Associao de Clulas Trifsicas e Monofsicas
Outra forma de se obter estruturas multinveis atravs da
associao em cascata de uma clula trifsica com clulas monofsicas.
Este tipo de estrutura geralmente possui um nmero menor de fontes de
corrente contnua do que o das estruturas compostas apenas de
conversores monofsicos. Um exemplo genrico deste tipo de
associao pode ser observado na Fig. 2.17.
Tese de Doutorado
43
Clula
vA
Vx
Clula
Monofsica
Vx
Clula
vB
Monofsica
Vx
vC
Monofsica
Vy
ClulaTrifsica
Fig. 2.17 Exemplo genrico de associao em cascata de uma clula
trifsica com clulas monofsicas.
Um exemplo da associao de um inversor trifsico de dois nveis

com inversores em ponte completa monofsicos apresentado na seo
2.4.2. Outro exemplo deste conceito pode ser visualizado na seo 2.4.3.
Associao de Duas Clulas Trifsicas
A associao de dois conversores trifsicos para gerar um
conversor trifsico hbrido a composio que propicia ao conversor
hbrido a menor quantidade de fontes possvel. Porm, este tipo de
configurao exige que a carga de cada uma das fases seja isolada e
conectada entre os conversores apenas, impossibilitando o emprego das
conexes delta e estrela. A Fig. 2.18 apresenta um exemplo genrico da
associao de dois inversores trifsicos.
ClulaTrifsica 2
+
vA2
vA1
Vy
vB2
vB1
Vx
vC2
vC1
ClulaTrifsica 1
Fig. 2.18 Exemplo genrico de associao em cascata de duas clulas
trifsicas.
Observa-se que dois conversores trifsicos idnticos no formam

uma estrutura hbrida. Para que esta associao seja considerada hbrida
Tese de Doutorado
44
necessrio que um dos conversores possua pelo menos uma

caracterstica diferente em relao ao outro conversor. Essa
caracterstica pode ser: topologia, frequncia de comutao ou estratgia
de modulao.
Um exemplo desta associao o conversor composto de dois
inversores trifsicos de dois nveis, que pode ser verificado em [80].
Outras Formas de Gerar Conversores Hbridos

Utilizando componentes magnticos como indutores e
transformadores possvel interconectar clulas de conversores e gerar
novos conversores multinveis hbridos. Este conceito pode ser visto em
[81, 82].
Outra forma de associao para gerao de topologias baseada
no imbricamento, ou seja, uma conexo no diretamente em srie, de
clulas de conversores diversos. Um exemplo o conversor baseado na
associao do inversor em ponte completa com a topologia com
grampeamento atravs de diodos [83]. Outro exemplo visto em [84],
onde os autores geram um novo inversor trifsico hbrido atravs do
imbricamento de conversores trifsicos de dois nveis.
2.4.2
Estrutura Baseada no Inversor Trifsico Dois Nveis

Associado em Cascata com Conversores Ponte Completa
Uma estrutura hbrida que emprega topologias diferentes

conectadas em srie pode ser observada na Fig. 2.19. Esta estrutura
composta de um inversor trifsico clssico e conversores monofsicos
de ponte completa e foi estudada em [73, 74]. Em [73], Rufer e
Mariethoz analisam as configuraes possveis entre as tenses dos
inversores monofsicos de ponte completa e do inversor trifsico, de
forma a obter a melhor resoluo (menor distoro harmnica) na tenso
de sada. Uma anlise dos espaos vetoriais e das implicaes da
variao da relao entre as tenses de entrada dos inversores
realizada, mostrando que este conversor pode ser vantajoso
industrialmente.
Tese de Doutorado
Vx +
45
S1A
D1A S 2A
A
i
D2A A
S1A'
D1A' S 2A'
D2A'
S3A
D3A
S 3A
D3A'
S 3A'
Vy +
S 3A'
Vx +
S1B
D1B S 2B
S1B'
D1B' S 2B'
Inversor Trifsico
B
i
S1C
D2B B
Vx +
S1C'
D2B'
D1C S 2C
C
i
D2C C
D1C' S 2C'
D2C'
D3B
S 3C
D3C
D3B'
S 3C'
D3C'
Fig. 2.19 Inversor hbrido em cascata empregando inversor trifsico

dois nveis e inversores monofsicos em ponte completa.
2.4.3
Estrutura Baseada em Conversores Multinveis com

Grampeamento Atravs de Diodos Associada em Cascata com
Conversores Ponte Completa
A topologia apresentada por Manjrekar em [85] possui maior

flexibilidade de operao em relao apresentada na Fig. 2.19. Esta
estrutura pode ser visualizada na Fig. 2.20. Verifica-se que no lugar do
inversor trifsico de dois nveis empregado um inversor de trs nveis,
do tipo multinveis com grampeamento atravs de diodos. Desta forma
so obtidos mais estados de operao redundantes, permitindo maior
flexibilidade e a adoo de uma modulao para aperfeioar a
distribuio de perdas, a distoro harmnica total, a tenso de modo
comum ou qualquer outro fator de mrito que o projetista julgar
relevante.
Tese de Doutorado
46
Vx
DN-2A S N-3A
DN-3A
S N-2A'
DN-2A' S N-3A'
DN-3A'
iA
Vx
Vy
Vy
S NA
DNA
S N-1A
DN-1A
S N-1A'
DN-1A'
S NA'
DNA'
S N-2B
DN-2B S N-3B
DN-3B
S N-2B'
DN-2B' S N-3B'
DN-3B'
iB
Vx
S NB
DNB
Dg1A
S N-1B
DN-1B
Dg2A
S N-1B'
DN-1B'
S NB'
DNB'
S N-2C
DN-2C S N-3C
DN-3C
S N-2C'
DN-2C' S N-3C'
DN-3C'
iC
S NC
DNC
Dg1B
S N-1C
DN-1C
Dg1C
Dg2B
S N-1C'
DN-1C'
Dg2C
S NC'
DNC'
Fig. 2.20 Inversor hbrido em cascata empregando inversor trifsico

trs nveis e inversores monofsicos em ponte completa.
Tese de Doutorado
A
S N-2A
2.5
47
Modulao por Largura de Pulsos para Conversores

Multinveis
Na eletrnica de potncia, a Modulao por Largura de Pulso

(Pulse Width Modulation PWM) a estratgia de modulao mais
empregada no comando dos conversores. Esta modulao baseia-se na
variao da razo cclica do sinal de alta frequncia que comanda os
interruptores, tendo como objetivo, no caso dos conversores cc-ca, gerar
na sada do conversor um sinal com contedo fundamental de frequncia
mais baixa, com amplitude e frequncia ajustveis.
Diversos esquemas de modulao podem ser empregados para
comandar a comutao dos conversores e, nos ltimos trinta anos, vrios
pesquisadores tm direcionado seus esforos na busca de
aprimoramentos dos esquemas de modulao existentes ou na
descoberta de novos. Nas sees a seguir sero apresentados os
esquemas de modulao mais difundidos na eletrnica de potncia para
o comando de estruturas multinveis.
2.5.1
Modulao com Portadoras Dispostas em Fase (Phase

Disposition PD)
A modulao com portadoras dispostas em fase uma modulao

onde todos os semicondutores so comutados em alta frequncia. Os
sinais de comando so obtidos atravs da comparao do sinal de
referncia com uma das portadoras. Se o sinal de referncia maior que
o da respectiva portadora, o interruptor mantido conduzindo e, se a o
sinal de referncia inferior ao da portadora, o interruptor permanece
bloqueado. Geralmente so empregadas portadoras triangulares, as quais
so dispostas em fase, com amplitudes iguais, diferindo apenas no seu
valor mdio. O nmero de portadoras necessrias 1 , onde
o nmero de nveis obtidos na tenso de fase de sada do conversor. Na
Fig. 2.21 mostrado um exemplo de modulao com as portadoras
dispostas em fase para um conversor com cinco nveis na tenso de fase.
Tese de Doutorado
48
VRefA
VPort1
VPort2
VPort3
VPort4
Fig. 2.21 Modulao com as portadoras dispostas em fase (Phase
Disposition PD).
2.5.2
Modulao com as Portadoras Dispostas em Oposio de

Fase (Phase Opposition Disposition POD)
A modulao com as portadoras dispostas em oposio de fase,

como o prprio nome sugere, possui as portadoras negativas dispostas
com 180 de defasagem das portadoras positivas, conforme pode ser
conferido na Fig. 2.22.
VRefA
VPort1
VPort2
VPort3
VPort4
Fig. 2.22 Exemplo de modulao com as portadoras dispostas em
oposio de fase (Phase Opposition Disposition POD).
Tese de Doutorado
49
Esta modulao tambm comuta todos os interruptores em alta

frequncia e, assim como a anterior, so necessrias 1 portadoras
para sua implementao. A principal diferena desta modulao para a
modulao PD em relao Distoro Harmnica Total (DHT)
presente na tenso de linha dos conversores. Embora as duas
modulaes proporcionem aproximadamente a mesma DTH na tenso
de fase, a modulao com as portadoras em fase possibilita um melhor
cancelamento de harmnicas na tenso de linha, proporcionando uma
DTH na tenso de linha mais baixa do que a modulao com as
portadoras em oposio de fase [86].
2.5.3
Modulao com as Portadoras Dispostas em Oposio

Alternada de Fase (Alternative Opposition Disposition
APOD)
A modulao com as portadoras dispostas em oposio alternada

de fase possui caractersticas gerais semelhantes s da modulao
previamente apresentada, porm neste caso, a defasagem de 180 das
portadoras de uma portadora para a portadora seguinte, e no das
portadoras positivas e negativas como na modulao POD. Uma
amostra da modulao com as portadoras dispostas em oposio de fase
pode ser averiguada na Fig. 2.23.
VRefA
VPort1
VPort2
VPort3
VPort4
Fig. 2.23 Exemplo de modulao com as portadoras dispostas em
oposio alternada de fase (Alternative Phase Opposition Disposition
APOD).
Tese de Doutorado
50
2.5.4
Modulao com as Portadoras com Deslocamento de Fase

(Phase Shifted PS)
A modulao com as portadoras com deslocamento de fase

emprega 1 portadoras, todas com a mesma amplitude e nvel
mdio nulo. As portadoras so deslocadas entre si de 360
( 1)
. Nesta
modulao os interruptores comutam durante todo tempo, no havendo

intervalos de tempo nos quais os interruptores permanecem mais de um
perodo bloqueados (ou conduzindo). Esta caracterstica proporciona a
mesma qualidade na tenso de sada que as modulaes anteriores, com
resultados semelhantes em termos de DHT. A filtragem da tenso de
sada produzida com esta modulao se torna mais simples, pois as
componentes harmnicas dominantes concentram-se em torno
frequncia ( 1) f Port , elevando a ordem das componentes harmnicas
na tenso de sada. Em contrapartida o nmero de comutaes maior,
elevando as perdas. Um exemplo de modulao com as portadoras com
deslocamento de fase visualizado na Fig. 2.24.
VRefA
VPort1
VPort2
VPort3
VPort4
Fig. 2.24 Exemplo de modulao com as portadoras com

deslocamento de fase (Phase Shifted PS).
Esta modulao apresenta ainda, tipicamente, uma distribuio de

perdas equilibrada entre os semicondutores de potncia. Esta
caracterstica de grande importncia para o projeto dos sistemas de
refrigerao (que pode ser natural, com ventilao forada ou com
Tese de Doutorado
51
circulao de fluidos), que so necessrios para a dissipao do calor

gerado na conduo e na comutao dos interruptores.
2.5.5
Comparao Entre as Modulaes
Para comparar as modulaes apresentadas foram realizadas

algumas simulaes numricas com o programa de simulao PSIM.
Adotou-se o conversor multinvel simtrico empregando cascata de
conversores em ponte completa, conforme a Fig. 2.10, com a associao
de dois conversores em cascata, possibilitando sintetizar cinco nveis na
tenso de fase e nove nveis na tenso de linha.
As figuras de mrito escolhidas para a comparao entre as
modulaes so:
Distoro Harmnica Total das tenses de fase e de linha A
distoro harmnica representa o quanto uma forma de onda
possui de componentes harmnicas. Quanto maior for o valor
da DHT mais harmnicas esto presentes e mais distante do
formato sinusoidal a forma de onda analisada. Este
parmetro relevante, pois grande parte dos trabalhos
cientficos sobre conversores multinveis emprega a DHT
como ndice para comparaes;
Distoro Harmnica Total de Primeira Ordem (Weighted
Total Harmonic Distortion WTHD) da tenso de fase e de
linha A distoro harmnica total de primeira ordem
contempla em seu clculo a amplitude de cada harmnica e a
ordem da harmnica, onde as harmnicas de ordem mais
elevada tm menor impacto no resultado do clculo. Esta
figura de mrito importante nos conversores multinveis,
pois apresenta uma correlao com a distoro harmnica de
corrente em um motor e, a dificuldade de realizar uma
filtragem de primeira ordem de um determinado sinal [87].
Perdas de Comutao Normalizada As modulaes sob
anlise possuem caractersticas diferentes em relao
comutao dos interruptores. Sendo assim, realizou-se o
clculo das perdas de comutao nos interruptores
controlados e nos diodos para cada uma das modulaes.
As definies de Distoro Harmnica Total (DHT) e Distoro
Harmnica Total de Primeira Ordem (WTHD) so apresentadas em
[87].
Tese de Doutorado
52
2
2 V0
Vn
DHT =
+
V
1 n = 2 V1
(2.4)
e
Vn

n=2 n
V1
WTHD =
(2.5)
onde,
representa a ordem da harmnica;
representa o nvel mdio presente na tenso ca;
Vn
representa a amplitude da componente harmnica de
tenso de ordem n = 1, 2,..., .
Para a confeco da Tabela 2.2 foram realizadas vrias
simulaes com as seguintes condies:
f o = 50 Hz
frequncia fundamental de sada;
f C = 750 Hz
frequncia de comutao para anlise das
DHTs;
f C = 20 kHz
frequncia de comutao para anlise de
perdas;
ma = 0,8 ndice de modulao de amplitude;
n
V0
A escolha dos parmetros das condies de operao do

conversor visou reproduo dos resultados obtidos em [86]. Isto
esclarece porque nesta anlise empregada uma frequncia diferente do
restante do trabalho. Salienta-se que, embora os valores de distoro
harmnica no tenham sido idnticos aos valores obtidos pelos autores
do artigo base, estas diferenas no interferem nas concluses. A
escolha da frequncia de comutao de 20 kHz para o clculo de perdas
foi pautada pela capacidade do interruptor empregado para tal anlise, o
SKM 75GB063D. Porm, como os resultados foram parametrizados em
funo das perdas obtidas com a modulao PD, alteraes na
frequncia de comutao no alteram os resultados.
Analisando os resultados da Tabela 2.2 pode-se verificar que
todas as modulaes possuem aproximadamente o mesmo contedo
harmnico na tenso de fase, diferindo apenas na frequncia onde esto
concentradas as componentes harmnicas mais relevantes. Este fato fica
evidente na DHT das tenses de linha, onde o cancelamento de
Tese de Doutorado
53
harmnicas favorece a modulao PD, pois esta modulao concentra as

maiores componentes em frequncias nas quais ocorre o cancelamento
quando uma fase subtrada da outra. Quando a anlise da distoro
harmnica leva em considerao a ordem da componente harmnica
(WTHD), atribuindo menor peso s harmnicas de maior ordem, a
modulao PS se apresenta com excelente desempenho. Na modulao
PS a frequncia das harmnicas mais relevantes depende da frequncia
de comutao e tambm do nmero de nveis do conversor, portanto
quanto maior o nmero de nveis do conversor maior a ordem das
harmnicas. As perdas de comutao proporcionadas pelas modulaes
com portadoras defasadas pelo seu nvel mdio (PD, POD, APOD) so
aproximadamente iguais. A modulao PS, devido ao nmero de
comutaes mais elevado, apresenta maiores perdas do que as outras
opes de modulao.
Tabela 2.2 Comparao das distores harmnicas e das perdas de
comutao entre as modulaes PD, POD, APOD e PS para um
inversor trifsico em cascata com cinco nveis.
ma = 0,8
f C = 750 Hz
DHT Fase [%]

DHT Linha [%]
WTHD Fase [%]
WTHD Linha [%]
Perdas de Comutao
Normalizada [%]
f C = 20 kHz
2.5.6
PD
37,949
21,552
2,518
1,452
POD
37,946
35,231
2,436
2,378
APOD
37,948
29,187
2,332
1,786
PS
38,183
29,512
0,543
0,414
100,00
100,32
99,91
405,09
Exemplo de Modulao Hbrida
Outras formas de modulao podem ser encontradas na literatura,

como a modulao hbrida proposta por Zaragoza, J.; Pou, J.; Ceballos,
S. et al. [88] para o conversor com grampeamento atravs de diodos com
trs nveis na tenso de fase. Neste trabalho, os autores propem uma
modulao baseada em outras duas modulaes, onde utilizado um
sistema de controle para determinar o intervalo de tempo que cada
modulao utilizada. Esta modulao hbrida foi comparada com as
modulaes que a originaram e, como era de se esperar, seu
desempenho intermedirio em relao s modulaes originrias.
Tese de Doutorado
54
As duas modulaes que compem a modulao hbrida proposta

so do tipo PWM com portadoras dispostas em fase. A modulao
denominada modulao PWM senoidal padro (Standard Sinusoidal
Pulsewidth Modulation SPWM) semelhante apresentada na seo
2.5.1, porm a referncia modificada pela ijeo de componente de
sequncia zero. A injeo de componentes de sequncia zero na
referncia redistribui o tempo de conduo dos interruptores, reduz a
ondulao de tenso no ponto central dos capacitores e permite elevar o
ndice de modulao do conversor em 15 % [87, 88]. A injeo de
sequncia zero na referencia realizada empregando a equao (2.6)
v 'a = va v0
v 'b = vb v0
v ' = v v
c
c
0
(2.6)
onde:
v0 =
max ( va , vb , vc ) + min ( va , vb , vc )
2
(2.7)
e,
va = ma cos ( 2 f o )
v = m cos 2 f 2
a
o
b
3
vc = ma cos 2 f o +
3
(
(
(2.8)
)
)
onde, f o a frequncia fundamental do sinal de sada e ma o ndice

de modulao de amplitude.
Sendo assim, a modulao SPWM empregada na modulao
hbrida proposta em [88] pode ser visualizada na Fig. 2.25.
A segunda modulao composta de dois sinais de referncia,
um positivo e um negativo, os quais so originados atravs da expresso
(2.9) [89].
vi min ( va , vb , vc )
vip =
2
onde i = {a, b, c}
v = vi max ( va , vb , vc )
in
2
(2.9)
Tese de Doutorado
55
va
1
VPort1
VPort2
-1
Fig. 2.25 Modulao PWM senoidal padro (Standard Sinusoidal
Pulsewidth Modulation SPWM) com injeo de componentes de
sequncia zero.
A modulao PWM com dupla referncia para cada fase

(Double-Signal Pulsewidth Modulation DSPWM) pode ser observada
na Fig. 2.26.
v ap
1
VPort1
VPort2
-1
v an
Fig. 2.26 Modulao PWM com dupla referncia (Double-Signal

Pulsewidth Modulation DSPWM).
A anlise das trs modulaes em termos da Distoro

Harmnica Total, das perdas por comutao e da ondulao de tenso no
ponto central do barramento de corrente contnua esto sumarizadas na
Tabela 2.3.
Tese de Doutorado
56
Tabela 2.3 Comparao entre as modulaes SPWM e DSPWM
Modulao
DHT
SPWM
DSPWM
HPWM
Menor
Maior
Intermediria
Perda de
Comutao
Menor
Maior
Intermediria
Ondulao de Tenso
no Ponto Central
Maior
Menor
Intermediria
A modulao hbrida proposta em [88] (Hybrid Pulsewidth

Modulation HPWM) mostrada na Fig. 2.27.
Pode-se verificar que a modulao hbrida possui duas referncias
para cada fase, sendo uma positiva vahp e uma negativa vahn . O
intervalo representado pelo ngulo determinado por um
controlador, visando manter a ondulao de tenso no ponto central do
barramento dentro de um limite imposto pelo projetista, com a menor
perda possvel e com a menor DHT. Quando o parmetro nulo, a
modulao hbrida se torna igual DSPWM e, quando o ngulo
mximo, a modulao hbrida igual SPWM.
vahp
1
HPWM
0
SPWM
-1
vahn
Fig. 2.27 Modulao hbrida proposta por Zaragoza (Hybrid

Pulsewidth Modulation HPWM).
O conversor em cascata empregando clulas em ponte completa

pode ser encontrado na literatura com outras modulaes hbridas. Uma
das mais conhecidas a que utiliza frequncias distintas para cada clula
em cascata [31, 73, 90, 91]. Um exemplo desta modulao pode ser
averiguado na Fig. 2.28.
Tese de Doutorado
57
(a)
VPort1
-1
(b)
VPort2
Fig. 2.28 Exemplo de modulao hbrida empregando frequncias

distintas para cada clula de conversor em ponte completa. (a) Tenso
de sada sintetizada por um dos inversores. (b) Sinal de referncia e
portadoras empregadas para determinar os pulsos de comando do
segundo inversor.
Neste tipo de modulao, um conversor ponte completa comuta

em baixa frequncia, sintetizando na sada uma onda retangular
conforme a apresentada na Fig. 2.28 (a). Enquanto isso, outro conversor
em ponte completa recebe a modulao PWM mostrada na Fig. 2.28 (b),
para sintetizar a tenso que no foi sintetizada pela clula que comuta
em baixa frequncia. Quando se realiza a associao em cascata destes
dois conversores, obtida na sada uma onda senoidal PWM. Esta
metodologia pode ser aplicada com mais do que duas clulas em
cascata, bem como com mais de duas frequncias de comutao.
2.6 Concluso
Neste captulo foram apresentadas algumas das topologias de
conversores multinveis em tenso mais conhecidas tanto na rea
acadmica quanto no ramo industrial. Os aspectos positivos e negativos
de cada estrutura tambm foram discutidos e verificou-se que no h
uma estrutura que seja soberana, a qual possa ser empregada sempre que
Tese de Doutorado
58
se necessite de conversores multinveis. Dentre as topologias

apresentadas destaca-se:
O conversor NPC de trs nveis amplamente difundido e
possui grande aceitao entre os fabricantes. Porm, as
estruturas do tipo NPC com quatro nveis ou mais possuem
limitaes que reduzem sua aplicabilidade. Estas limitaes
esto associadas dificuldade no controle da tenso de
barramento, a aplicao de diferentes nveis de tenso nos
diodos grampeadores, a distribuio no uniforme de
potncia entre os semicondutores e problemas associados
recuperao reversa dos diodos;
O conversor com capacitores de grampeamento (Flying
Capacitor FC) apresenta algumas vantagens em relao ao
conversor NPC como: maior flexibilidade de operao devido
maior quantidade de estados de operao redundantes e a
ausncia de diodos de grampeamento. Porm, o crescimento
exponencial do nmero de capacitores de grampeamento com
a elevao do nmero de nveis de sada e a dificuldade de
controle da tenso nos capacitores de grampeamento
(especialmente em aplicaes com transferncia de potncia
ativa) limitam a aplicao deste conversor.
Os conversores em cascata apresentam grande flexibilidade
de operao e tem como caractersticas sua grande
modularidade e robustez. Estes conversores geralmente so
gerados atravs da conexo de conversores amplamente
conhecidos como: o conversor em ponte completa, o
conversor meia-ponte e o conversor em ponte completa com
braos de conversores NPC. Em funo de suas virtudes os
conversores em cascata tm se destacado em aplicaes
industriais de elevada tenso. Porm, os esforos com
caracterstica de estrutura monofsica nos capacitores e o fato
de serem topologias proprietrias tambm limitam a aplicao
destes conversores por um nmero maior de fabricantes;
Os conversores hbridos tambm foram abordados e uma
pequena generalizao das possibilidades de gerao destes
conversores foi apresentada. Estes conversores buscam
aproveitar ao mximo as caractersticas positivas de cada
topologia e a gama de opes nesta rea muito vasta.
Em face do exposto, pode-se observar que apesar dos esforos
dos pesquisadores em aprimorar as topologias existentes, a gerao de
Tese de Doutorado
59
novas topologias de conversores multinveis em tenso uma rea que

pode ser explorada. De forma que esta tese busca contribuir com a
gerao de topologias que possam aprimorar o desempenho dos
conversores e fomentar o desenvolvimento da humanidade.
Uma reviso das principais estratgias de modulao para
conversores multinveis tambm foi apresentada, bem como uma
comparao entre as mesmas. Verificou-se que a modulao por largura
de pulso com a disposio em fase das portadoras (Phase Disposition
PD) a que apresenta o melhor compromisso entre perdas e distoro
harmnica da tenso de sada. Portanto, apesar da caracterstica
indesejada de distribuio no uniforme das perdas nos semicondutores
de potncia, a modulao PD ser adotada como modulao padro para
a comparao de desempenho da modulao hbrida que ser proposta.
Tese de Doutorado
Anlise Esttica do Inversor Trifsico de Dois Nveis em Cascata com

Sub-Clulas Meia-Ponte
61
Captulo 3 Anlise Esttica do Inversor Trifsico de Dois

Nveis em Cascata com Sub-Clulas Meia-Ponte
Neste captulo apresentado o inversor trifsico multinveis
analisado. Este oriundo de uma fuso entre as estruturas apresentadas
nas Fig. 2.11 e Fig. 2.19. O inversor multinveis proposto composto de
um inversor trifsico clssico associado em srie com clulas formadas
por dois inversores monofsicos em meia-ponte. Uma viso mais
detalhada desta configurao pode ser conferida na Fig. 3.1, onde
apresentado um inversor trifsico com apenas uma clula de inversores
meia-ponte por fase. Vale salientar que para elevar o nmero de nveis
da estrutura basta associar mais clulas de inversores meia-ponte em
cascata. Esta anlise introduzida no Apndice I. Outras formas de
associao dos conversores meia-ponte para a formao de clulas
monofsicas equivalentes a estas so apresentadas no Apndice II.
O inversor trifsico pode ser conectado diretamente rede
eltrica atravs de uma ponte retificadora a diodos, minimizando o
volume dos transformadores exigido pela configurao. Vale salientar
que a opo de conexo do conversor trifsico diretamente rede
eltrica, ou seja, sem o auxlio de transformadores, um caso particular,
o qual pode ser vivel apenas em algumas situaes. Nesta situao, os
braos do inversor trifsico so alimentados por um barramento de
tenso contnua cuja amplitude foi denominada Vy . Enquanto isso, os
conversores compostos das sub-clulas de inversores monofsicos so
alimentados atravs de transformadores isoladores, que apresentam aps
a ponte retificadora de diodos barramentos denominados Vx . Tambm
pode-se verificar a presena de uma referncia virtual, dividindo
igualmente o barramento do inversor trifsico, que usada apenas para a
anlise terica da operao do conversor.
Para as anlises realizadas neste captulo sero assumidas
algumas hipteses simplificadoras:
Os interruptores so considerados ideais, com quedas de
tenso em conduo nulas e tempos de comutao
desprezveis;
As tenses dos barramentos dos inversores so constantes e
positivas;
Os comandos dos interruptores de um brao so
complementares;
Tese de Doutorado
62
clula de conversores meia-ponte
B
iA
Vx
Vx
Vy
S 1A
D 1A
S 1A'
D 1A'
S 2A
D 2A
C
iB
Vx
Vx
S 1B
S 1C
D 1C
S 1C'
D 1C'
S 2C
D 2C
D 2B'
S 2C'
D 2C'
D 1B
S 1B'
D 1B'
S 2B
D 2B
S 2B'
iC
Vx
Vx
S 2A'
D 2A'
S 3A
D 3A
Vy /2 +
S 3B
D3B
S 3C
D3C
S 3A'
D 3A'
Vy /2 +
S 3B'
D3B'
S 3C'
D3C'
Referncia Virtual

Tese de Doutorado
Fig. 3.1 Inversor multinveis trifsico proposto.
conversor em meia-ponte

63
O tempo morto entre os interruptores de um mesmo brao e

os elementos parasitas so desprezados;
As correntes de carga so constantes para um perodo de
comutao e impostas pela carga;
Os Semiciclos positivo e negativo esto relacionados
polaridade do sinal de referncia e no polaridade da
tenso de sada;
As tenses de fase sero referenciadas ao terra virtual
mostrado na Fig. 3.1.
Apresentao dos Estados de Comutao do Inversor
Proposto
3.1
Para a anlise das etapas de operao sero ainda consideradas

algumas hipteses simplificadoras adicionais:
Ser analisado o inversor com apenas uma clula meiaponte em cascata com o inversor trifsico;
O estudo resume-se a apenas uma fase do conversor;
A durao e a ordem de cada etapa de operao sero
omitidas, pois dependem da modulao a ser empregada;
Atravs da comutao dos interruptores so encontradas oito
etapas de operao, conferidas a seguir.
3.1.1
Primeira Etapa de Operao Semiciclo Positivo

Nesta
etapa
encontram-se
comandados
interruptores S1 A ' , S2 A ' e S3 A . A tenso na carga Vx +
conduzir
os
Vy
e a corrente
2
de carga est circulando por D1 A ' , D2 A ' e S3 A ou, S1 A ' , S2 A ' e D3 A ,
dependendo do sentido da corrente de carga. O diagrama esquemtico
desta etapa pode ser observado na Fig. 3.2 (a).
3.1.2
Segunda Etapa de Operao Semiciclo Positivo
Na segunda etapa so habilitados a conduzir S1 A , S2 A ' e S3 A . A

corrente circula por estes interruptores ou pelos seus respectivos diodos,
dependendo do sentido da corrente de carga. Nesta configurao aplicaVy
se na carga
. Esta etapa pode ser visualizada na Fig. 3.2 (b).
2
Tese de Doutorado
64
3.1.3

Terceira Etapa de Operao Semiciclo Positivo

A terceira etapa aplica na carga a mesma tenso da segunda etapa
Vy
e, de forma oposta ao que ocorre na segunda etapa, as fontes Vx so

2
submetidas a um esforo desnecessrio. Com o comando dos
interruptores S1 A ' , S2 A e S3 A , observa-se que as duas fontes Vx esto no
caminho da corrente de carga, com polaridades opostas, o que resulta na
no influncia das fontes Vx na tenso aplicada na carga. Apesar de no
alterar a tenso aplicada na carga, nesta etapa tem-se a corrente
circulando pelas fontes Vx , o que resulta em elevao das perdas e
desperdcio de energia. Considerando o sentido positivo da corrente
observa-se que a mesma circula atravs de D1 A ' , S2 A e S3 A e, para
corrente de carga no sentido oposto, a circulao de corrente efetuada
atravs de S1 A ' , D2 A e D3 A . A representao na forma de diagrama
eltrico desta etapa pode ser analisada na Fig. 3.2 (c). Salienta-se que
este estado de operao pode ser interessante em algumas aplicaes em
funo desta caracterstica de carga e descarga das fontes Vx .
3.1.4
Quarta Etapa de Operao Semiciclo Positivo
A quarta etapa de operao, mostrada na Fig. 3.2 (d), caracterizase pelo comando de S1 A , S2 A e S3 A . A tenso aplicada na carga
Vy
mxima e positiva, dada por Vx + .
2
3.1.5
S2 A '
Quinta Etapa de Operao Semiciclo Negativo

Nesta etapa esto habilitados a conduzir os interruptores S1 A ' ,
e S3 A ' . A tenso de carga mxima, de polaridade negativa e
corresponde a Vx + y . A quinta etapa de operao pode ser

2
apreciada na Fig. 3.3 (a).
Tese de Doutorado

65
1 Etapa
S 1A
(a)
Vx
S 1A'
S 2A
Vx
S 2A'
Vy
2
Vy
2
S 3A
S 3A'
2 Etapa
(b)
D 1A v
A
S 1A
Vx
D 1A'
S 1A'
Carga
S 2A
D 2A
Vx
D2A'
S 2A'
D 3A
Vy
2
D3A'
Vy
2
3 Etapa
(c)
S 1A
Vx
S 1A'
S 2A
Vx
S 2A'
Vy
2
Vy
2
S 3A
S 3A'
S 3A
S 3A'
D 1A v
A
D 1A'
Carga
D 2A
D2A'
D 3A
D3A'
4 Etapa
(d)
D 1A v
A
S 1A
Vx
D 1A'
S 1A'
Carga
D 2A
S 2A
Vx
D2A'
S 2A'
D 3A
Vy
2
D3A'
Vy
2
S 3A
S 3A'
D 1A v
A
D 1A'
Carga
D 2A
D2A'
D 3A
D3A'
Fig. 3.2 Etapas de operao para o semiciclo positivo.
Tese de Doutorado

66
3.1.6
Sexta Etapa de Operao Semiciclo Negativo
Durante a sexta etapa de operao so habilitados a conduzir os

interruptores S1 A , S2 A ' e S3 A ' . Nesta etapa a tenso aplicada na fase A
dada por
Vy
2
e as fontes Vx no so submetidas a esforo, como
pode ser visto na Fig. 3.3 (b).
3.1.7
Stima Etapa de Operao Semiciclo Negativo
De forma anloga s etapas de operao do semiciclo positivo, no

semiciclo negativo tem-se na stima etapa um processo onde as fontes
de tenso Vx se opem. A tenso na carga segue igual
Vy
2
e os
interruptores S1 A ' , S2 A e S3 A ' esto habilitados a conduzir. Esta etapa

apresentada na Fig. 3.3 (c). Novamente vale salientar que esta etapa de
operao pode ser interessante em algumas aplicaes especficas.
3.1.8
S2 A
Vx
Oitava Etapa de Operao Semiciclo Negativo

A oitava etapa caracterizada por habilitar os interruptores S1 A ,
e S3 A ' . Desta forma aplica-se na fase A uma tenso dada por
Vy
2
. O diagrama esquemtico que ilustra esta etapa mostrado na
Fig. 3.3 (d).

3.2 Anlise das Etapas de Operao do Inversor Proposto
Observando as etapas de operao pde-se confirmar a
dependncia da tenso na carga e, conseqentemente, da quantidade de
nveis possveis na carga com a amplitude das fontes Vx e Vy . Tambm
fica clara a existncia de estados de operao redundantes, ou seja, que
aplicam a mesma tenso na carga. Alm disso, a quantidade de estados
redundantes tambm dependente da amplitude das fontes que
alimentam os conversores. Para se ter uma viso mais clara destes
aspectos, apresenta-se na forma de tabela a tenso aplicada na carga em
cada etapa de operao, para trs possveis combinaes entre as tenses
das fontes Vx e Vy .
Tese de Doutorado

67
5 Etapa
S 1A
(a)
Vx
S 1A'
S 2A
Vx
S 2A'
S 3A
Vy
2
Vy
2
S 3A'
6 Etapa
(b)
D 1A v
A
S 1A
Vx
D 1A'
S 1A'
Carga
S 2A
D 2A
Vx
D2A'
S 2A'
D 3A
Vy
2
D3A'
Vy
2
7 Etapa
(c)
S 1A
Vx
S 1A'
S 2A
Vx
S 2A'
Vy
2
Vy
2
S 3A
S 3A'
S 3A
S 3A'
D 1A v
A
D 1A'
Carga
D 2A
D2A'
D 3A
D3A'
8 Etapa
(d)
D 1A v
A
S 1A
Vx
D 1A'
S 1A'
Carga
D 2A
S 2A
Vx
D2A'
S 2A'
D 3A
Vy
2
D3A'
Vy
2
S 3A
S 3A'
D 1A v
A
D 1A'
Carga
D 2A
D2A'
D 3A
D3A'
Fig. 3.3 Etapas de operao para o semiciclo negativo.
Tese de Doutorado
68

Na Tabela 3.1 so apresentados os possveis estados de operao

dos interruptores, a tenso terica aplicada carga e a tenso de fase
para trs situaes possveis, denominadas casos 1 (um), 2 (dois) e
3 (trs).
Tabela 3.1 Tenses de fase em funo da amplitude das fontes de
alimentao.
S1
S2
S3
Vo
Terico
Vx
Vx
Vx +
Vx +
Vy
2
Vy
2
Vy
2
Vy
2
Vy
2
Vy
2
Vy
2
Vy
2
Vo (Caso 1)
Vy = Vx = Vcc
Vo (Caso 2)
Vo (Caso 3)
Vy
Vy
= Vx = Vcc
= Vx = Vcc
3 Vcc
2
2 Vcc
5 Vcc
2
1 Vcc
2
Vcc
3 Vcc
2
1 Vcc
2
Vcc
3 Vcc
2
+ 1 Vcc
2
1 Vcc
2
1 Vcc
2
+ 1 Vcc
2
+ 1 Vcc
2
+Vcc
+ 3 Vcc
2
+ 1 Vcc
2
+Vcc
+ 3 Vcc
2
+ 3 Vcc
2
+2 Vcc
+ 5 Vcc
2
No caso 1, onde Vy = Vx = Vcc , a tenso de fase pode assumir

quatro valores distintos. Verifica-se ainda que a tenso de fase no
possui estados de comutao redundantes para os nveis mximos
( 1,5 Vcc , + 1,5 Vcc ) , entretanto, para os nveis mnimos
( 0,5 Vcc , + 0,5 Vcc ) , ocorre a redundncia tripla. Salienta-se que estas
Tese de Doutorado

69
redundncias so intrafase, isto , no necessitam de combinaes de

estados de comutao das outras fases para existir. Esta caracterstica
permite otimizar a comutao dos interruptores sem prejudicar a tenso
de sada, o que pode ser empregado para melhorar a distribuio das
perdas nos interruptores, minimizar as perdas por comutao ou
aperfeioar alguma outra caracterstica.
O segundo caso o resultado de uma combinao entre as fontes
de alimentao que possibilita prover para a carga cinco nveis distintos
de tenso. Nesta configurao verifica-se que os nveis mximos de
tenso ( 2, 0 Vcc , + 2, 0 Vcc ) seguem sendo obtidos com apenas uma
combinao dos interruptores. Os outros trs nveis ( Vcc , 0, + Vcc )
podem ser aplicados na carga com duas combinaes distintas.
O caso 3 o que sintetiza a forma de onda com o maior nmero
de nveis possvel na carga, no total de seis nveis. Esta combinao
apresenta quatro nveis ( 2,5 Vcc , 0,5 Vcc , + 0,5 Vcc , + 2,5 Vcc ) que s
podem ser obtidos com uma nica configurao de interruptores. Cada
um dos dois nveis restantes ( 1,5 Vcc , + 1,5 Vcc ) , por sua vez, pode ser
atingido atravs de duas combinaes dos interruptores que compem
um brao do inversor.
Portanto, notvel que o incremento de nveis na tenso de sada
do inversor acompanhado de uma reduo do grau de liberdade na
comutao dos interruptores. Tambm se verifica que a redundncia
existente entre as etapas 2 (dois) e 3 (trs) e entre as etapas 6 (seis) e 7
(sete) uma caracterstica da estrutura, e no depende da relao entre
as tenses de entrada Vx e Vy .
Outra forma de visualizar a influncia da variao da relao
entre as tenses do inversor trifsico e dos inversores meia-ponte
apresentada na Fig. 3.4. Nesta figura so apresentadas as tenses
sintetizadas pelos inversores em quatro condies de operao: (a)
Vy = Vx , (b) Vy = 1,5 Vx , (c) Vy = 2 Vx e (d) Vy = 3 Vx . Verifica-se que o
inversor trifsico reproduz na sada apenas dois nveis de tenso,
correspondentes as tenses
Vy
+Vy
. Estas tenses so
caracterizadas pelos crculos representados na parte esquerda de cada

grfico. Os inversores meia-ponte conseguem sintetizar tenses entre os
nveis Vx , 0 e +Vx e, o nvel nulo, pode ser obtido com dois estados
de comutao distintos. A tenso sintetizada em cada fase a soma da
Tese de Doutorado

70
tenso gerada pelo inversor trifsico com a tenso dos inversores meiaponte.
Dois estados de comutao
redundantes
+7Vx
+3Vx
+Vx
Vx
Vx
+3Vx
+Vx
2
0
Vy
Vx
Vx
Vx
3Vx

redundantes
Vx
4
4 0
Vx
Vy
Vx
Vx
4
7Vx
2
4
Inversor de tenso Inversores de
trifsico
tenso meia-ponte Inversor de tenso Inversores de
trifsico
tenso meia-ponte
Vy = 1,5Vx
Vy = Vx
(a)
(b)
3Vx

redundantes
+2Vx
Vx
+3Vx
Vx
+Vx
Vx
Vx
Vx
3Vx
+Vx
0
Vy
+5Vx
Vx
2Vx
trifsico
tenso meia-ponte

redundantes
Vx
2
2
Vx
Vy
Vx
Vx
Vx
5Vx
2
trifsico
tenso meia-ponte
Vy = 3Vx
Vy = 2Vx
(c)
(d)
Fig. 3.4 Representao grfica das tenses sintetizadas pelo inversor
proposto para as seguinte condies de operao: (a) Vy = Vx , (b)
Vy = 1,5 Vx , (c) Vy = 2 Vx e (d) Vy = 3 Vx .

Tese de Doutorado

71
Os casos representados nas Fig. 3.4 (a), Fig. 3.4 (c) e Fig. 3.4 (d)
possuem intervalos simtricos entre as tenses, permitindo obter 4, 5 ou
6 nveis em cada fase com uma transio de um nvel de tenso para
outro com um degrau igual a tenso do inversor meia-ponte (Vx ) . Para
outras relaes entre as tenses dos inversores, conforme apresentado na
Fig. 3.4 (b), so obtidos 6 nveis distintos na tenso de fase, porm as
diferenas de tenso de um nvel para outro no sero mais simtricas.
3.3 Operao do Inversor com Seis Nveis
Nesta seo apresentado o conversor proposto comandado
atravs da modulao com portadoras dispostas em fase (Phase
Disposition PD), apresentada na seo 2.5.1. Para a operao com at
seis nveis na tenso de fase e at onze nveis na tenso de linha so
necessrias cinco portadoras, conforme se pode verificar na Fig. 3.5.
Os parmetros empregados durante a simulao numrica do
inversor so apresentados na Tabela 3.2.
Tabela 3.2 Especificaes do inversor proposto para a operao com
seis nveis na tenso de fase.
Tenso de barramento do inversor trifsico
Vy = 1.200 V
Tenso de barramento dos inversores monofsicos
Vx = 400 V
f c = 1.050 Hz
ndice de modulao
f o = 50 Hz
ma = 0,9
Observa-se que o inversor trifsico opera com uma tenso em seu

barramento de corrente contnua trs vezes maior que a tenso sob a
qual esto submetidos os semicondutores dos conversores meia-ponte.
Os pulsos de comando do inversor trifsico so obtidos
diretamente da comparao do sinal de referncia com a portadora 3
(trs). Enquanto os pulsos de comando para os dois conversores meiaponte advm da comparao do sinal de referncia com as outras quatro
portadoras e de uma lgica com o prprio sinal de comando do inversor
trifsico. Os sinais de comando para os interruptores superiores dos
conversores meia-ponte e do inversor trifsico podem ser visualizados
na Fig. 3.5. Salienta-se que os sinais de comando dos interruptores
inferiores de cada brao so complementares e, portanto, sero omitidos.
Tese de Doutorado

72
1,00
0.0
-1,00
1,00
vPort1 vPort2 vPort3 vPort4 vPort5 v RefA
SA1
0,0
1,00
SA2
0,0
1,00
SA3
0,0
160 ,00
170 ,00
180 ,00
Tempo [ms]
190 ,00
200 ,00
Fig. 3.5 Sinais de comando dos interruptores com a modulao PD.
A lgica de gerao dos pulsos de comando para a operao com

seis nveis mostrada na Fig. 3.6.
Port 2
S 3X
Port 5
S 1X
S 1X'
S 3X'
Port 1
S 3X
Port 4
S 2X
S 2X'
S 3X'
S 3X
Port 3
RefX
S 3X'
Fig. 3.6 Esquema eltrico da lgica necessria para a obteno dos

pulsos de comando para a operao com seis nveis na tenso de fase.
Para o conversor operando com ndice de modulao prximo

unidade, os onze nveis pretendidos na tenso de linha so obtidos. Para
a situao apresentada, com ndice de modulao em torno de 0,9, a
tenso de fase sintetizada com seis nveis enquanto na tenso de linha
Tese de Doutorado

73
so observados nove nveis distintos. Salienta-se que os onze nveis de

tenso possveis so obtidos com ndice de modulao superior a 0,97.
vA
1.000 V
500 V
0V
-500 V
-1.000 V
Vx+ Vy /2
Vy /2
-Vy /2
vAB
2.000 V
1.000 V
0V
-1.000 V
-2.000 V
160,00
DHT = 27 %
-Vx + Vy /2
Vx - Vy /2
-Vx -Vy /2
DHT = 15 %
170,00
180,00
Tempo [ms]
190,00
200,00
Fig. 3.7 Tenses de fase e de linha para o inversor proposto operando

com seis nveis na tenso de fase.
Para a situao apresentada, a Distoro Harmnica Total das

tenses de fase e de linha foram de 26,74 % e 15,02 %, respectivamente.
A operao com seis nveis na tenso de fase, aqui apresentada,
obtida elevando a tenso do barramento de corrente contnua do inversor
trifsico para um nvel trs vezes maior do que a tenso do barramento
de corrente contnua dos inversores meia-ponte. Na Fig. 3.8 mostrado
o mapa de vetores para o inversor proposto em sua operao com seis
nveis na tenso de fase. O mapa vetorial obtido aplicando a
transformao nas matrizes que contm as combinaes possveis
de tenso que cada fase produz na sada. Os vetores que compem o
mapa vetorial de tenses para o conversor proposto podem ser
calculados aplicando-se uma transformao linear que transforma o
sistema das coordenadas abc em um sistema de coordenadas 0 .
Esta transformao conhecida como transformao de Clarke [92] e
pode ser realizada aplicando-se a equao (3.1).
1
v
1
2
2
=
3
v
0
3

Tese de Doutorado
va
2
vb
3
2 vc
(3.1)
74

Onde v , v
representam as amplitudes instantneas das

T
tenses nos eixos e e [ va , vb , vc ] so as tenses de sada em

cada uma das fases no sistema de coordenadas abc . Com isto, as
tenses transformadas podem ser expressas por vetores de coordenadas
( v , v ) . Esta transformao tambm pode ser representada pela relao
(3.2) a qual realiza a transformao empregando um plano complexo.
(3.2)
v = 0 va + 1 vb + 2 vc
Onde:
2
j
= 23 e 3 .
N de Vetores
Redundantes
1
2
1
2
6
6
4
6
10
7
7
4
7
8
8
7
8
13
8
13
13 20
8
13
8
8
13
13
8
8
8
b
Fig. 3.8 Mapa vetorial do conversor proposto para a operao com
seis nveis na tenso de fase.
Os vetores gerados pelo inversor trifsico esto representados em

vermelho e formam um hexgono caracterizado com a mesma cor. Os
vetores gerados pelos inversores meia-ponte esto representados em
preto e, para facilitar a visualizao, seus espaos vetoriais so
Tese de Doutorado

75
representados em azul. A quantidade de vetores redundantes expressa

acima de cada vetor (ponto), sendo que representada apenas a
quantidade de vetores do hexgono central e de um dos seis hexgonos
externos, visto que para os outros hexgonos externos a quantidade de
vetores redundantes a mesma. Esto representados no diagrama os
vetores redundantes considerando todos os estados de comutao
empregveis. Estes vetores redundantes podem ser utilizados para:
reduzir nmero de comutaes, reduzir a tenso de modo comum ou
otimizar a distoro harmnica total da tenso de sada.
Quando a relao entre a tenso do barramento de corrente
contnua do inversor trifsico e dos inversores meia-ponte superior a
trs, o nmero de nveis no aumentado e no mais possvel
sintetizar a tenso de fase com distoro harmnica mnima devido
ausncia de vetores. A Fig. 3.9 apresenta dois exemplos de mapas
vetoriais onde a relao de tenses entre os conversores ultrapassa o
limite. Verifica-se que a elevao da tenso do inversor trifsico afasta
os espaos vetoriais gerados pelos inversores meia-ponte, resultando na
ausncia de vetores em algumas regies, o que limita a operao deste
inversor a seis nveis na tenso de fase, com uma relao de tenses no
superior a trs. Estes vetores no sintetizados so representados por um
crculo vazio enquanto os vetores sintetizados so representados por
crculos preenchidos. Observa-se que a operao com relao de tenses
superior a trs impe ao conversor degraus no simtricos de nveis de
tenso, o que resulta em elevao da distoro harmnica.
Tese de Doutorado

4
3
Vy
=4
Vx
3
4
12
12
12 20
4
2
Vy
=5
Vx
2
4
12
12
4
12 20
1
2
vetores no sintetizados
pelo inversor
2
6
6
10
6
6
2
1
N de vetores redund antes
12
12
12
vetor no sintetizado
pelo inversor
12
4
2
6
6
10
6
6
2
1
N de vetores redund antes
12
12
76
Fig. 3.9 Exemplos da alterao do mapa vetorial do conversor

proposto quando a tenso do inversor trifsico elevada.
Tese de Doutorado

77
3.4
Estratgias de Modulao Hbrida para o Inversor Proposto
Em funo da anlise realizada na seo 3.2 verificou-se que,

independente do nmero de nveis desejado na carga, algumas etapas de
operao resultam na mesma tenso de sada. Observando mais
atentamente este fato, fica evidente que os estados de comutao trs e
sete no so interessantes durante a aplicao prtica do inversor.
Nesses estados de operao as fontes Vx so colocadas em anti-srie,
no influenciando na tenso de sada, apenas elevando a quantidade de
reativo circulante nas mesmas e as perdas do circuito. Em face do
exposto, optou-se por uma modulao que no faa uso destes estados
de operao. Sendo assim, as modulaes PS e PD que realizam a
comutao de todos os semicondutores em alta frequncia e fazem uso
dos estados de comutao trs e sete, no sero empregadas.
Outro requisito desejado, e de extrema relevncia na escolha da
modulao a ser adotada, operar o inversor trifsico na frequncia
fundamental, minimizando as perdas de comutao e permitindo a
utilizao de semicondutores de menores perdas de conduo
(componentes mais lentos).
Com base nestes requisitos definiu-se a modulao por largura de
pulso proposta para o conversor, baseada na comutao do conversor
trifsico na frequncia fundamental e dos conversores meia-ponte em
alta frequncia. Os pulsos de comando so complementares entre os
interruptores S jX e S jX ' , onde j = 1, 2, 3 representa o brao de
interruptores que est sendo comandado e X = A, B, C ilustra a fase a
qual o modulador est associado. Salienta-se ainda que esta modulao
aplicvel somente nas operaes com cinco ou quatro nveis na tenso
de fase, devido quantidade de vetores redundantes presentes nestes
modos de operao.
Observa-se que na operao com 6 (seis) nveis na tenso de fase
a inverso de polaridade na tenso de sada depende diretamente da
comutao do inversor trifsico. Esta caracterstica fica evidente na
Tabela 3.1, onde se verifica que a alterao da polaridade da tenso de
sada depende da comutao do interruptor S3 . Desta forma,
estratgias de modulao com a comutao do inversor trifsico na
frequncia do sinal fundamental de sada so inviveis com 6 (seis)
nveis. Nesta situao no possvel realizar uma transio suave entre
os semiciclos positivo e negativo sem a comutao do inversor trifsico.
Tese de Doutorado
78
3.4.1

Operao do Inversor com Cinco Nveis
Nesta seo explanada a gerao dos pulsos de comando para o

inversor operando com cinco nveis na tenso de fase, ou seja,
Vy
2
= Vx = Vcc .
A gerao dos pulsos de comando para os interruptores do

conversor trifsico resultado da comparao da tenso de referncia
com zero, produzindo uma onda quadrada com frequncia igual da
referncia. Os pulsos de comando para os conversores meia-ponte se
originam da comparao dos sinais de referncia com quatro portadoras
triangulares disposta em fase. Durante o semiciclo positivo do sinal de
referncia, o comando de S1 X depende da comparao entre a portadora
2 (dois) e a referncia, enquanto os pulsos de comando de S2 X
dependem da portadora 1 (um). No semiciclo negativo, os pulsos de S1 X
so fruto da comparao da referncia com a portadora 4 (quatro) e S2 X
tem o comando gerado em funo da portadora 3 (trs). O diagrama
esquemtico contendo a comparao da referncia com as portadoras, a
seleo dos pulsos de comando e a gerao do pulso complementar pode
ser visualizado na Fig. 3.10, enquanto os pulsos de comando so
apresentados na Fig. 3.11.
Port 2
S 3X
Port 4
S 1X
S 1X'
S 3X'
Port 1
S 3X
Port 3
S 2X
S 2X'
S 3X'
S 3X
RefX
S 3X'
Fig. 3.10 Esquema eltrico da modulao proposta para operao

com cinco nveis na tenso de fase.
Tese de Doutorado

79
vRefA
1,00 v
Port1
vPort2
0,00 v
Port3
-1,00
vPort4
S1A
1,00
0,00
1,00
S2A
0,00
1,00
S3A
0,00
60,00
70,00
80,00
Tempo [ms]
90,00
100,00

adotada para o inversor com cinco nveis.
Para demonstrar o funcionamento da modulao proposta foram

realizadas algumas simulaes numricas. As especificaes
empregadas so mostradas na Tabela 3.3.
Tese de Doutorado
80

Tabela 3.3 Especificaes empregadas na simulao com cinco nveis

na tenso de fase.
Vy = 800 V
Tenso de barramento dos inversores monofsicos

ndice de modulao
Vx = 400 V
f c = 1.050 Hz
f o = 50 Hz
ma = 0,9
Utilizando os parmetros apresentados obteve-se a tenso de fase

e a tenso de linha conforme ilustrado na Fig. 3.12.
vA
1.000 V
500 V
0V
-500 V
-1.000 V
Vx+ Vy /2
DHT = 33 %
Vy /2
-Vy /2
vAB
-Vx -Vy /2
2.000 V
1.000 V
0V
-1.000 V
-2.000 V
160,00
DHT = 17 %
170,00
180,00
Tempo [ms]
190,00
200,00

operando com cinco nveis.
Verifica-se que a tenso de fase apresenta cinco nveis distintos,

conforme previsto na anlise das etapas de operao. Observa-se que,
para a aquisio da tenso de fase empregou-se como referncia o ponto
central do barramento de corrente contnua do inversor trifsico.
O mapa de vetores para o conversor operando com uma relao
de tenses entre as fontes de alimentao dos inversores meia-ponte e do
inversor trifsico que proporcione cinco nveis na tenso de fase
apresentado na Fig. 3.13. Verifica-se que a reduo de tenso do
inversor trifsico aproxima os espaos vetoriais gerados atravs das
comutaes dos inversores meia-ponte, elevando a quantidade de
Tese de Doutorado

81
vetores redundantes e possibilitando a aplicao de estratgias de

modulao com comutao do inversor trifsico em baixa frequncia.
j
N de Vetores
Redundantes 2
2
2
1
2
6
8
8
22
22 26
14 16
16
14
14
22
16
22
2
8
14
2
6
Fig. 3.13 Mapa de vetores para o conversor para operao com cinco
nveis na tenso de fase.
DHT [%]
A tenso de linha entre as fases A e B composta de, no

mximo, nove nveis distintos, o que confere uma baixa distoro
harmnica, mesmo sem o uso de filtros. A distoro harmnica total
(DHT) das tenses de fase e de linha em funo do ndice de modulao
visualizada na Fig. 3.14, onde se verifica que a DHT da tenso de
linha para ndice de modulao 0,9 em torno de 17%.
250
225
200
175
150
125
100
75
50
25
0
3 nveis
5 nveis
2
3 3
0,0
0,1
0,2
0,3
0,4
0,5
0,6
ndice de Modulao
DHT Tenso de Fase

DHT Tenso de Linha
7 nveis
4
3 3
0,7
0,8
0,9
1,0
Fig. 3.14 Distoro harmnica total em funo do ndice de

modulao.
Tese de Doutorado
82

Esta estratgia de modulao apresenta bons resultados em

termos de distoro harmnica, porm, o conversor trifsico opera com
modulao constante e em baixa frequncia. Portanto, a distribuio de
potncia entre os conversores varia com o ndice de modulao. Em toda
a faixa o inversor trifsico assume a maior parcela de potncia e, para
ndices de modulao abaixo de 0,6, o inversor trifsico est fornecendo
uma tenso maior que a solicitada pela carga. Esse efeito compensado
pelos inversores monofsicos meia-ponte, que invertem seu fluxo de
energia e passam a devolver para as fontes de entrada, garantindo assim
a componente fundamental de tenso de carga. Essa caracterstica no
interessante para a estrutura, pois exige que os retificadores que
alimentam os inversores monofsicos sejam bidirecionais. A potncia
fornecida pela fonte do inversor trifsico ( P3 ) e a soma da potncia
i =1
fornecida pelas fontes dos inversores monofsicos P1 = PVx ,i em
Potncia Percentual [%]
funo do ndice de modulao apresentada na Fig. 3.15. V-se que a

potncia processada pela fonte do inversor trifsico extremamente
elevada para baixos valores de ma . Observa-se ainda que as fontes
dos conversores meia-ponte processam elevados valores de potncia
ativa no sentido carga-fonte. Observa-se que a potncia fornecida pelos
conversores est parametrizada em funo da potncia de sada. Esta
parametrizao proporciona que a soma das potncias apresentadas na
Fig. 3.15 seja sempre igual a 100 %, isto , igual potncia fornecida
carga independente do seu valor.
Soma das potncias das fontes Vx
300
200
100
0
-100
-200
0,0
0,1
0,2
0,3
0,4
0,5
0,6
0,7
ndice de Modulao
0,8
0,9
1,0
Fig. 3.15 Potncia fornecida pelas fontes de alimentao em funo do

ndice de modulao.
Tese de Doutorado

83
Para solucionar este inconveniente ser empregada neste

conversor a configurao com quatro nveis de tenso na fase, que
possui mais estados de operao redundantes.
3.4.2
Operao do Inversor com Quatro Nveis
Para realizar a operao com quatro nveis na tenso de fase fazse a modificao da relao entre as tenses das fontes Vx e Vy , bem
como a adequao da gerao dos sinais de comando dos interruptores.
A lgica de gerao dos sinais a mesma apresentada para o
conversor com cinco nveis, porm com quatro nveis so exigidas
apenas trs portadoras triangulares, que so combinadas conforme o
esquema da Fig. 3.16.
Port 2
Port 3
Port 1
Port 2
S3X
S 1X
S 1X'
S3X'
S3X
S 2X
S 2X'
S3X'
S 3X
RefX
S 3X'
Fig. 3.16 Circuito empregado para gerao dos pulsos de comando na

modulao com quatro nveis.
A portadora 2 (dois) empregada no semiciclo positivo para

gerar os pulsos de comando do interruptor S1 X . Neste mesmo semiciclo,
a gerao dos pulsos de S2 X obtida com a comparao com a
portadora 1 (um). No semiciclo negativo os pulsos de comando de S1 X
se originam da comparao da portadora 3 (trs) com a referncia e a
portadora 2 (dois) responsvel pela gerao dos pulsos de S2 X . Os
pulsos de comando de S3 X no so influenciados pela mudana de cinco
Tese de Doutorado

84
para quatro nveis. Os novos pulsos de comando, as portadoras e a

referncia da fase A podem ser vistos na Fig. 3.17.
vRefA
1,00 v
Port 1
0,00 vPort2
-1,00
vPort3
S1A
1,00
0,80
0,60
0,40
0,20
0,00
1,00
0,80
0,60
0,40
0,20
0,00
S2A
S3A
1,00
0,80
0,60
0,40
0,20
0,00
160,00
170,00
180,00
Tempo [ms]
190,00
200,00
Fig. 3.17 Sinal das portadoras, sinal de referncia e os pulsos de

comando dos interruptores 1, 2 e 3 (um, dois e trs) da fase A.
Com essas modificaes e as especificaes da Tabela 3.4 foram

realizadas algumas simulaes numricas. Como o circuito simulado
muito semelhante ao apresentado na seo 3.4.1, este no ser
apresentado.
Tese de Doutorado

85
Tabela 3.4 Especificaes empregadas na simulao com quatro
nveis na tenso de fase.
Tenso de barramento cc do inversor trifsico

Tenso de barramento cc dos inversores
monofsicos
ndice de modulao
Vy = 400 V
Vx = 400 V
f c = 1.050 Hz
f o = 50 Hz
ma = 0,9
Com apenas quatro nveis distintos sendo empregados para

sintetizar a tenso de cada fase, o nvel 0 (zero) deixa de ser
sintetizado, fato este comum a todos os inversores com nmero par de
nveis na sada. J a tenso aplicada carga, a de linha, apresenta sete
nveis distintos e, assim como o inversor j apresentado, reproduz uma
tenso com baixo contedo harmnico. As formas de onda das tenses
de fase e de linha podem ser observadas na Fig. 3.18.
vA
600 V
200 V
0V
-200 V
-600 V
Vx+ Vy /2
DHT = 44 %
Vy /2
-Vy /2
vAB
-Vx -Vy /2
1.500 V
750 V
0V
-750 V
-1.500 V
160,00
DHT = 23 %
170,00
180,00
Tempo [ms]
190,00
200,00
Fig. 3.18 Tenso de fase e tenso de linha para o inversor proposto

operando com quatro nveis.
Devido reduo no nmero de nveis que o inversor tem

disposio para conformar o sinal de sada, a quantidade de harmnicas
da configurao com quatro nveis mais elevada que a obtida
anteriormente. Com ndice de modulao de 0,9 foi verificada uma DHT
da tenso de linha de aproximadamente 23 %, enquanto a estrutura com
Tese de Doutorado
86

cinco nveis, nas mesmas condies de operao, conseguiu sintetizar a

tenso de linha com DHT de 17 %. A variao da distoro harmnica
total em funo do ndice de modulao, para o inversor proposto
operando com quatro nveis de tenso na carga, mostrada na Fig. 3.19.
500
DHT da Tenso de Fase

DHT da Tenso de Linha
DHT [%]
400
300
200
100
0
0,0
0,1
0,2
0,3
0,4
0,5
0,6
ndice de Modulao
0,7
0,8
0,9
1,0
Fig. 3.19 Variao da DHT das tenses de fase e de linha para o

inversor proposto com quatro nveis em funo do ndice de
modulao.
Potncia Percentual [%]
A distribuio de potncia entre as fontes de alimentao em

funo do ndice de modulao para o inversor proposto operando com
quatro nveis na tenso de fase visualizada na Fig. 3.20.
500
400
300
200
100
0
-100
-200
-300
-400
0,0

0,1
0,2
0,3
0,43
0,4
0,5
0,6
0,7
ndice de Modulao
0,8
0,9
1,0
Fig. 3.20 Potncia fornecida pelas fontes Vy e Vx em funo do ndice

de modulao.
Nesta situao se verifica que o inversor trifsico entrega um

pouco menos de potncia carga que na operao com cinco nveis.
Tambm se pode averiguar que a faixa da reversibilidade do fluxo de
energia para as fontes dos inversores monofsicos s exigida para
ndices de modulao inferiores a aproximadamente 0,43. A deduo
deste valor ser apresentada na seo 5.2.3.
Tese de Doutorado

87
3.5
Proposta de uma Modulao Hbrida
Uma forma de permitir esta ampla variao da tenso de sada

evitando o emprego de retificadores bidirecionais alterar a modulao
para ndices de modulao menores que . Observa-se que,
teoricamente, o ndice de modulao mnimo com o qual a potncia
processada pelas fontes de alimentao dos conversores meia-ponte
positiva de aproximadamente 0,43. Porm, ao longo deste trabalho
ser sugerido que a alterao da estratgia de modulao ocorra com
ndice de modulao igual a . Este valor empregado para garantir que
a potncia processada pelas fontes de alimentao dos conversores
meia-ponte seja sempre positiva, mesmo que haja pequenas variaes
nas tenses das fontes de alimentao.
Para ndices de modulao inferiores a possvel empregar
apenas os inversores monofsicos para sintetizar a tenso de sada,
enquanto isso o inversor trifsico comandado a no fornecer energia
atravs da habilitao simultnea dos interruptores superiores ou
inferiores. Neste modo de operao, o comando dos interruptores
alterado, conforme lgica apresentada na Fig. 3.21. Este modo de
operao ser denominado de Modo II enquanto a operao que
envolve a comutao do inversor trifsico, apresentada na seo 3.4.2,
ser chamada de Modo I.
Port 2
Port 1
RefX
S 1X
S 1X'
S 2X
S 2X'
S 3X'
S 3X
Fig. 3.21 Esquema eltrico da gerao dos pulsos de comando para

ndice de modulao menor que .
Os pulsos de comando oriundos do esquema apresentado podem

ser verificados na Fig. 3.22, onde se v que as portadoras so dispostas
em fase, porm com nveis cc diferentes. Salienta-se que a escolha da
modulao com as portadoras dispostas em fase se baseia no bom
compromisso entre a distoro harmnica e as perdas por comutao
apresentadas por essa modulao, conforme demonstrado na seo 2.5.5.
Tese de Doutorado
88

Empregando a soluo proposta, o valor mximo de tenso que

pode ser obtido na sada alterado, pois a fonte que alimenta o inversor
trifsico no utilizada para sintetizar a tenso de sada. Desta forma, a
relao entre o sinal de referncia e as portadoras no mais suficiente
para expressar a relao entre a tenso mxima de sada e a tenso de
sada atual. Assim, para ndices de modulao menores que , o ndice
de modulao obtido com o auxlio da equao (3.3).
1,0
0,0
-1,0
1,0
0,0
1,0
0,0
1,0
0,0
v RefA
vPort1
vPort2
S 1A
S 2A
S 3A
60,00
70,00
80,00
Tempo [ms]
90,00
100 ,00
Fig. 3.22 Pulsos de comando do inversor trifsico com ndice de

modulao menor que . Neste caso ma = 1 e m f = 21 .
2
ma , II =
k1 VRef
k2 VPort
(3.3)
Onde, k1 a mxima tenso possvel na sada do conversor

apresentada na expresso (3.4).
k1 = Vx +
Vy
2
(3.4)
E k2 a tenso mxima produzida na sada apenas pelos

inversores monofsicos mostrada em (3.5).
k2 = Vx
(3.5)
Tese de Doutorado

89
Sabendo que a operao com quatro nveis na tenso de fase

obtida empregando uma relao entre a tenso das fontes que alimentam
os inversores monofsicos e a tenso da fonte do inversor trifsico dada
por (3.6), possvel definir o ndice de modulao para a proposta onde
o conversor trifsico no est comutando atravs da expresso (3.7).
Vx = Vy
(3.6)
ma , II =
VRef
V VRef
k1 VRef
=3 x
=3
2
2
k2 VPort
Vx VPort
VPort
(3.7)
Portanto, pode-se verificar que a alterao do modo de operao

resulta em uma mudana na relao entre a tenso de referncia e as
portadoras, de forma a manter a tenso de sada no mesmo patamar.
Sendo assim, observa-se que quando o inversor est operando no
Modo I com ndice de modulao de ma = 1 2 e muda para
Modo II, um novo ndice de modulao deve ser empregado de forma
a manter a mesma tenso de sada, neste caso ma , II = 3 4 .
As tenses de fase e de sada do inversor trifsico, operando no
Modo II, com ndice de modulao ma , II = 3 4 so mostradas na Fig.
3.23.
vA
600 V
400 V
200 V
0V
-200 V
vAB
1.000 V
500 V
0V
-500 V
-1.000 V
160,00
170,00
180,00
Tempo [ms]
190,00
200,00
Fig. 3.23 Tenso de fase e tenso de linha no Modo II de operao

para ma = 1 e m f = 21 .
2
Tese de Doutorado
90

Considerando a expresso (3.7), verifica-se que a mxima tenso

que possvel de aplicar em cada fase com o conversor operando no
Modo II equivalente a 2 3 da tenso mxima de fase para o
conversor operando no Modo I. Portanto, tericamente, a alterao da
estratgia de modulao pode ocorrer para o intervalo de ndice de
modulao apresentado em (3.8).
0, 43 ma 2
(3.8)
Salienta-se que, empregando tcnicas como: injeo de terceira

harmnica [87] ou a modulao CSV-PWM [93], apresentada no
Apndice IV, possvel elevar este valor mximo de tenso sintetizada
pelo inversor operando no Modo I.
Pode-se observar que a tenso de fase possui um nvel contnuo
de valor igual tenso
Vy
2
, que surge devido ao referencial adotado no
incio da anlise. A tenso de linha, que aplicada carga, possui

apenas as componentes alternadas. vlido observar que a tenso de
carga apresenta apenas cinco nveis distintos, a mesma quantidade
sintetizada pelo conversor no Modo I para este ndice de modulao.
Na Fig. 3.24 apresentada a distoro harmnica total da tenso
de linha, para os dois modos de operao, em funo do ndice de
modulao ( ma ) . Em azul est representada a DHT para o conversor
operando no Modo II, cuja curva evolui desde ma = 0,1 at ma = 0, 6 .
Na cor verde representada a DHT do conversor no Modo I, para uma
variao de 0,5 ma 1 . Pode-se observar que a transio entre os
modos de operao realizada de forma suave e que a sobreposio
existente permite a implementao de uma histerese, o que
interessante para aplicaes com controle em malha fechada do inversor.
A Fig. 3.25 mostra a variao da potncia processada pela fonte
que alimenta o inversor trifsico ( P3 ) e a soma das potncias nas fontes
que fornecem energia para os inversores monofsicos PVx ,i em

i =1
funo do ndice de modulao ( ma ) . Observa-se que, com a mudana

do modo de operao, no se produz descontinuidade na potncia
fornecida carga, apenas na potncia que cada inversor fornece.
Tambm se verifica que a potncia fornecida pelas fontes Vx sempre
Tese de Doutorado

91
positiva, eliminando a necessidade de retificadores bidirecionais para os

inversores monofsicos.
250
DHT da tenso de linha no Modo II

DHT da tenso de linha no Modo I
DHT [%]
200
150
100
50
0
0,0
0,1
0,2
0,3
0,4
0,5
0,6
0,7
ndice de Modulao
0,8
0,9
1,0
Fig. 3.24 Variao da distoro harmnica total em funo do ndice

de modulao ( ma ) para o conversor nos dois modos de operao e
m f = 21 .
Potncia [%]
Para comprovar a possibilidade de realizar uma transio suave

entre os modos de operao realizou-se uma simulao numrica do
conversor e, no instante em que a tenso da varivel modo alterada
de 1 (um) para 0 (zero) o conversor passa do Modo I para o Modo
II. As formas de onda de tenso de linha, tenso de fase, do sinal de
comando do modo de operao e da componente fundamental da tenso
de linha so apresentados na Fig. 3.26.
100
90
80
70
60
50
40
30
20
10
0
0,0

0,1
0,2
0,3
0,4
0,5
0,6
0,7
ndice de Modulao
0,8
0,9
1,0
Fig. 3.25 Distribuio de potncia nas fontes Vy e a soma das

potncias nas fontes Vx em funo do ndice de modulao.
Tese de Doutorado
92

vAB
1.000 V
500 V
0V
-500 V
-1.000 V
1.000 V
500 V
0V
-500 V
-1.000 V
1.000 V
500 V
0V
-500 V
-1.000 V
1,00
0,00
600 V
Fundamental
Modulao Modo II
vBC
vCA
Modo
vA
0V
-600 V
600 V
vB
0V
-600 V
80,00
90,00
100,00
Tempo [ms]
110,00
120,00
Fig. 3.26 Formas de onda das tenses de linha na carga, da

componente fundamental da tenso Vab , do sinal de controle do modo
de operao e das tenses de fase Vao e Vbo durante a transio de
padres de modulao do Modo I para o Modo II com ndice de
modulao ma = 1 e com ndice de modulao de frequncia m f = 21 .
2
Tese de Doutorado

93
possvel observar que as formas de onda das tenses de linha

praticamente no se alteram com a troca do modo de operao. J a
tenso de fase tem uma reduo no nmero de nveis e um nvel
contnuo adicionado a mesma, o que no um problema, pois a tenso
de fase necessria apenas para a anlise terica, no sendo aplicada na
carga.
No intuito de verificar a influncia da transio entre as
estratgias de modulao na corrente fornecida carga, conectou-se s
fases do inversor proposto uma carga RL conectada em estrela. Adotouse uma carga de modo que as componentes de alta frequncia na
corrente sejam filtradas. Esta considerao foi adotada para melhorar a
visualizao da componente fundamental da corrente. As correntes na
carga, mostradas na Fig. 3.27, reforam a afirmao de que o modo de
operao pode ser alterado sem que a carga seja submetida a qualquer
tipo de descontinuidade.
iA
iB
iC
Modulao Modo II
400 A
200 A
0A
-200 A
-400 A
80,00
90,00
100,00
Tempo [ms]
110,00
120,00
Fig. 3.27 Correntes de carga durante a transio do modo de

2 f o L
operao para ma = 12 , m f = 100 e
R = 0, 628 .
Em face do exposto optou-se pelo inversor trifsico em cascata

com mdulos meia-ponte e operao com quatro nveis na tenso de
fase para uma anlise mais detalhada dos estados de operao e
Tese de Doutorado
94

dimensionamento dos componentes. Tambm ser considerada a

modulao com dois modos de operao para um desenvolvimento
detalhado. Salienta-se que a aplicao da modulao hbrida proposta
no possvel com o conversor com cinco nveis, pois, devido tenso
mais elevada do inversor trifsico de dois nveis, no h mais a regio
onde os dois modos de operao resultam na mesma tenso de sada,
impossibilitando a operao com retificadores unidirecionais para toda a
faixa de ndice de modulao.
3.6 Proposta de Retificador de Entrada
O inversor proposto necessita de duas fontes de tenso contnuas
e isoladas por fase. Alm disso, o inversor de tenso trifsico de dois
nveis tambm exige a presena de um retificador de tenso para
converter a tenso alternada da rede de alimentao em uma tenso
contnua. Tipicamente tambm se utiliza um retificador isolado para
gerar a fonte de corrente contnua do inversor trifsico.
Conforme apresentado na Seo 3.5, a configurao com
alimentao simtrica para o inversor trifsico proposto aliada
modulao hbrida proposta, permite o fluxo unidirecional de energia
para o inversor. Esta caracterstica imprescindvel para o emprego de
retificadores a diodo e a consequente reduo de custo do sistema
completo. A escolha por retificadores unidirecionais e baseados em
estruturas a diodos se deve tambm a caractersticas como: grande
robustez e simplicidade. Em contrapartida, os retificadores passivos no
possuem controle da tenso de sada frente a variaes de carga e/ou da
rede de alimentao. Alm disso, algumas configuraes de retificadores
passivos a diodos com filtro capacitivo apresentam elevado contedo
harmnico nas correntes de entrada [94].
Visando atender as normas internacionais que impem limites
rgidos quanto circulao de componentes harmnicas de corrente na
rede de alimentao, prope-se o emprego de retificadores passivos e
unidirecionais de 12 pulsos para realizar a converso de corrente
alternada para corrente contnua. O esquemtico completo do inversor
trifsico alimentado pelos retificadores de 12 pulsos a diodos mostrado
na Fig. 3.28.
Tese de Doutorado
Pd 1A
S1A
Vx
Sec1A
Filtro Sintonizado
Ch Rh
Pd 2A
Lh
ix1A
Vx
B
Pd 1B
S1B
Vx
S1A'
D1A'
S2A
D2A
Sec2A
D1A
iA
Sec1B
Pd 2B
S2A'
D2A'
Vx
Sec2B
D1B
iB
C
Pd 1C
Vx
S1B'
D1B'
S2B
D2B
Sec1C
Pd 2C
S2B'
D2B'
Vx
Sec2C
S1C
D1C
S1C'
D1C'
S2C
D2C
S2C'
D2C'
vR
R iR Lin
vS
S iS Lin
Vy
2
S3A
D3A
S3B
D3B
S3C
D3C
vT
T iT Lin
Vy
2
S3A'
D3A'
S3B'
D3B'
S3C'
D3C'
Pd 3
Pd 4
inversor dois nveis
iC

95
Fig. 3.28 Esquema completo do retificador associado ao inversor

proposto.
Tese de Doutorado
retificador
96

O retificador proposto tem as seguintes caractersticas:

Estrutura passiva, robusta e amplamente conhecida;
Baseada em transformadores Delta-Delta-Estrela, cujo
projeto simplificado em relao aos transformadores com
conexes em zigue-zague ou polgono;
possvel construir o retificador com diversas opes de
transformadores, por exemplo: um transformador com um
primrio e oito secundrios, ou oito transformadores, ou um
transformador com dois secundrios (delta e estrela) para o
inversor trifsico e um transformador com dois secundrios
(delta e estrela) para cada uma das fases (alimentando um par
de clulas em meia-ponte);
O retificador que alimenta o inversor trifsico pode empregar
a configurao srie dos secundrios (conforme apresentado
na Fig. 3.28) ou a conexo em paralelo dos secundrios.
Lembrando que, no caso da conexo em paralelo dos
secundrios, necessrio o emprego de um indutor de
interfase para limitar a corrente de circulao entre os
secundrios;
Opcionalmente, filtros sintonizados podem ser incorporados
estrutura para reduzir determinadas componentes harmnicas
e enquadrar corrente de entrada s normas vigentes.
Observa-se que o retificador que alimenta o inversor trifsico
um retificador de 12 pulsos e os retificadores que alimentam os
conversores meia-ponte tambm so de 12 pulsos. Na entrada a corrente
tem caracterstica de 12 pulsos. No vantajoso, tanto do ponto de vista
econmico quanto de desempenho na reduo da distoro harmnica
na corrente de entrada, realizar a defasagem destes retificadores para
que a entrada tenha uma caracterstica de retificador de 24 pulsos. O
retificador de 24 pulsos seria formado por dois retificadores de 12
pulsos que processam potncias diferentes, conforme apresentado na
Fig. 3.20. Em [31] apresentado um retificador que permite emprego de
potncias distintas para as clulas que compem o inversor em cascata
sem a degradao da corrente que circula no retificador de entrada. Esta
tcnica efetiva quando a distribuio de potncia ativa processada
pelos retificadores de entrada no varia durante a operao do inversor.
Para o inversor proposto, esta distribuio de potncia varia conforme o
ndice de modulao, o que inviabiliza o emprego de um retificador de
24 pulsos a partir de um retificador de 12 pulsos para alimentar o
Tese de Doutorado

97
inversor trifsico e um retificador de 12 pulsos para os inversores meiaponte. Salienta-se que o emprego de retificadores de 24 pulsos, tanto
para o inversor trifsico quanto para os inversores meia-ponte, no
compartilha do problema da diviso de potncia.
3.6.1
Simulao do Retificador de Entrada
Para verificar o desempenho do retificador proposto e a exatido

dos valores deduzidos no Anexo II, para a alimentao do inversor de
tenso multinveis hbrido foram realizadas algumas simulaes
numricas. Os parmetros de entrada necessrios para o clculo dos
elementos do retificador proposto so apresentados na Tabela 3.5.
Tabela 3.5 Parmetros de projeto.
Parmetro
Pout
57,3 kW
Lin
5%
fr
50 Hz
Frequncia da rede de alimentao
Vin , rms
220 V
C1o ,2o
10.820 F
C3
3.300 F
ma
0,9
Vx
400 V
Vy
400 V
Vx , y
2%
Ip
70,711 A
Tenso eficaz de fase na entrada

Capacitores de barramento dos
retificadores dos conversores meiaponte. (onde o = A, B ou C so as
fases de sada)
Capacitor de barramento do retificador
do conversor trifsico
Tenso de barramento dos conversores
meia-ponte
Tenso de barramento do inversor
trifsico
Ondulao de tenso nos barramentos
(aproximadamente 8 V)
Corrente de pico na carga
ngulo entre a corrente de carga e a
tenso de referncia
Tese de Doutorado
Valor
Descrio
Lin _ mp
Potncia total de sada

Indutncia de entrada
= 2, 796 mH; Lin _ trif = 1, 051 mH
98

O clculo dos capacitores C1o ,2o que fazem parte dos

retificadores que fornecem energia aos conversores meia-ponte ser
apresentado na seco 5.3. O clculo do capacitor C3 foi baseado no
procedimento de projeto apresentado em [94].
As formas de onda de tenso de alimentao e correntes drenadas
da rede eltrica pelo retificador operando com as especificaes da
Tabela 3.5 so apresentadas na Fig. 3.29.
400 V
200 V
0V
-200 V
-400 V
150 A
100 A
50 A
0A
-50 A
-100 A
-150 A
460
vR ( t )
iR ( t )
470
vS ( t )
iS ( t )
vT ( t )
iT ( t )
480
Tempo [ms]
490
500
Fig. 3.29 Tenses de fase e corrente de fase na entrada do retificador

proposto com o inversor multinveis operando no modo I.
Observa-se que a corrente apresenta um formato quase senoidal

com pouca distoro harmnica. Tambm visvel uma pequena
defasagem (aproximadamente 15) entre a tenso e a corrente de
entrada. Esta defasagem proveniente da impedncia de entrada do
circuito, a qual foi adotada como 5%.
A Fig. 3.30 apresenta a decomposio em srie de Fourier da
corrente de entrada parametrizada em funo da componente
fundamental de corrente. Pode-se verificar que as maiores amplitudes
das componentes harmnicas esto situadas nas ordens 11 e 13,
respectivamente. Esta caracterstica j era esperada em funo da
aplicao do retificador de 12 pulsos. Observa-se que a distoro
harmnica total da corrente de entrada encontra-se na ordem de 7 %.
Tese de Doutorado

99
10%
iR (n)
iR (1)
8%
DHT = 6,9%
6%
4%
2%
0%
1
5 7
11 13
19
23 25
31
35 37
Ordem das componentes harmnicas
49
Fig. 3.30 Transformada rpida de Fourier da corrente na entrada do

retificador.
A IEC 61000-3-4 estabelece os limites de amplitude das

componentes harmnicas para equipamentos trifsicos com correntes de
fase superiores a 16 A e correntes de curto circuito na entrada da
instalao entre 33 e 120 vezes a corrente de entrada. A comparao
entre as principais componentes harmnicas do retificador proposto e a
norma IEC 61000-3-4 apresentada na Tabela 3.6.
Tabela 3.6 Comparao entre as componentes harmnicas de
corrente do retificador proposto e a norma IEC 61000-3-4.
Corrente
3
5
7
9
11
13
15
17
19
21
23
Tese de Doutorado
Valor terico
21,6 A
10,7 A
7,2 A
3,8 A
3,1 A
2,0
0,7
1,2
1,1
0,3
0,9
Valor obtido na simulao

0,06 A
2,07 A
2,28 A
0,04 A
6,80 A
3,89 A
0,04 A
0,08 A
0,33 A
0,03 A
0,89 A
100

Analisando a comparao demonstrada na Tabela 3.6 verifica-se

que apenas duas componentes harmnicas no esto abaixo dos valores
recomendados pela norma. Estas componentes, de 11 e 13 ordens,
podem ser reduzidas com o auxlio de filtros de harmnicas sintonizados
nestas frequncias. Observa-se ainda que a componente harmnica de
ordem 23 atingiu um valor muito prximo ao limiar estabelecido pela
norma, sendo aconselhvel uma anlise mais criteriosa sobre a
necessidade de filtragem desta componente harmnica na aplicao
prtica deste conjunto retificador de 12 pulsos / inversor multinvel
hbrido proposto.
A tenso sobre os capacitores de cada uma das fontes de
alimentao dos conversores meia-ponte apresentada nas Fig. 3.31 (a),
Fig. 3.31 (b) e Fig. 3.31 (c). As tenses esto agrupadas por fase, na
figura (a) as tenses dos retificadores da fase A, na figura (b) as
tenses dos retificadores da fase B e na figura (c) as tenses dos
retificadores da fase C. A tenso sobre o capacitor da fonte de
alimentao que fornece energia ao retificador trifsico apresentada na
Fig. 3.31 (d).
(a)
410 V
400 V
390 V
(b)
410 V
400 V
390 V
vC1A (t)
410 V
400 V
390 V
391,0 V v (t)
C3
(d) 389,5 V
388,0 V
460
(c)
vC2A (t)
vC2B (t)
vC1B (t)
vC1C (t)
470
vC2C (t)
480
Tempo [ms]
490
500
Fig. 3.31 (a) Tenso sobre os capacitores C1 A , C2 A , (b) tenso sobre os

capacitores C1B , C2 B , (c) tenso sobre os capacitores C1C , C2C , tenso
sobre o capacitor C3 .
A ondulao de tenso dos retificadores que fornecem energia

para os conversores meia-ponte ficou em torno de 14,6 V, um pouco
abaixo do valor de projeto (16 V). A ondulao de tenso do capacitor
que pertence ao retificador que fornece energia para o inversor trifsico
ficou bem abaixo do valor projetado, em torno de 3 V. Porm, na
Tese de Doutorado

101
prtica, a especificao deste capacitor deve ocorrer em funo da sua

corrente eficaz e no da capacitncia. Isto ocorre, em aplicaes de
mdia tenso, em funo em funo da tecnologia atual de fabricao de
capacitores eletrolticos [95].
O retificador de 12 pulsos que fornece energia ao inversor
trifsico composto de dois retificadores de 6 pulsos conectados em
paralelo atravs de uma indutncia de interfase. A corrente que circula
na indutncia de interfase e a corrente de sada de cada retificador de 6
pulsos so mostradas na Fig. 3.32. Observa-se que a corrente do
retificador 4 idntica corrente que circula na indutncia de
interfase. J a corrente do retificador 3 possui uma ondulao maior,
pois alm da corrente da indutncia de interfase circula por este
enrolamento a componente alternada da corrente de carga. Salienta-se
ainda a boa diviso de corrente entre os retificadores, cada um
circulando aproximadamente 50 % da corrente de carga.
40 A
30 A i Ldc (t)
20 A
10 A
0A
40 A
30 A
20 A
10 A
i Ret4(t)
iRet3 (t)
0A
480
485
490
Tempo [ms]
495
500
Fig. 3.32 Corrente na indutncia de interfase e na sada de cada

retificador de 6 pulsos que compem o retificador de 12 pulsos que
fornece energia para o inversor trifsico.
A Tabela 3.7 apresenta os valores calculados analiticamente de

corrente mdia e eficaz nos diodos dos retificadores que alimentam os
conversores meia-ponte e o conversor trifsico. Na coluna a direita so
mostrados os valores obtidos atravs de simulao numrica. Estes
resultados confirmam a adequao da metodologia utilizada, permitindo
sua aplicao na especificao destes semicondutores.
Tese de Doutorado
102

Tabela 3.7 Comparao entre os valores calculados e os valores

simulados de correntes nos diodos retificadores.
Correntes nos diodos dos
retificadores
I D _ trif , avg
Valores
calulados
Valores obtidos na
simulao
11,22 A
11,26 A
I D _ trif , rms
19,22 A
19,33 A
I D _ mp , avg
4,22 A
4,20 A
I D _ mp , rms
7,22 A
7,25 A
Simulaes com o inversor proposto operando no Modo II.

Foram realizadas algumas simulaes para anlise do
comportamento do retificador proposto na situao onde o conversor
opera no Modo II, ou seja, quando o inversor trifsico no est
processando energia. Para estas simulaes foram empregados os
mesmo parmetros de projeto apresentados, alterando-se somente a
estratgia de modulao e o ndice de modulao ( ma = 0,5 ) .
A Fig. 3.33 apresenta as formas de onda de tenso de fase na
entrada do retificador e as correntes drenadas da rede de alimentao.
Verifica-se que o comportamento do retificador de 12 pulsos no foi
alterado significativamente devido mudana da estratgia de
modulao. Esta caracterstica valida o retificador proposto para a
aplicao com o inversor multinveis hbrido com a estratgia de
modulao proposta na seo 3.5.
Tese de Doutorado

103
400 V
200 V
0V
-200 V
-400 V
vR ( t )
60 A
40 A
20 A
0A
-20 A
-40 A
-60 A
460
iR ( t )
470
vS ( t )
iS ( t )
vT ( t )
iT ( t )
480
Tempo [ms]
490
500
Fig. 3.33 Tenses de fase e corrente de fase na entrada do retificador

proposto com o inversor multinveis operando no Modo II.
3.7
Concluso
Este captulo apresentou a topologia proposta para esta tese de

doutorado, o inversor multinveis hbrido baseado na associao em
cascata de um inversor trifsico de dois nveis com pares de clulas de
conversores meia-ponte em cada uma das fases. Para este inversor
multinveis proposto foram apresentadas os estados de comutao de
uma das fases e, atravs destas etapas, pode-se verificar a presena de
estados de operao redundantes. Os estados de comutao redundantes,
caracterizados nas etapas trs e sete, colocam em srie duas fontes de
tenso de mesma tenso com a polaridade inversa. Este processo gera
um esforo desnecessrio nestas fontes e, embora permita o controle do
fluxo de energia nestas fontes, no foi/ser aplicado neste trabalho.
Aps a apresentao dos estados de comutao foi realizada uma
anlise das possibilidades de operao do inversor proposto. Verificouse que o inversor proposto em sua verso simtrica (empregando todas
as fontes de alimentao com tenso idntica) propicia 4 (quatro) nveis
de tenso na tenso de fase. Tambm avaliou-se a operao com a
assimetria das fontes de tenso, onde foi possvel sintetizar at 6 (seis)
nveis na tenso de fase. Estas opes de operao foram apresentadas e,
atravs das anlises tericas e das simulaes numricas pde-se
concluir:
A operao com 6 (seis) nveis na tenso de fase permite
sintetizar uma forma de onda com a menor distoro
harmnica dentre as possibilidades de operao do inversor
Tese de Doutorado
104

proposto. Porm, esta configurao exige que os

semicondutores do inversor trifsico suportem uma tenso
trs vezes superior tenso que devem suportar os
interruptores dos conversores meia-ponte. Alm disso,
operaes com comando do inversor trifsico em baixa
frequncia no podem ser realizadas;
A operao com 5 (cinco) nveis na tenso de fase sintetiza
formas de onda com a segunda menor distoro harmnica e
esta operao pode ser realizada com a comutao em baixa
frequncia do inversor trifsico (modulao hbrida). Os
pontos negativos deste modo de operao esto associados
tenso suportada pelos semicondutores do inversor trifsico,
que o dobro da tenso de bloqueio dos interruptores dos
conversores meia-ponte e pela necessidade de retificadores
com fluxo bidirecional de energia para a alimentao dos
conversores meia-ponte quando empregada a modulao
hbrida;
O inversor hbrido proposto operando com alimentao
simtrica se mostrou bastante interessante devido s seguintes
caractersticas: baixa distoro harmnica nas tenses de fase
e de linha, todos os interruptores so submetidos ao mesmo
nvel de tenso e permite a operao com modulao hbrida
empregando retificadores com fluxo unidirecional de energia.
Estas virtudes resultaram na escolha desta configurao
(inversor proposto com alimentao simtrica, modulao
hbrida e retificadores unidirecionais) para uma anlise mais
detalhada.
Aps a definio da estrutura que ser explorada com maiores
detalhes, o passo seguinte foi a proposio de um retificador passivo
unidirecional para a alimentao do inversor proposto. O retificador
sugerido foi do tipo passivo de 12 pulsos, baseado em transformadores
de trs enrolamentos, na configurao delta-delta-estrela. Este
retificador muito empregado pela indstria no acionamento de motores
de mdia tenso e se mostrou adequado na converso ca-cc. A corrente
drenada por este retificador da rede de alimentao quase senoidal,
sendo necessrios apenas alguns filtros sintonizados para o
cumprimento da norma IEEE 519.
Tese de Doutorado
Anlise das Tenses de Sada do Inversor Trifsico Hbrido

de Quatro Nveis
105
Captulo 4 Anlise das Tenses de Sada do Inversor

Na maioria dos casos os inversores operam com ndice de
modulao prximo ao valor nominal de projeto, geralmente maior que
0,7. Em aplicaes com cargas motrizes, por exemplo, a excurso do
ndice de modulao se faz necessria, tanto na acelerao do motor
quanto na sua frenagem. Portanto, de forma a no limitar as aplicaes
do inversor proposto, necessrio prover uma modulao que permita
uma ampla excurso da tenso de sada.
Neste captulo apresenta-se a anlise no espao vetorial das
tenses de fase e de linha. Para isto, foi utilizada a transformada de
Clarke e a srie de Fourier para formas de onda dependentes de duas
variveis.
4.1 Anlise Vetorial dos Estados de Operao para o Inversor
Proposto
Empregando os estados de operao possveis para uma fase
apresentados na seo 3.1 e a transformao linear, conhecida como
transformao de Clarke, apresentada na equao (4.1), pode-se obter os
vetores no novo sistema de coordenadas.
1
v
2
1
2
=
v
0
3

va
2
vb
3
2 vc
(4.1)
Para a aplicao da transformao empregou-se os valores

normalizados de tenso de sada nas fases, conforme apresentado na
Tabela 4.1. Observa-se que as tenses mximas, tanto a positiva ( + P )
quanto a negativa ( + N ) , s podem ser obtidas com uma nica
combinao de semicondutores conduzindo. Enquanto as tenses
intermedirias, denominadas ( P, N ) podem ser aplicadas na carga com
trs combinaes de comutao.
Verifica-se ainda na Tabela 4.1 dois estados de comutao em
destaque. Estes estados no sero utilizados pela modulao proposta.
Estas duas combinaes associam as fontes de alimentao dos
conversores meia-ponte em anti-srie, elevando a corrente eficaz nestas
fontes isoladas.
Tese de Doutorado

de Quatro Nveis
106
Tabela 4.1 Combinaes possveis de estados de comutao em cada

fase do inversor.
va , vb , vc
va , vb , vc
S1
S2
S3
0
1
0
0
0
0
3 2 Vcc
2 Vcc
2 Vcc
+ 1 2 Vcc
+1
0
1
0
0
1
1
2 Vcc
+ 2 Vcc
+1
+ 2 Vcc
+1
+ 2 Vcc
+P
+3
Estado
Reais
1
1
1
1
Normalizados
Aplicando a transformao de Clarke s tenses de fase

normalizadas apresentadas na Tabela 4.1, so obtidos os vetores
v
v . Estes vetores, seus respectivos valores de mdulo e fase e as
combinaes de estados de comutao que os geraram podem ser

conferidos na Tabela 4.2 e na Tabela 4.3.
Tabela 4.2 Vetores calculados atravs da transformao de Clarke
(vetores curtos).
Vetor
Estados de
Comutao
( N N N ) ;
( N N N ) ;
P
P
P
;
)
(
( + P + P + P )
[0
( N N N ) ;
( P N N ) ;
( + P P P )
2 2
3
0]
Mdulo e Fase
dos Vetores
0 0o
2 2 0o
3
Tese de Doutorado

de Quatro Nveis
( N N N ) ;
( P P N ) ;
( + P + P P )
( N N N ) ;
( N P N ) ;
( P + P P )
( N N N ) ;
( N P P ) ;
( P + P + P )
( N N N ) ;
( N N P ) ;
( P P + P )
( N N N ) ;
( P N P ) ;
( + P P + P )
( P N N ) ;
( + P N N )
2
3
2 2 120o
3
2 2
3
2 2 180o
3
2
3
4 2
3
2 2 120o
3
2 2 60o
3
4 2 0o
3
2 2 30o
( P N N ) ;
( + P P N )
3 2
3
( P P N ) ;
( + P + P N )
2 2
3
2 2
10
( N P N ) ;
( P + P N )
11
( N P N ) ;
( N + P N )
2 2
3
12
( N P N ) ;
( N + P P )
3 2
3
Tese de Doutorado
2 2 60o
3
2
3
2
3
0 2 2
107
4 2 60o
3
2 2 90o
2 2
o
4 2 3 120
2
2 2 150o

de Quatro Nveis
108
13
( N P P ) ;
( N + P + P )
4 2
3
4 2 180o
3
14
( N N P ) ;
( N P + P )
3 2
3
2 2 150o
15
( N N P ) ;
( N N + P )
2 2
3
2 2
4 2 120o
3
16
( N N P ) ;
( P N + P )
17
( P N
( + P N
P);
+ P )
2 2
3
2 2
4 2 60o
3
18
( P N
( + P N
N ) ;
P )
3 2
3
0 2 2
2 2 90o
2 2 30o
Na Tabela 4.2 podem ser observados os vetores de menor mdulo

e maior redundncia, enquanto na Tabela 4.3 so apresentados os
vetores de maior mdulo.
Tabela 4.3 Vetores calculados atravs da transformao de Clarke
(vetores longos).
Vetor
Estados de
Comutao
19
( + P N
N )
20
( + P
21
( + P P N )
22
23
6 2
3
Mdulo e Fase dos

Vetores
6 2 0o
3
2 14 19,107o
3
4 2
3
2 2
2 14 40,893o
3
( + P + P N )
3 2
3
3 2
6 2 60o
3
( P + P N )
2
3
N )
5 2
3
3 2
2 14 79,107o
3
Tese de Doutorado

de Quatro Nveis
24
( N
25
( N
+ P N )
26
( N
+P
27
( N
+ P P )
28
( N
+ P N )
N )
+ P + P )
2
3
3 2
109
2 14 100,893o
3
3 2
3
3 2
6 2 120o
3
4 2
3
2 2
2 14 139,107o
3
5 2
3
6 2
3
5 2
3
2 14 160,893o
3
6 2 180o
3
2 14 160,893o
3
29
( N
P + P )
30
( N
31
( N
32
( N
+ P )
2
3
33
( P N
+ P )
2
3
34
( + P N
+ P )
3 2
3
3 2
6 2 60o
3
4 2
3
2 2
2 14 40,893o
3
2 14 19,107o
3
+ P )
+ P )
35
( + P N
P )
36
( + P N
N )
4 2
3
2 2
3 2
3
3 2
5 2
3
3 2
3 2
2 14 139,107o
3
6 2 120o
3
2 14 100,893o
3
2 14 79,107o
3
O diagrama vetorial completo com os trinta e sete vetores

traados no plano visualizado na Fig. 4.1. Nesta figura pode ser
conferido o espao vetorial gerado pelo inversor trifsico, representado
pelos vetores sinalizados com o crculo vermelho, e a quantidade de
estados de comutao redundantes para cada vetor, representado pelo
nmero entre parnteses prximo ao respectivo vetor. Observa-se que os
Tese de Doutorado

de Quatro Nveis
110
estados redundantes representados consideram todas as combinaes

possveis de comutao dos interruptores.
j
v 25
(Estados Redundantes)
v 26
v 27
v 28
(1)
(3)
v 13
v 29
(3)
v 30
(18)
v9
(12)
v2
(1)
(3)
(18)
(56)
v5
(18)
v1
v0
(39)
(39)
v15
(12)
(1)
(3)
v31
v 32
(3)
(12)
(3)
v33
(3)
(18)
v17
(18)
v 20
(12) (1)
v 18
(39)
v16
(3)
v7
(39)
v6
v 21
v8
(39) (39)
v4
(3)
(3)
v 10
v3
(18)
v 22
v 23
(12)
(12)
v14
(3)
v11
(3)
v 12
(1)
v 24
(1)
v34
v19
v36
v35
Espao gerado pelo

inversor trifsico
de dois nveis
Fig. 4.1 Representao no plano dos vetores gerados pelo

inversor trifsico proposto.
4.2
Anlise Terica da DHT das Tenses de Sada
Para realizao do clculo analtico da distoro harmnica total

das tenses de sada de um conversor com modulao PWM senoidal
necessrio que se encontre equaes que representem matematicamente
a tenso de sada do conversor. O conceito bsico da modulao
senoidal por largura de pulso est fundamentado na aplicao de
comparao da um sinal de baixa frequncia com um sinal de alta
frequncia: desta comparao so obtidos os pulsos de comando para
operar o conversor. Este tipo de estratgia produz na sada do conversor
o sinal de baixa frequncia fundamental (desejado) e um contedo
harmnico indesejvel, intrnseco estratgia de modulao empregada.
As equaes que representam a tenso de sada do conversor devem
conter as componentes de alta e baixa frequncias, de forma a garantir a
validade do modelo matemtico.
Tese de Doutorado

de Quatro Nveis
4.2.1
111
Representao em Srie de Fourier de uma Forma de Onda

com Dupla Varivel
O modelo matemtico mais utilizado para estas anlises emprega

o conceito da representao em srie de Fourier de uma forma de onda
com dupla varivel, o qual apresentado em detalhe por Holmes [87] e
ser brevemente introduzido nesta seo.
O princpio da decomposio de Fourier de qualquer sinal
varivel no tempo e peridico que qualquer sinal f ( t ) pode ser
expresso como uma srie infinita de componentes sinusoidais
harmnicas, conforme a equao (4.2).
f (t ) =
a0
+ an cos ( n t ) + bn sen ( n t )
2 n =1
(4.2)
Onde:
an =
bn =
f ( t ) cos ( n t ) dt
n = 0,1,...,
(4.3)
f ( t ) sen ( n t ) d t
n = 0,1,...,
As expresses (4.2) e (4.3) so vlidas quando o sinal f ( t )

funo de apenas uma varivel dependente da frequncia. No caso de
inversores com modulao PWM existem duas variveis em frequncias
distintas a serem representadas, a fundamental e a da portadora, e suas
mltiplas (harmnicas), e a funo f ( t ) decomposta atravs da srie de
Fourier apresentada na expresso (4.4).
f (t ) =
A00
+ A0 n cos n (o t + o ) + B0 n sen n ( o t + o )
2 n =1
+ Am 0 cos m (c t + c ) + Bm 0 sen m (c t + c ) (4.4)

m =1
Amn cos m (c t + c ) + n (o t + o ) +
m =1 n = mn sen m ( c t + c ) + n ( o t + o )
( n 0)
Onde:
Tese de Doutorado

de Quatro Nveis
112

Amn =
f ( x, y ) cos ( m x + n y ) dx dy
2 2
Bmn =
1
f ( x, y ) sen ( m x + n y ) dx dy
2 2
(4.5)
x = c t + c ; y = o t + o
Sendo que:
c = 2 f c
o = 2 f o
(4.6)
n = ,..., 2, 1,0, +1, +2,..., +

m = 0, +1, +2,..., +
As variveis f c e f o so, respectivamente, a frequncia da

portadora e a frequncia fundamental do sinal modulante do inversor. E
as variveis n e m representam os ndices das harmnicas da
frequncia fundamental e da frequncia de comutao, respectivamente.
A equao (4.5) pode ser apresentada na forma complexa
conforme visualizado na equao (4.7).

Cmn = Amn + j Bmn =
1
j m x + n y )
f ( x, y ) e (
dx dy
2 2
(4.7)
Portanto, para cada conversor e estratgias de modulao

adotadas, necessrio que sejam encontradas as funes f ( x, y ) e os
limites de integrao em toda a faixa de operao.
Considerando o sinal de referncia sinusoidal para uma das fases
do conversor, apresentado na equao (4.8), e os sinais das portadoras
triangulares, podem ser deduzidos os limites de integrao das variveis
auxiliares x e y. As formas de onda que representam a modulao
com as portadoras dispostas em fase so mostradas na Fig. 4.2.
Tese de Doutorado

de Quatro Nveis
113
vRef
3,00
2,00 VPort1
1,00
0,00 VPort2
-1,00
-2,00
y =o t + o
VPort3
-3,00
(a)
y1
1,00
0,00
y2
3 ma cos ( y )
0
-
-2
x-1
x =c t + c
x-1
-1,00
(b)
Fig. 4.2 Formas de onda do sinal de referncia e das portadoras para

um perodo do sinal fundamental (a) e para um perodo de comutao
(b).
vRef = 3 ma cos ( y )
(4.8)
A equao que representa a rampa de subida do sinal da

portadora 2 (dois) pode ser visualizada em (4.9).
rampa =
2
x 1
(4.9)
Igualando a equao que representa o sinal de referncia (4.8)

com a equao que representa a portadora (4.9) pode-se calcular um dos
limites de integrao do eixo x. O resultado desta operao pode ser
observado na equao (4.10) e representa um dos limites para o eixo
x. Estes limites caracterizam a transio entre os nveis sintetizados na
sada.
Tese de Doutorado
114
x=

de Quatro Nveis
3 ma cos ( y ) + 1
2
(4.10)
Empregando o conceito apresentado com as outras duas

portadoras, bem como com a rampa de descida da portadora 2 (dois),
podem ser obtidos os seis limites de integrao do eixo x,
apresentados na expresso (4.11).
x1 = 2 3 ma cos ( y ) 1
Portadora 1
x = 3 m cos ( y ) 1
a
2
2
x3 = 2 3 ma cos ( y ) + 1
Portadora 2
x = 3 m cos ( y ) + 1
a
4
2
x5 = 2 3 ma cos ( y ) + 3
Portadora 3
x = 3 m cos ( y ) + 3
a
6
2
(4.11)
Os limites de integrao para o eixo y, representados na Fig.

4.2 por y1 e y2 , so obtidos igualando-se o sinal de referncia a 1 (um)
e -1 (menos um), respectivamente. Estas dedues podem ser
visualizadas na expresso (4.12).
1
y1 = acos
3 ma
1
y2 = acos
3 ma
(4.12)
Conhecendo os limites de integrao dos eixos x e y e o valor

de tenso sintetizado na sada do conversor devido comparao da
referncia com cada uma das portadoras, pode-se representar a clula
unitria do inversor na Fig. 4.3, onde esto representadas as curvas de
nveis de tenso de fase de sada em funo das variveis de integrao
( x, y ) .
A clula unitria uma representao grfica em curvas de nvel
que apresenta o comportamento da tenso de sada em funo das
Tese de Doutorado

de Quatro Nveis
115
variveis x e y , que so os ngulos instantneos em relao s

frequncias de comutao e fundamental, respectivamente. Esta
representao em curvas de nvel apresenta vrios contornos que
delimitam os instantes onde ocorre a transio de um nvel para o outro
na tenso de sada. Este tipo de representao permite uma anlise mais
clara do equacionamento que deve ser efetuado para a determinao da
tenso de sada do conversor, simplificando a obteno dos limites de
integrao e da quantidade de equaes a serem solucionadas. Esta
representao grfica chamada de clula unitria pois expressa os
nveis das tenses de sada em funo de um perodo tanto da
moduladora quanto da portadora. Salienta-se que a clula unitria
apresentada vlida apenas para o Modo I de operao.
x6
-3 Vcc
x5
-3 Vcc
-Vcc
x4
y1
x1
x2
y2
x3
Vcc
3 Vcc
y = o t+ o 0
-1
Vcc
-2
-Vcc
-3 Vcc
-2
-1
-3 Vcc
0
x = c t + c
Fig. 4.3 Representao da clula unitria do inversor quatro nveis

proposto.
Realizando uma disposio horizontal de clulas unitrias e de

uma reta, representando a evoluo linear do tempo com relao s
variveis de integrao ( x, y ) sobre as clulas, possvel obter-se
graficamente a tenso de fase de sada do inversor. Para isto, utilizam-se
as interseces entre a reta temporal e os limites das clulas unitrias
para definir os instantes de comutao e as amplitudes da tenso de fase
Tese de Doutorado

de Quatro Nveis
116
analisada. A quantidade de clulas unitrias empregadas nesta operao

define a frequncia de comutao do sinal de sada. Este conceito
representado na Fig. 4.4.
+3
+1
-1
-3
Fig. 4.4 Representao da tenso de sada atravs das clulas

unitrias para ma = 0,9 e m f = 8 .
Atravs da anlise da clula unitria representada na Fig. 4.3 e da

expresso (4.7) podem ser obtidas as equaes para o clculo das
componentes harmnicas da tenso de sada de uma fase. Sero
apresentadas as seis equaes para o clculo da regio composta pelos
valores positivos de x e y. As outras dezoito integrais podem ser
obtidas de forma anloga. A regio que sintetiza a maior tenso positiva
de sada contabilizada pela equao (4.13).
y x
Cmn _ 1 =
Vcc 1 1
j m x + n y )
3 e (
dx dy
2
2 0 0
(4.13)
A regio onde a tenso de sada igual a +Vcc expressa pelas

relaes (4.14) e (4.15).
y
Cmn _ 2 =
Vcc 1
1 e j ( m x + n y ) dx dy
2 2 0 x1
Cmn _ 3 =
Vcc 2 3
2 2 y1 0
(4.14)
y x
(4.15)
Para a tenso de sada igual a Vcc tm-se as equaes (4.16) e

(4.17).
y
Cmn _ 4 =
Vcc 2
2 2 y1 x3
(4.16)
Tese de Doutorado

de Quatro Nveis
117
Cmn _ 5 =
Vcc 5
2 2 y2 0
(4.17)
A equao (4.18) define o clculo para a regio onde a tenso de

sada atinge o mximo negativo, ou seja, 3 Vcc .
Cmn _ 6 =
Vcc
j m x + n y )
3 e (
dx dy
2 2 y2 x5
(4.18)
O clculo de todas as vinte e quatro integrais duplas permite obter

as componentes harmnicas da tenso de sada. Para o conversor
proposto no possvel obter uma expresso analtica que represente a
tenso de sada, portanto, a integrao deve ser realizada
numericamente, atribuindo os valores do ndice de modulao e da
ordem das harmnicas.
Para validar os clculos apresentados realizou-se uma integrao
numrica com as condies apresentadas na Tabela 4.4.
Tabela 4.4 Parmetros empregados na integrao numrica para o
clculo das componentes harmnicas.
Varivel
Nome
Valor
fo
50 Hz
fc
1.000 Hz
ma
ndice de Modulao
0,9
Vcc
Tenso de Barramento
1 V
3
Os resultados do clculo terico e de uma simulao numrica

so apresentados na Fig. 4.5. Na Fig. 4.5 (a) so mostradas as primeiras
cinqenta harmnicas da tenso de sada obtidas atravs de integrao
numrica, enquanto a Fig. 4.5 (b) apresenta a transformada rpida de
Fourier da tenso de sada obtida atravs de um programa de simulao
de circuitos eltricos (PSIM).
Tese de Doutorado
118
1,0

de Quatro Nveis
|C m,n |
0,9
0,8
0,7
0,6
0,5
0,4
0,3
0,2
0,1
0,0
0
(a)
FFT( vA)
500
1.000
1.500
Frequncia [Hz]
2.000
2.500
3.000
500
1.000
1.500
Frequncia [Hz]
2.000
2.500
3.000
1,0
0,9
0,8
0,7
0,6
0,5
0,4
0,3
0,2
0,1
0,0
(b) 0
Fig. 4.5 Componentes harmnicas calculadas (a) e a transformada

rpida de Fourier da tenso de fase de sada obtida atravs de
simulador de circuitos (b).
A grande similaridade entre os resultados de clculo e a

simulao numrica valida as equaes previamente deduzidas.
As expresses que representam as tenses de linha podem ser
obtidas realizando a subtrao entre as tenses de duas fases. A anlise
em srie de Fourier da tenso de linha apresentada na Fig. 4.6. Os
Tese de Doutorado

de Quatro Nveis
119
valores calculados so representados pelos crculos com a cor preta e o

grfico com a linha vermelha a transformada rpida de Fourier deste
mesmo sinal obtido atravs de simulador numrico.
0,030
FFT( vAB )
0,025
|C m,n |
Simulao
Valor calculado
0,020
0,015
0,010
0,010
0
50 0
1.000
1. 500
Frequncia [Hz]
2.000
2. 500
3.000
Fig. 4.6 Componentes harmnicas calculadas analticamente

(representadas pelos crculos) e a transformada rpida de Fourier da
tenso de fase de linha obtida atravs de simulador de circuitos
(representada com um trao).
Observa-se que h uma grande semelhana entre os valores

calculados e obtidos com o simulador, validando o procedimento de
clculo adotado.
A Distoro Harmnica Total das tenses de fase e de linha
obtidas em cada uma das formas de clculo visualizada na Tabela 4.5.
Tabela 4.5 Comparao da Distoro Harmnica Total obtida atravs
do clculo das integrais e de simulao numrica para as tenses de fase
e de linha (truncamento com 30 harmnicas principais e 30 bandas
laterais, 31,5 kHz).
Varivel
DHT fase
DHTlinha
Nome
Distoro
Harmnica
Total da tenso
de fase
Distoro
Harmnica
Total da tenso
de linha
Tese de Doutorado
Mtodo
Valor
Clculo
42,90 %
Simulao
44,19 %
Clculo
22,80 %
Simulao
23,5 %
Erro
-2,92 %
-2,79 %
120

de Quatro Nveis
A comparao dos resultados obtidos com o programa de

simulao de circuitos e com o clculo das integrais resulta em um erro
percentual menor do que 3 %, devido ao truncamento realizado,
novamente validando o estudo realizado.
4.3 Concluso
Neste captulo foram apresentadas as anlises tericas das tenses
de fase e de linha do inversor proposto operando com alimentao
simtrica e com a modulao hbrida proposta. Na primeira seo do
captulo foi apresentada a transformao linear conhecida como
transformao de Clarke. Esta transformao possibilitou o clculo dos
valores de mdulo e fase dos vetores que podem ser sintetizados pelo
inversor proposto. Este conceito importante especialmente quando se
deseja empregar uma modulao que realize a escolha dos vetores a
serem utilizados. O conhecimento dos estados de comutao que podem
ser gerados e das combinaes de semicondutores que permitem impor,
na sada, cada nvel de tenso. Este conhecimento pode ser empregado
em uma modulao vetorial para o aprimoramento de caractersticas
como: reduo de perdas nos semicondutores, reduo da distoro
harmnica da tenso de fase, reduo do nmero de comutaes,
reduo da tenso de modo comum ou alguma outra caracterstica
relevante.
Na sequncia foi introduzido o conceito da srie dupla de Fourier.
Esta srie permite expressar na forma de equaes uma forma de onda
que contemple duas frequncias diferentes e suas mltiplas. Portanto,
pode-se encontrar uma equao que expresse matematicamente a forma
de onda de tenso de fase de um inversor considerando a frequncia
fundamental, a frequncia de comutao e as bandas laterais da
frequncia de comutao e suas mltiplas. Esta anlise encontrada na
literatura para conversores com um nmero mpar de nveis na tenso de
fase e, neste caso, permite encontrar uma equao analtica fechada que
representa a tenso do inversor. Para o inversor de quatro nveis
apresentado neste trabalho no foi possvel encontrar uma soluo
analtica para o clculo dos termos da Srie dupla de Fourier, os quais
podem ser obtidos conhecendo o ndice de modulao desejado. Esta
anlise foi realizada e a comparao com resultados de simulao
validou o procedimento apresentado.
Tese de Doutorado
Anlise Orientada ao Projeto do Inversor Trifsico Hbrido

de Quatro Nveis
121
Captulo 5 Anlise Orientada ao Projeto do Inversor

Neste captulo apresentado o equacionamento das correntes
mdias e eficazes nos semicondutores e nas fontes de alimentao. Este
equacionamento necessrio para o projeto dos componentes do
inversor proposto. Tambm realizada uma comparao da potncia
ativa processada nos mdulos de semicondutores do inversor trifsico
associado em cascata com os mdulos de conversores meia-ponte para
quatro casos:
Utilizando a modulao com as portadoras dispostas
em fase;
Utilizando a modulao com as portadoras defasadas;
Utilizando a modulao hbrida proposta com
semicondutores iguais em todos os mdulos;
Utilizando a modulao hbrida proposta e
semicondutores com caractersticas de menores perdas
de conduo no inversor trifsico.
Tambm apresentada uma metodologia de projeto dos
capacitores de barramento que compem as fontes de alimentao dos
conversores meia-ponte e uma comparao do conversor proposto com
um conversor conhecido.
Na Fig. 5.1 representado o inversor trifsico que ser analisado.
5.1 Clculo das Correntes Mdias e Eficazes nos Interruptores
No equacionamento do conversor algumas consideraes
simplificadoras foram adotadas:
A corrente de carga senoidal e isenta de harmnicas;
A corrente de carga tem amplitude constante
independente do ndice de modulao;
Os semicondutores so ideais, com quedas de tenso e
intervalos de comutao nulos;
O tempo morto dos braos de semicondutores
desprezado;
Os comandos dos interruptores de um mesmo brao
so complementares.
Portanto, a corrente de carga pode ser expressa pela equao (5.1)
iA ( ) = I p sen ( )
Tese de Doutorado
(5.1)
122
S1A
Vx +
Sec1A
Pd 2A
Vx +
Sec2A
VR
VS
VT
Pd 3
Vy
S1A'
S2A
D1A
D1A'
iA
Pd 1B
S1B
Vx
S1B'
Sec1B
Pd 2B
D2A
Vx
D1B
D 1B'
iB
Pd 1C
Vx +
Sec1C
Pd 2C
S2B
D2B
S2B'
D2B'
Vx +
S1C
D1C
S1C'
D1C'
S2C
D2C
S2C'
D2C'
S2A'
D2A'
Sec2B
S3A
D3A
Vy
2
S3B
D3B
S3C
D3C
S3A'
D3A'
Vy
2
S3B'
D3B'
S3C'
D3C'
Sec2C
Inversor Trifsico(VSI)
iC

de Quatro Nveis
Tese de Doutorado
Fig. 5.1 Inversor trifsico analisado.
Retificador Trifsico
Pd 1A

de Quatro Nveis
123
Onde I p representa a corrente de pico na carga e

expressa a defasagem existente entre a tenso de referncia e a corrente
de uma mesma fase.
Para uma melhor compreenso, a corrente de carga e os
intervalos que representam os momentos de transio do
comportamento da razo cclica dos interruptores so mostrados na Fig.
5.2.
vref
ma 1
iA
VPort1
Ip
VPort2
VPort3
-1
M
M
2
Fig. 5.2 Representao da tenso de referncia, da corrente de carga e
dos intervalos que determinam a transio de comportamento da razo
cclica dos interruptores para ma = 0,9 .
A mudana de comportamento da razo cclica de um interruptor

dependente do momento que a referncia ultrapassa a portadora 2.
Este instante pode ser expresso atravs da relao (5.2).
1
3 ma
M = arcsen
(5.2)
O conceito de valor mdio quase-instantneo apresentado na

expresso (5.3).
t + d ( t )TS
IS
1 o
=
TS
iA dt = d ( t ) iA
(5.3)
to
O conceito de valor eficaz-quase instantneo, por sua vez, dado

pela relao (5.4).
Tese de Doutorado

de Quatro Nveis
124
t + d ( t )TS
I S , rms
1 o
=
TS
(5.4)
iA 2 dt = d ( t ) iA
to
A Fig. 5.3 apresenta uma representao da corrente na carga, da

portadora triangular, da tenso de referncia que comparada com a
portadora e da corrente no interruptor. Observa-se na Fig. 5.3 as
definies de perodo de integrao e nveis de corrente que sero
necessrias para o clculo das correntes mdia e eficazes nos
semicondutores.
iA
Ip
to
t o+ T S
v refA
t
v Port j
iS
Ip
d(t)
iA
2
d(t)
iA
2
Fig. 5.3 Representao da corrente de fase, da portadora e da

referncia da tenso de fase e da corrente no interruptor.
O conceito de correntes mdia e eficaz no interruptor

apresentado nas equaes (5.5) e (5.6), respectivamente. Estes mtodos
Tese de Doutorado

de Quatro Nveis
125
de clculo sero empregados na determinao das correntes de cada um

dos interruptores, bem como das correntes das fontes de alimentao.
I SjA, avg =
I SjA, rms =
(5.5)
I SjA d SjA ( ) d , j = 1, 2,3
I SjA, rms
(5.6)
d SjA ( ) d
Sero apresentados a seguir os procedimentos de clculo das

correntes mdia e eficaz para os interruptores superiores S1 , S2 e S3 de
cada brao de uma das fases. Salienta-se que as correntes dos
interruptores complementares podem ser obtidas de maneira anloga e
que o clculo apresentado vlido para todas as fases.
5.1.1
Clculo das Correntes Mdia e Eficaz Para o Interruptor S1A
Com base nas definies apresentadas pode-se definir a razo

cclica do interruptor S1A para o Modo I atravs da equao (5.7).
1 3
2 + 2 ma sen ( )
1 3
+ m sen ( )
d S 1 A ( ) = 2 2 a
3 + 3 m sen
( )
2 2 a
; 0 M
; M M
; M
(5.7)
; + M
; + M 2 M
; 2 M 2
Observa-se que o interruptor S1 possui um perfil no linear de

comportamento da razo cclica e, em alguns perodos, composto de
sinais sinusoidais.
Em funo do perfil complementar empregado no comando dos
interruptores, a razo cclica dos interruptores inferiores de cada brao
expressa pela relao (5.8).
d SjA ' ( ) = 1 d SjA ( )
Onde j = 1, 2, 3
equacionado.
Tese de Doutorado
(5.8)
representa qual dos mdulos est sendo
126

de Quatro Nveis
As formas de onda que representam o comportamento da razo

cclica do interruptor S1A e do seu complementar S1 A ' para um
perodo do sinal fundamental de sada so apresentadas na Fig. 5.4.
1,0
d S1A
0,8
0,5
0,2
0,0
d S1A M
M
+ M
2 M 2 = o t
Fig. 5.4 Comportamento da razo cclica dos interruptores S1A e
S1 A ' para o inversor operando no Modo I. Este comportamento

apresentado para um perodo do sinal fundamental de sada.
A corrente do transistor S1A igual corrente na carga quando

a corrente de carga positiva e igual a zero quando a corrente de carga
negativa, conforme mostrado na equao (5.9).
i ( ) = I p sen ( ) ; +
iS 1 A ( ) = A
; + 2
0
(5.9)
A corrente dos interruptores S1A e S1 A ' , o valor mdio quaseinstantneo e o valor eficaz quase-instantneo das correntes nestes
mesmos interruptores so apresentados na Fig. 5.5. As formas de onda
de corrente apresentadas esto parametrizadas em funo da corrente de
pico de carga I p e foram obtidas empregando a estratgia de modulao
denominada Modo I, com ndice de modulao ma = 0,9 .
Em funo do comportamento no linear da razo cclica dos
interruptores, necessrio realizar o equacionamento das correntes em
duas etapas, para corrente de carga com defasagem menor que M e
para corrente de carga com defasagem maior do que M . Vale
salientar que tambm sero apresentadas as equaes para o Modo II
de operao, onde a modulao alterada conforme apresentado no
Captulo 3. Observa-se ainda que o limite de ndice de modulao maior
ou igual a 0,5 uma imposio da estratgia de modulao, devido ao
interesse em manter o fluxo de energia unidirecional nas fontes que
Tese de Doutorado

de Quatro Nveis
127
alimentam cada mdulo. Matematicamente, as equaes tm validade no

intervalo de 1 3 ma 1, 0 para a estratgia com o inversor trifsico
operando na frequncia fundamental de sada (Modo I) e 0 ma 2 3
para a estratgia onde o inversor trifsico no processa energia (Modo
II).
1,00
i S1A,rms
0,75
0,50
0,25
0,00
1,00
i S1A
i S1A
i S1A',rms
0,75
0,50
i S1A'
0,25
i S1A'
0,00
0
Fig. 5.5 Formas de onda de corrente nos interruptores S1A e S1 A ' , do

valor mdio quase-instantneo de corrente nos interruptores S1A e S1 A '
e do valor eficaz quase-instantneo de corrente nos interruptores S1A e
S1 A ' . Valores parametrizados em funo da corrente de pico de carga

I p e expressos para ndice de modulao ma = 0,9 .
Equacionamento para o caso 1

O equacionamento apresentado nesta seo vlido para os
seguintes casos:
1
0 arcsen
;
3 ma
0,5 ma 1, 0 (Modo I).
Substituindo na equao (5.5) a expresso que representa o

comportamento da razo cclica (5.7) e a corrente do interruptor (5.9)
tm-se a corrente mdia no interruptor S1 . Esta manipulao
matemtica pode ser averiguada em (5.10).
Tese de Doutorado
128
I S 1 A, avg1

de Quatro Nveis
M 1 3
+ ma sen ( ) I p sen ( ) d +
2 2
I
d
1
sen
(
)
(
)
p
1 M
=
2 1 3
m
I
d
+
+
sen
sen
( ) p
(
)
2 2 a
(1) I p sen ( ) d
(5.10)
Portanto, a corrente mdia no interruptor S1A expressa pela

relao (5.11).
I S 1 A, avg1
1
2
18 ma cos ( ) arcsen
+
3 ma
Ip
=
9 ma 2 sen ( ) cos ( ) + 18 ma
24 ma
2 cos ( ) 3 ma + 9 ma 2 1
(5.11)
A corrente eficaz do mesmo interruptor S1A por ser obtida

atravs da relao (5.12).
I S 1 A, rms12
M 1 3
+ ma sen ( ) I p sen ( ) d +
2 2
sen
d
+
(
)
(
)
1 M
=
(5.12)
2 1 3
2
2 + 2 ma sen ( ) I p sen ( ) d +
2
(1) I p sen ( ) d
Aps algumas manipulaes matemticas obtm-se a corrente

eficaz no transistor S1A , a qual apresentada na equao (5.13).
Tese de Doutorado

de Quatro Nveis
}
}
54 m 1 + 2 cos ( ) + cos ( ) 2 +
2
a
2
2
36 9 ma 1 1 + cos ( ) + 54
Ip
=
(5.13)
1
216 54 arcsen
+ 27 sen ( ) cos ( ) +
3 ma
2
2
9 ma 1 4 cos ( ) 2
2
ma
){
I S 1 A, rms1
129
{(
}}
){

Quando a corrente de carga tem um atraso em relao ao sinal de
referncia maior do que M deve-se empregar o equacionamento
apresentado nesta seo, o qual vlido para os seguintes casos:
1
arcsen
2;
3 ma
0,5 ma 1, 0 (Modo I).
Considerando as condies estabelecidas, a corrente mdia no

interruptor S1A pode ser expressa pela relao (5.14).
I S 1 A, avg 2
(1) I p sen ( ) d +
1 3
+ ma sen ( ) I p sen ( ) d +
1 M 2 2
=
+
2 M
(1) I p sen ( ) d +
+ 3 3
+ ma sen ( ) I p sen ( ) d
+M 2 2
(5.14)
Sendo assim,
I S 1 A, avg 2
9 ma 2 cos ( ) sen ( ) +
=
24 ma ma 30 6 cos ( ) 2 sen ( )
Ip
(5.15)
De forma anloga, pode-se obter a corrente eficaz atravs da

equao (5.16).
Tese de Doutorado

de Quatro Nveis
130
I S 1 A, rms 2 2
2
(1) I p sen ( ) d +
2
1
3
m
sen
I
sen
d
+
(
)
(
)
a

p
1 M 2 2
=
+
(5.16)
2 M
2
(1) I p sen ( ) d +
+ 3 3
+ ma sen ( ) ( I p sen ( ) ) d
+ M 2 2
Portanto,
){
I S 1 A, rms 2
}
}
54 m 1 + 2 cos ( ) + cos ( ) 2 +
2
a
2
2
36 9 ma 1 1 + cos ( ) + 54 +
Ip
=
(5.17)
1
216 54 arcsen
+ 27 sen ( ) cos ( ) +
3 ma
2
2
9 ma 1 4 cos ( ) 2
2
ma
{(
){
}}

Em funo da proposta realizada no Captulo 3, onde a estratgia
de modulao alterada para ndices de modulao inferiores a 0,5,
necessrio definir um novo perfil de comportamento para a razo cclica
dos interruptores. Portanto, o equacionamento apresentado nesta seo
vlido para os seguintes casos:
0 2 ;
0 ma 0,5 (Modo II).

A expresso que define o comportamento da razo cclica para o
interruptor S1A apresentada em (5.18).
1
;0
d S 1 A ( ) = 3
1 + 2 ma sen ( ) ; 2
(5.18)
Tese de Doutorado

de Quatro Nveis
131
A evoluo da razo cclica dos interruptores S1A e S1 A ' para

um perodo do sinal de referncia pode ser conferida na Fig. 5.6.
dS1A
1,0
0,8
0,5
0,2
0,0
dS1A
Fig. 5.6 Evoluo da razo cclica dos interruptores da clula meiaponte superior.
Substituindo na equao (5.5) a corrente do interruptor (5.9) e o

novo perfil de razo cclica (5.18) encontrada a corrente mdia do
interruptor S1A , a qual pode ser visualizada na equao (5.19).
I S 1 A, avg 3
(1) I p sen ( ) d +
=
+
2 3
1
+
sen
sen
( ) p
(
)
2 a
(5.19)
Observa-se que, com esta modulao apenas uma integral

necessria para calcular a corrente mdia e, conseqentemente, a
corrente mdia no interruptor resulta em uma expresso mais simples.
Esta expresso pode ser conferida em (5.20).
I S 1 A, avg 3 =
3 ma I p
8
cos ( ) sen ( ) +
Ip
(5.20)
A corrente eficaz obtida de forma semelhante com o auxlio da

expresso (5.21).
I S 1 A, rms 32
2
(1) I p sen ( ) d +
=
+
2 3
2
1
sen
sen
+
(
)
(
)
p
2 a
Tese de Doutorado
(5.21)

de Quatro Nveis
132
Efetuando algumas manipulaes algbricas, tem-se a equao

I S 1 A, rms 3 = I p
1 ma
2
1 + cos ( ) 2 cos ( )
4 4
(5.22)
Representao grfica das correntes mdia e eficaz do interruptor S1A

Unificando as trs equaes que representam a corrente mdia do
interruptor S1A , pode-se apresentar um grfico que possibilita a
visualizao da evoluo desta grandeza em funo do ndice de
modulao e do ngulo da corrente de carga. Este grfico tridimensional
pode ser visto na Fig. 5.7. Observa-se uma descontinuidade no grfico
para ndice de modulao igual a 0,5. Esta caracterstica oriunda da
mudana de estratgia de modulao e ser observada em todos os
semicondutores.
IS1A,avg
Ip
0,35
0,33
0,31
0,29
0,27
0,25
0,0
0,35
0,33
0,31
0,29
0,27
/2
0,25
/4
0,25
0,50
ma
0,75
1,0
Fig. 5.7 Evoluo da corrente mdia no interruptor em funo do

ndice de modulao e da razo cclica.
A corrente eficaz representada na Fig. 5.8.
Tese de Doutorado

de Quatro Nveis
IS1A,rms
Ip
0,50
0,49
0,48
0,47
0,46
0,45
0,0
133
0,50
0,49
0,48
0,47
0,46
/2
0,45
/4
0,25
0,50
ma
0,75
1,0
Fig. 5.8 Evoluo da corrente eficaz no interruptor em funo do

ndice de modulao e da razo cclica.
5.1.2
O procedimento para o clculo das correntes no interruptor S2 A

semelhante ao apresentado para o interruptor S1A , alterando-se
apenas a equao que define a razo cclica no interruptor. Esta equao
pode ser visualizada em (5.23).
0
1 3
+ ma sen ( )
2 2
d S 2 A ( ) = 1 3
2 + 2 ma sen ( )
1 3
+ ma sen ( )
2 2
;0 M
; M M
; M
; + M
(5.23)
; + M 2 M
; 2 M 2
Devido caracterstica no linear de comportamento da razo

cclica, imprescindvel que o equacionamento seja realizado em trs
etapas.
O equacionamento apresentado para o caso 1 (um) vlido para
as seguintes regies de operao:
Tese de Doutorado

de Quatro Nveis
134
1
0 arcsen
;
3 ma
0,5 ma 1, 0 (Modo I).
Sendo assim, as expresses de corrente mdia e eficaz do

interruptor S2 A podem ser obtidas atravs das relaes (5.24) e (5.25).
I S 2 A, avg1
I S 2 A, rms12
( 0 ) I p sen ( ) d +
1 3
sen
sen
d
+
(
)
(
)
a
p

1 M 2 2
=
( 0 ) I p sen ( ) d +
+ 1 3
2 2
(5.24)
2
( 0 ) I p sen ( ) d +
2
1 3
m
sen
I
sen
d
(
)
(
)
a
p

1 M 2 2
=
(5.25)
2
2
( 0 ) I p sen ( ) d +
+ 1 3
2 2
Aps algumas manipulaes matemticas so obtidas as

expresses que representam a corrente mdia (5.26) e a corrente eficaz
(5.27) no interruptor S2 .
I S 2 A, avg1

1
2
9 ma 2 cos ( ) arcsen
sen ( ) +
3 ma

Ip
2
=
9 ma cos ( ) ( + ) + 6 6 cos ( ) ma + (5.26)
24 ma
2
2 cos ( ) 9 ma 1
Tese de Doutorado

de Quatro Nveis
135
1
54 m 1 2 cos ( ) + cos ( ) 2 +
2
a
2
2
36 9 ma 1 1 + cos ( ) 27 +
Ip
1
(5.27)
216 54 arcsen
+ 27 sen ( ) cos ( ) +
3 ma
2
9 ma 2 1 4 cos ( ) + 2
2
ma
I S 2 A, rms1
{(

Regies de operao para equacionamento do caso 2 (dois):
1
arcsen
2;
3
a
0,5 ma 1, 0 (Modo I).
A corrente mdia e a corrente eficaz do interruptor S2 A para o

caso 2 podem ser obtidas atravs das expresses (5.28) e (5.29).
I S 2 A, avg 2
M 1 3
+ ma sen ( ) I p sen ( ) d +
2 2
sen
+
I
d
(
)
(
)
p
1 M
=
+
2 M 1 3
sen
sen
d
+
( ) p
(
)
2 2 a
( 0 ) I p sen ( ) d
+ M
Tese de Doutorado
(5.28)

de Quatro Nveis
136
I S 2 A, rms 2
M 1 3
+ ma sen ( ) I p sen ( ) d +
2 2
I
d
0
sen
+
(
)
(
)
1 M
=
+
(5.29)
2 M 1 3
2
2 + 2 ma sen ( ) I p sen ( ) d +
2
( 0 ) I p sen ( ) d
+M
Simplificando as equaes se obtm as expresses que

representam a corrente mdia (5.30) e a corrente eficaz (5.31) no
interruptor S2 A .
I S 2 A, avg 2 =
9 ma 2 cos ( ) ( ) + sen ( ) +
24 ma 6 6 cos ( ) ma + 2 sen ( )
Ip
(5.30)
1
54 m 1 2 cos ( ) + cos ( ) 2 +
2
a
2
2
36 9 ma 1 1 + cos ( ) 27 +
Ip
1
(5.31)
216 54 arcsen
+ 27 sen ( ) cos ( ) +
3 ma
2
2
9 ma 1 4 cos ( ) + 2
2
ma
I S 2 A, rms 2
{(

seguintes casos:
0 2 ;
0 ma 0,5 (Modo II).

A expresso (5.32) define o comportamento da razo cclica para
o interruptor S2 A para as condies apresentadas.
Tese de Doutorado

de Quatro Nveis
3
m sen ( ) ; 0
d S 2 A ( ) = 2 a
0
; 2
137
(5.32)
O comportamento da razo cclica dos interruptores S2 A e

S2 A ' para um perodo do sinal de referncia pode ser visto na Fig. 5.9.
dS2A
1,0
0,8
0,5
0,2
0,0
dS2A
Fig. 5.9 Evoluo da razo cclica dos interruptores da clula meiaponte inferior.
Portanto, as expresses de corrente mdia e eficaz para o

interruptor S2 A so obtidas atravs das equaes (5.33) e (5.34),
respectivamente.
I S 2 A, avg 3
I S 2 A, rms 32
ma sen ( ) I p sen ( ) d +
2
2 +
sen
d
(
)
( ) p
2
2 +
2
sen
I
d
(
)
( ) p
(5.33)
(5.34)
Efetuando-se algumas manipulaes algbricas, tm-se as

expresses que definem a corrente mdia (5.35) e a corrente eficaz
(5.36) do interruptor S2 A para o caso 3 (trs).
I S 2 A, avg 3 =
3 ma I p
8
Tese de Doutorado
cos ( ) + sen ( ) + cos ( )
(5.35)

de Quatro Nveis
138
I S 2 A, rms 3 =
2 Ip
4
ma
2
4 cos ( ) + 2 + 2 cos ( )
(5.36)

Atravs de grficos tridimensionais possvel visualizar a
evoluo das correntes mdia e eficaz em funo do ndice de
modulao e do ngulo da corrente de carga para toda a faixa de
operao. Estes grficos podem ser vistos na Fig. 5.10.
IS2A,avg
Ip
0,25
0,20
0,15
0,10
0,05
0,00
0,0
0,25
0,20
0,15
0,10
0,05
/2
0,00
/4
0,25
0,50
ma
0,75
1,0
(a)
I S2A,rms
Ip
0,50
0,40
0,30
0,20
0,10
0,00
0,0
0,50
0,40
0,30
0,20
0,10
/2
0,00
/4
0,25
0,50
ma
0,75
1,0
(b)
Fig. 5.10 Evoluo das correntes mdia (a) e eficaz (b) no interruptor
em funo do ndice de modulao e da razo cclica.
Tese de Doutorado

de Quatro Nveis
5.1.3
139
Os interruptores do inversor trifsico possuem apenas duas

condies de operao. Estes interruptores podem comutar na
frequncia fundamental de sada ou no comutar, dependendo do ndice
de modulao. Portanto, o equacionamento das correntes mdia e eficaz
destes interruptores pode ser resumido em apenas 2 casos.
Neste caso os interruptores comutam na frequncia do sinal
fundamental, sendo assim a corrente no interruptor depende apenas da
corrente de carga. Este modo de operao vlido para:
0 2 ;
0,5 ma 1, 0 (Modo I).

A expresso de razo cclica do interruptor S3 A para este modo
de operao visualizada em (5.37).
1 ;0
d S 3 A ( ) =
0 ; 2
(5.37)
Substituindo na equao de corrente mdia (5.5) e na equao de

corrente eficaz (5.6) as expresses de corrente no interruptor (5.9) e da
razo cclica (5.37), so obtidas as relaes que definem a corrente
mdia e a corrente eficaz no interruptor S3 A . Estas expresses podem
ser observadas em (5.38) e (5.39), respectivamente.
I S 3 A, avg1
I S 3 A, rms12
(1) I p sen ( ) d +
1
2 +
( 0 ) I p sen ( ) d

(5.38)
2
(1) I p sen ( ) d +
1
2 +
2
( 0 ) I p sen ( ) d

(5.39)
Portanto, as equaes que definem a corrente mdia e a corrente

eficaz so mostradas em (5.40) e (5.41).
Tese de Doutorado

de Quatro Nveis
140
I S 3 A, avg1 =
I S 3 A, rms1 =
Ip
(5.40)
1 + cos ( )
2
Ip
2
cos ( ) sen ( ) + -
(5.41)

Neste caso os interruptores no esto comutando, portanto a
corrente no interruptor S3 A igual parcela positiva de corrente de
carga. Este modo de operao vlido para:
0 2 ;
0 ma 0,5 (Modo II).

A expresso de razo cclica do interruptor S3 A para este modo
de operao visualizada em (5.42).
(5.42)
d S 3 A ( ) = 1; 0 2
As integrais que definem a corrente mdia e a corrente eficaz so

mostradas nas equaes (5.43) e (5.44), respectivamente.
I S 3 A, avg 2 =
I S 3 A, rms 2 2 =
(1) I
(5.43)
sen ( ) d
(1) I
sen ( ) d
(5.44)
Solucionando as equaes so obtidas as expresses (5.45) e

(5.46), que definem respectivamente a corrente mdia e a corrente eficaz
do interruptor S3 A .
I S 3 A, avg 2 =
1
Ip
(5.45)
I S 3 A, rms 2 =
1
Ip
2
(5.46)
Tese de Doutorado

de Quatro Nveis
141

O comportamento das correntes mdia e eficaz para os casos 1 e
2 em funo do ngulo da corrente de carga representado na Fig. 5.11
(a) e Fig. 5.11 (b).
0,5
0,4
0,3
0,2
0,1
0 <ma < 0,5

IS3A,rms / Ip
IS3A,avg / Ip
/4
(a)
0,5
0,4
0,3
0,2
0,1
/2
0
0,5 <ma < 1,0

IS3A,rms / Ip
IS3A,avg / Ip
/4
(b)
/2
Fig. 5.11 Correntes mdia e eficaz para o caso 1 (um) (a) e para o caso
2 (dois) (b) em funo do ngulo da corrente de carga.
5.1.4
Clculo das Correntes Mdia e Eficaz Para o Diodo D1A
Para o equacionamento das correntes dos diodos necessrio

definir a corrente do diodo em funo da corrente de carga. A corrente
de carga circula pelo diodo no intervalo no qual a corrente de carga
negativa e o interruptor S1A est acionado. Porm, para facilitar o
equacionamento, ser alterada a referncia do eixo para que a
integrao seja realizada no intervalo entre + , pois nesse
intervalo a funo senoidal que define a corrente de carga positiva.
O diodo D1A tem a mesma funo de razo cclica do
interruptor S1A , portanto so necessrias trs etapas para concluir o
equacionamento.
O equacionamento do caso 1 vlido para as seguintes regies de
operao:
1
0 arcsen
;
3 ma
0,5 ma 1, 0 (Modo I).
Tese de Doutorado
142

de Quatro Nveis
A razo cclica do diodo D1A para um perodo do sinal

fundamental de sada a mesma do interruptor S1A , porm esta
funo foi deslocada de 180 (cento e oitenta graus) para que a regio de
integrao do diodo fosse realizada no perodo onde a corrente de carga
positiva. Esta funo que descreve o comportamento da razo cclica
do diodo D1A mostrada na equao (5.47).
1
3 3
ma sen ( )
2 2
d D1 A ( ) = 1 3
2 2 ma sen ( )
1 3
ma sen ( )
2 2
;0 M
; M M
; M
(5.47)
; + M
; + M 2 M
; 2 M 2
As integrais que definem a corrente mdia e a corrente eficaz do

diodo D1A podem ser conferidas nas expresses (5.48) e (5.49),
respectivamente.
I D1 A, avg1
(1) I p sen ( ) d +
3 3
sen
sen
d
+
(
)
(
)
a

p
1 M 2 2
=
(1) I p sen ( ) d +
+ 1 3
ma sen ( ) I p sen ( ) d
2 2
(5.48)
Tese de Doutorado

de Quatro Nveis
I D1 A, rms12
143
2
(1) I p sen ( ) d +
2
3 3
m
sen
I
sen
d
(
)
(
)
a

1 M 2 2
=
(5.49)
2
2
(1) I p sen ( ) d +
+ 1 3
2 2
Resolvendo as integrais so obtidas as equaes (5.50) e (5.51)

que representam a corrente mdia e a corrente eficaz no diodo D1A .
I D1 A, avg1

1
2
+ sen ( ) +
3 ma

Ip
2
=
9 ma cos ( ) ( + ) +
(5.50)
24 ma
2
18 + 6 cos ( ) ma + 2 cos ( ) 9 ma 1
I D1 A, rms1
54 m 1 2 cos ( ) + cos ( )2 +
2
a
2
2
36 9 ma 1 1 + cos ( ) + 81 +
Ip
1
(5.51)
216 54 arcsen
27 sen ( ) cos ( ) +
3 ma
2
2
9 ma 1 4 cos ( ) 2
2
ma
{(

O equacionamento desta seo vlido para as seguintes regies
de operao:
1
arcsen
;
3 ma
0,5 ma 1, 0 (Modo I).
Tese de Doutorado
144

de Quatro Nveis
As integrais que definem a corrente mdia e a corrente eficaz do

diodo D1A para o caso 2 so apresentadas nas expresses (5.52) e
(5.53).
I D1 A, avg 2
I D1 A, rms 2 2
M 3 3
2 2
(1) I p sen ( ) d +
1 M
=
+
2 M 1 3
2 2 ma sen ( ) I p sen ( ) d +
(1) I p sen ( ) d
+ M
(5.52)
M 3 3
2 2
(1) I p sen ( ) d +
1 M
=
+
(5.53)
2 M 1 3
2
2 2 ma sen ( ) I p sen ( ) d +
2
(1) I p sen ( ) d
+ M
As equaes (5.54) e (5.55) que representam a corrente mdia e a

corrente eficaz no diodo D1A .
I D1 A, avg 2

1
2
+ sen ( ) +
3 ma

Ip
2
=
9 ma cos ( ) ( + ) +
(5.54)
24 ma
2
18 + 6 cos ( ) ma + 2 cos ( ) 9 ma 1
Tese de Doutorado

de Quatro Nveis
145
1
54 m 1 2 cos ( ) + cos ( ) 2 +
2
a
2
2
36 9 ma 1 1 + cos ( ) + 81 +
Ip
1
(5.55)
216 54 arcsen
27 sen ( ) cos ( ) +
3 ma
2
9 ma 2 1 4 cos ( ) 2
2
ma
I D1 A, rms 2
{(

Os limites para os quais o equacionamento do caso 3 tem
validade so:
0 2 ;
0 ma 0,5 (Modo II).

A expresso que define o comportamento da razo cclica do
diodo D1A mostrada em (5.56).
3
1 m sen ( ) ;0
d D1 A ( ) = 2 a
1
; 2
(5.56)
Portanto, as integrais de corrente mdia e eficaz para o diodo

D1A so obtidas atravs das equaes (5.57) e (5.58).
I D1 A, avg 3
I D1 A, rms 32
1 ma sen ( ) I p sen ( ) d +
1 2
=
+
(1) I p sen ( ) d
1 ma sen ( ) I p sen ( ) d +
1 2
=
+
2
2
(1) I p sen ( ) d
(5.57)
(5.58)
As expresses que definem a corrente mdia e a corrente eficaz

do diodo D1A para o caso 3 (trs) so mostradas em (5.59) e (5.60).
Tese de Doutorado

de Quatro Nveis
146
I D1 A, avg 3 =
ma I p
8
I D1 A, rms 3 = I p
3 cos ( ) ( ) + 3 sen ( ) +
Ip
(5.59)
1 ma
2
1 + 2 cos ( ) + cos ( )
4 4
(5.60)
Representao grfica das correntes mdia e eficaz do diodo D1A

A evoluo das correntes mdia e eficaz em funo do ndice de
modulao e do ngulo da corrente de carga para toda a faixa de
operao pode ser visualizada na Fig. 5.12.
ID1A,avg
Ip
0,40
0,30
0,20
0,10
0,00
0,0
0,40
0,30
0,20
0,10
/2
0,00
/4
0,25
0,50
ma
0,75
1,0 0
(a)
0,50
0,40
0,50
0,30
ID1A,rms 0,40
Ip 0,30
0,20
0,0
/2
0,20
/4
0,25
0,50
ma
0,75
1,0 0
(b)
Fig. 5.12 Evoluo das correntes mdia (a) e eficaz (b) no diodo em
funo do ndice de modulao e da razo cclica.
Tese de Doutorado

de Quatro Nveis
5.1.5
147
Clculo das Correntes Mdia e Eficaz para o Diodo D2A
De forma anloga ao equacionamento do diodo D1A

necessrio efetuar o equacionamento das correntes do diodo D2 A em
trs casos.
O equacionamento do caso 1 vlido para as seguintes regies de
operao:
1
0 arcsen
;
3 ma
0,5 ma 1, 0 (Modo I).
A funo que descreve o comportamento da razo cclica do

diodo D2 A pode ser conferida na equao (5.61).
1 3
2 2 ma sen ( )
1 3
m sen ( )
d D 2 A ( ) = 2 2 a
1
3
m sen
( )
2 2 a
; 0 M
; M M
; M
(5.61)
; + M
; + M 2 M
; 2 M 2
A corrente mdia e a corrente eficaz no diodo D2 A pode ser

encontrada atravs as expresses (5.62) e (5.63).
Tese de Doutorado
148
I D 2 A, avg1
I D 2 A, rms12

de Quatro Nveis
M 1 3
2 2
d
+
0
sen
(
)
(
)
p
1 M
=
2
1 3
d
+
sen
sen
(
)
(
)
p
2 2 a
( 0 ) I p sen ( ) d
(5.62)
M 1 3
2 2
I
d
0
sen
(
)
(
)
p
1 M
=
(5.63)
2 1 3
2
2 2 ma sen ( ) I p sen ( ) d +
2
( 0 ) I p sen ( ) d
As equaes que definem a corrente mdia e a corrente eficaz so

apresentadas em (5.64) e (5.65).
I D 2 A, avg1

1
2
+ sen ( ) +
3 ma

Ip
2
=
9 ma cos ( ) + 6 + 6 cos ( ) ma
(5.64)
24 ma
2
2 cos ( ) 9 ma 1
Tese de Doutorado

de Quatro Nveis
149
1
54 m 1 2 cos ( ) cos ( ) 2 +
2
a
2
2
36 9 ma 1 1 + cos ( ) +
Ip
1
(5.65)
216 54 arcsen
27 sen ( ) cos ( ) +
3 ma
2
9 ma 2 1 4 cos ( ) + 2
2
ma
I D 2 A, rms1
{(

O equacionamento do caso 2 vlido para a seguinte regio de
operao:
1
arcsen
;
3 ma
0,5 ma 1, 0 (Modo I).
A corrente mdia pode ser obtida atravs das integrais

apresentadas em (5.66).
I D 2 A, avg 2
( 0 ) I p sen ( ) d +
1 3
sen
sen
d
+
(
)
(
)
a

p
1 M 2 2
=
+
2 M
( 0 ) I p sen ( ) d +
+ 1 3
+ M 2 2
(5.66)
A expresso que permite obter a corrente eficaz no diodo D2 A

mostrada na equao (5.67).
Tese de Doutorado

de Quatro Nveis
150
I D 2 A, rms 2 2
2
( 0 ) I p sen ( ) d +
2
1
3
m
sen
I
sen
d
+
(
)
(
)
a

p
1 M 2 2
=
+
(5.67)
2 M
2
( 0 ) I p sen ( ) d +
+ 1 3
+M 2 2
Efetuando-se as integraes apresentadas em (5.66) e (5.67) so

obtidas as expresses de corrente mdia e corrente eficaz para o diodo
D2 A . Estas expresses so apresentadas nas equaes (5.68) e (5.69).
I D 2 A, avg 2 =
9 ma 2 sen ( ) cos ( ) +
24 ma 6 cos ( ) 6 ma + 2 sen ( )
Ip
(5.68)
1
54 m 1 + 2 cos ( ) + cos ( ) 2 +
2
a
2
2
36 9 ma 1 1 + cos ( ) +
Ip
1
(5.69)
216 54 arcsen
27 sen ( ) cos ( ) +
3 ma
2
2
9 ma 1 4 cos ( ) + 2
2
ma
I D 2 A, rms 2
{(

seguintes casos:
0 2 ;
0 ma 0,5 (Modo II).

A expresso que define o comportamento da razo cclica do
diodo D2 A mostrada em (5.70).
Tese de Doutorado

de Quatro Nveis
0
;0
d D 2 A ( ) = 3
2 ma sen ( ) ; 2
151
(5.70)
Portanto, as integrais que representam a corrente mdia e a

corrente eficaz para o diodo D2 A so obtidas atravs das equaes
(5.71) e (5.72).
I D 2 A, avg 3
I D 2 A, rms 3 2
( 0 ) I p sen ( ) d +
=
+
2 3
2 ma sen ( ) I p sen ( ) d

2
( 0 ) I p sen ( ) d +
=
+
2 3
2
2 ma sen ( ) I p sen ( ) d

(5.71)
(5.72)
As expresses da corrente mdia e da corrente eficaz do diodo

D1A para o caso 3 (trs) so mostradas em (5.73) e (5.74),
respectivamente.
I D 2 A, avg 3 =
I D 2 A, rms 3 =
3 ma I p
8
Ip 2
4
(5.73)
cos ( ) sen ( )
2
ma
2 + cos ( ) 4 cos ( )

(5.74)
Representao grfica das correntes mdia e eficaz do diodo D2A

O comportamento da corrente mdia e da corrente eficaz em
funo do ndice de modulao e do ngulo da corrente de carga
mostrado na Fig. 5.13.
Tese de Doutorado

de Quatro Nveis
152
0,75
0,50
0,75
ID2A,avg 0,50
Ip
0,25
/2
0,25
0,00
0,0
0,00
/4
0,25
0,50
ma
0,75
1,0 0
(a)
ID2A,rms
Ip
0,25
0,20
0,15
0,10
0,05
0,00
0,0
0,25
0,20
0,15
0,10
0,05
/2
0,00
/4
0,25
0,50
ma
0,75
1,0 0
(b)
Fig. 5.13 Evoluo das correntes mdia (a) e eficaz (b) no diodo em
funo do ndice de modulao e da razo cclica.
5.1.6
Clculo das Correntes Mdia e Eficaz Para o Diodo D3A
Conforme j demonstrado na seo 5.1.3, o inversor trifsico de

dois nveis ao qual so conetados os conversores meia-ponte possui uma
funo de razo cclica baseada em constantes e apenas duas condies
de operao. Portanto, o equacionamento das correntes do diodo D3 A
realizado em duas etapas.
Tese de Doutorado

de Quatro Nveis
153

Neste caso os interruptores comutam na frequncia do sinal
fundamental, sendo assim a corrente no interruptor depende apenas da
corrente de carga. Este modo de operao vlido para:
0 2 ;
0,5 ma 1, 0 (Modo I).

A razo cclica do diodo D3 A apresentada na equao (5.75).
0 ;0
d D 3 A ( ) =
1 ; 2
(5.75)
Substituindo na equao de corrente mdia (5.5) e na equao de

corrente eficaz (5.6) a expresso de corrente no interruptor (5.9) e a
expresso que define a razo cclica (5.75), so obtidas as relaes que
definem a corrente mdia e a corrente eficaz no diodo D3 A . Estas
expresses podem ser observadas em (5.76) e (5.77), respectivamente.
I D 3 A, avg1
I D 3 A, rms12
( 0 ) I p sen ( ) d +
1
2 +
(1) I p sen ( ) d

(5.76)
2
( 0 ) I p sen ( ) d +
1
=
+
2
2
(1) I p sen ( ) d

(5.77)
Aps algumas manipulaes matemticas so obtidas as equaes

da corrente mdia (5.78) e da corrente eficaz (5.79) no diodo D3 A .
I D 3 A, avg1 =
I D 3 A, rms1 =
Ip
1 cos ( )
2
Ip
2
cos ( ) sen ( )
Tese de Doutorado
(5.78)
(5.79)

de Quatro Nveis
154

No caso 2 os interruptores no esto comutando e a corrente no
diodo D3 A igual parcela negativa de corrente de carga. Este modo
de operao vlido para:
0 2 ;
0 ma 0,5 (Modo II).

A razo cclica do diodo D3 A para este modo de operao
mostrada na expresso (5.80).
(5.80)
d D 3 A ( ) = 1; 0 2
Novamente salienta-se que a corrente dos diodos foi deslocada de

180 (cento e oitenta graus) para facilitar a integrao, portanto as
funes que definem a corrente mdia e a corrente eficaz podem ser
visualizadas nas equaes (5.81) e (5.82), respectivamente.
I D 3 A, avg 2 =
I D 3 A, rms 2 2 =
(1) I
(5.81)
sen ( ) d
(1) I
sen ( ) d
(5.82)
Sendo assim,
I D 3 A, avg =
1
Ip
(5.83)
I D 3 A, rms =
1
Ip
2
(5.84)
Representao grfica das correntes mdia e eficaz do interruptor D3A

O comportamento das correntes mdia e eficaz para os casos 1 e
2 em funo do ngulo da corrente de carga representado na Fig. 5.11
(a) e Fig. 5.11 (b).
Tese de Doutorado

de Quatro Nveis
0,5
0,4
0,3
0,2
0,1
0
0 <ma < 0,5

ID3A,rms/ Ip
0,4
ID3A,avg/ Ip
0,2
0,5 <ma < 1,0

ID3A,rms/ Ip
0,3
0,1
/4
(a)
/2
155
ID3A,avg/ Ip
0,0
0
/4
(b)
/2
Fig. 5.14 Correntes mdias e eficaz para o caso 1 (a) e para o caso 2
(b) em funo do ngulo da corrente de carga.
5.1.7
Equivalncia Entre os Interruptores
O equacionamento da corrente eficaz e da corrente mdia

apresentado vlido para os interruptores superiores de cada um dos
braos. Os esforos dos interruptores inferiores so obtidos atravs de
tabelas que representam a equivalncia entre os interruptores. A Tabela
5.1 representa a equivalncia entre os esforos de corrente nos
interruptores para o Modo I de operao, situao onde o inversor
trifsico comuta na frequncia fundamental do sinal de sada.
Tabela 5.1 - Equivalncia de interruptores para operao no Modo I.
I S1 A '
Equivalncia
I D1 A ' = I D 2 A
= IS 2 A
I S 2 A ' = I S1A
I D 2 A ' = I D1 A
IS 3A' = IS 3A
I D3 A ' = I D 3 A
No Modo II de operao o inversor trifsico de dois nveis no

est comutando. Esta peculiaridade modifica a equivalncia das
correntes para os interruptores do inversor trifsico, portanto para este
modo de operao a equivalncia das correntes apresentada na Tabela
5.2.
Tese de Doutorado
156

de Quatro Nveis
Tabela 5.2 Equivalncia de interruptores para operao no Modo

II.
I S1 A '
Equivalncia
I D1 A ' = I D 2 A
= IS 2 A
I S 2 A ' = I S1A
I D 2 A ' = I D1 A
IS 3A' = 0
I D3 A ' = 0
Empregando o equacionamento apresentado e as tabelas de

equivalncia possvel realizar o dimensionamento dos semicondutores
do inversor trifsico com quatro nveis operando com a modulao
hbrida proposta.
5.2 Estudo da Distribuio de Potncia Entre as Fontes de
Alimentao
O conceito de utilizar clulas em srie com diferentes tenses de
alimentao conhecido, tanto no meio acadmico [78, 79, 96-98]
quanto pela indstria [99, 100]. Esta estratgia proporciona o aumento
da quantidade de nveis sintetizados na sada do inversor em funo do
nmero de clulas conectadas em srie. Um dos pontos negativos deste
conceito reside no processamento de diferentes blocos de energia em
cada uma das fontes associadas, onde geralmente as fontes de maior
tenso so responsveis por uma parcela maior da energia. Outra
caracterstica da associao em srie de conversores a possibilidade de
circulao de energia reativa entre as fontes de alimentao. Esta
circulao de energia pode ser observada em determinadas condies de
operao, o que implica em retificadores que possuam capacidade
bidirecional de fluxo de energia para as fontes de alimentao isoladas.
Os retificadores bidirecionais elevam o custo e diminuem a
confiabilidade dos conversores, o que limita a aplicao das estruturas
que necessitam dos mesmos. Abaixo analisa-se o comportamento das
potncias nas fontes de corrente contnua isoladas para a estratgia de
modulao proposta.
5.2.1
Equacionamento da Corrente Mdia das Fontes Isoladas dos

Conversores Meia-Ponte
Nesta seo apresentado o equacionamento da corrente mdia

que circula nas fontes de alimentao que fornecem energia para os
Tese de Doutorado

de Quatro Nveis
157
conversores meia-ponte. Este equacionamento apresentado apenas

para a estratgia de modulao para elevado ndice de modulao, ou
seja, com o inversor trifsico operando na frequncia fundamental de
sada. Como no haver alternncia de estratgia de modulao do
inversor proposto, observa-se que os limites do ndice de modulao
para esta seo so os limites matemticos. Este limite observado
quando o sinal de referncia no cruza mais com as portadoras 1 e 3, o
que ocorre para ndice de modulao menor que um tero ma 1 3 .
Na seo 3.4.2 verificou-se atravs de simulao numrica que a
modulao proposta, onde o inversor trifsico comutado na frequncia
fundamental do sinal de sada, resulta em processamento bidirecional de
energia pelas fontes de corrente contnua isoladas dos conversores meiaponte. Este conceito pode ser confirmado teoricamente atravs do
equacionamento da corrente da fonte de alimentao de um inversor
meia-ponte. Para o inversor meia-ponte superior a corrente da fonte de
alimentao pode ser representada pela subtrao da corrente do
interruptor S1 A ' e da corrente do diodo D1 A ' , conforme apresentado
na Fig. 5.15.
Vx
iVx1
S1A
Vx
S1A'
S2A
Vx
S2A'
Vy
2
Vy
2
S3A
S3A'
D1A v
A
D1A'
iVx2
iS1A'
iD1A'
iS2A
iD2A
Vx
Carga
D 2A
D2A'
D3A
D3A'
Fig. 5.15 Detalhe da composio da corrente da fonte de alimentao

do inversor meia-ponte superior da fase A.
Tese de Doutorado

de Quatro Nveis
158
Portanto, a equao que define a corrente da fonte de alimentao

do conversor meia-ponte superior mostrada em (5.85).
iVx1 = iS 1 A ' iD1 A '
(5.85)
A potncia mdia da fonte de alimentao de tenso constante
dada pelo produto entre o valor da tenso e a corrente mdia da fonte.
Este conceito expresso na relao (5.86).
P1 = Vx IVx1, avg
(5.86)
A corrente mdia da fonte de alimentao do conversor meiaponte superior obtida atravs da expresso (5.87).
IVx1, avg = I S 1 A ', avg I D1 A ', avg
(5.87)
A corrente mdia da fonte de alimentao do conversor meiaponte inferior mostrada na expresso (5.88).
IVx 2, avg = I S 2 A, avg I D 2 A, avg
(5.88)
Empregando as equivalncias apresentadas na seo 5.1.7, a
equao que define a corrente mdia da fonte de alimentao do
conversor meia-ponte inferior pode ser representada pela relao (5.89).
IVx 2, avg = I S 1 A ', avg I D1 A ', avg
(5.89)
Atravs da equao (5.89) verifica-se que a corrente mdia das
fontes de alimentao dos dois conversores meia-ponte so idnticas,
confirmando que os conversores meia-ponte processam a mesma
quantidade de energia.
Substituindo na equao (5.89) as expresses de corrente mdia
do interruptor S2 A e do diodo D2 A encontrada a corrente das
fontes de alimentao. Para o Modo I de operao, onde o inversor
comuta na frequncia do sinal fundamental de sada, so obtidas trs
expresses de corrente mdia.
Este equacionamento vlido para as seguintes regies de
operao:
1
0 arcsen
;
3 ma
1 < m 1, 0 (Modo I).

a
3
Tese de Doutorado

de Quatro Nveis
159
Neste caso a corrente das fontes de alimentao expressa pela

relao (5.90).
IVx , avg1 = I S 2 A, avg1 I D 2 A, avg 1 =
I p cos ( )
( 3 ma 4 )
(5.90)

O caso 2 restrito seguinte regio de operao:
1
arcsen
2;
3 ma
1 < m 1, 0 (Modo I).
a
3
Neste caso a corrente das fontes de alimentao expressa pela
relao (5.91).
IVx , avg 2 = I S 2 A, avg 2 I D 2 A, avg 2 =
I p cos ( )
( 3 ma 4 )
(5.91)

O equacionamento mostrado nesta seo vlido para as
seguintes condies de operao:
0 2 ;
0 ma 1
(Modo I).
A corrente mdia do interruptor S2 A pode ser obtida atravs da

relao (5.92).
I S 2 A, avg 4
( 0 ) I p sen ( ) d +
=
+
2 1 3
sen
sen
( ) p
(
)
2 2 a
(5.92)
Aps algumas manipulaes obtida a equao que representa a

corrente mdia no interruptor S2 A , conforme mostrado na expresso
(5.93).
Ip
I S 2 A, avg 4 =
{ma 3 cos ( ) 3 sen ( ) + 2 1 cos ( ) } (5.93)
8
Tese de Doutorado

de Quatro Nveis
160
A corrente mdia do diodo D2 A obtida atravs das integrais

mostradas em (5.94).
I D 2 A, avg 4
1 3
2
2
2 +
sen
d
(
)
(
)
p

(5.94)
Solucionando as integrais encontra-se a expresso da corrente

mdia do diodo D2 A , conforme apresentado em (5.95).
I D 2 A, avg 4 =
I p 3 ma cos ( ) ( ) 3 ma sen ( ) +
8 +2 1 + cos ( )
(5.95)
Portanto, a corrente mdia das fontes de alimentao dos

inversores meia-ponte encontrada atravs da expresso (5.96).
IVx , avg 3 = I S 2 A, avg 4 I D 2 A, avg 4 =
Ip
cos ( ) ( 3 ma 4 )
8
(5.96)
Representao Grfica das Correntes nas Fontes de Alimentao dos

Conversores Meia-Ponte
A corrente das fontes de alimentao dos conversores meia-ponte
pode ser representada graficamente em funo do ngulo da corrente de
carga e do ndice de modulao. Este grfico apresentado na Fig. 5.16.
Observa-se que, medida que a carga se torna mais reativa, com
ngulo prximo a 90 (noventa graus), a corrente mdia da fonte de
alimentao se anula, indicando que no h potncia ativa processada.
Por outro lado, quando o inversor est alimentando uma carga
com caracterstica com grande transferncia de potncia ativa ( ~ 0 ) ,
verifica-se a necessidade de bidirecionalidade no fluxo de energia. Esta
caracterstica pode ser visualizada com maior clareza na Fig. 5.17.
Conforme j havia sido verificado atravs de simulao numrica
na seo 3.4, para valores baixos de ndice de modulao a corrente
mdia das fontes de alimentao dos conversores meia-ponte se torna
negativa. O valor exato do ndice de modulao que resulta em uma
corrente mdia nula obtido igualando-se a expresso (5.96) a zero.
Esta anlise mostrada em (5.97).
Tese de Doutorado

de Quatro Nveis
161
0,2
IVx,avg
Ip
0,2
0,1
0,0
-0,1
-0,2
0,0
0,1
0,0
/2 -0,1
0,25
0,50
ma
0,75
/4
-0,2
1,0 0
Fig. 5.16 Corrente mdia nas fontes de alimentao dos conversores

meia-ponte em funo do ndice de modulao e do ngulo da corrente
de carga.
=0
0,2
ma =
4
3
0,1
0,0
IVx,avg / Ip
-0,1
-0,2
0,0
0,2
0,4
0,6
0,8
1,0
ma
Fig. 5.17 Corrente mdia nas fontes de alimentao dos conversores
meia-ponte em funo do ndice de modulao.
Ip
cos ( ) ( 3 ma 4 ) = 0
8
4
ma =
3
(5.97)
Portanto, independente do ngulo da corrente de carga,

imprescindvel que a mudana do modo de operao do inversor se
Tese de Doutorado

de Quatro Nveis
162
realize com ndice de modulao maior que o valor apresentado em

(5.97). Salienta-se que para cargas puramente indutivas no seria
necessrio realizar a altero da estratgia de modulao.
5.2.2
Equacionamento da Corrente Mdia da Fonte do Inversor

Trifsico de Dois Nveis
A corrente que circula pela fonte de alimentao do inversor

trifsico de dois nveis composta pelas correntes dos trs braos do
inversor. Porm, considerando que h simetria entre as correntes que
circulam em cada fase, a corrente da fonte de alimentao do inversor
trifsico pode ser obtida equacionando apenas uma das fases. A Fig.
5.18 apresenta um detalhe do inversor trifsico, destacando as correntes
(em uma das fases) dos interruptores que compem a corrente da fonte
de alimentao do inversor trifsico de dois nveis.
S 1A
Vx
S 1A'
S 2A
Vx
S 2A'
S 3A
D 1A v
A
iS3A
D 1A'
D 2A
D2A'
iD3A
iVy
Load
Vy
D 3A
Vy
S 3A'
D3A'
Fig. 5.18 Detalhe da composio da corrente na fonte de alimentao

do inversor trifsico de dois nveis.
Sendo assim, a equao que define a corrente da fonte de

alimentao do inversor trifsico mostrada em (5.98). Salienta-se que
o fator trs includo na equao representa a participao das trs fases
na composio da corrente da fonte de alimentao.
iVy = 3 ( iS 3 A iD 3 A )
(5.98)
Substituindo na equao (5.98) as equaes de corrente no

interruptor (5.40) e do diodo (5.78) obtida a expresso que define a
corrente na fonte de alimentao do inversor trifsico. A expresso
vlida para o Modo I de operao apresentada em (5.99).
IVy , avg =
3 I p
cos ( )
(5.99)
Tese de Doutorado

de Quatro Nveis
163
Verifica-se que a corrente da fonte de alimentao do inversor

trifsico independente do ndice de modulao, devido operao em
baixa frequncia dos interruptores do inversor trifsico de dois nveis.
5.2.3
Distribuio de Potncia nas Fontes de Alimentao
Empregando as equaes de corrente mdia nas fontes de

alimentao, so obtidas as relaes que representam a potncia na fonte
de alimentao do inversor trifsico e nas fontes de alimentao dos
conversores meia-ponte.
A expresso que demonstra a potncia de cada uma das seis
fontes isoladas dos conversores meia-ponte pode ser conferida em
(5.100).
Vx I p
P1 =
cos ( ) ( 3 ma 4 )
(5.100)
A expresso da potncia entregue pela fonte do inversor trifsico

de dois nveis visualizada em (5.101).
P3 =
3 Vy I p
cos ( )
(5.101)
Considerando que a potncia de sada de uma das fases pode ser

expressa pela relao (5.102), pode-se parametrizar as potncias das
fontes de alimentao em funo da potncia de sada.
Po =
3 ma Vy I p
4
cos ( )
(5.102)
Portanto, a expresso que demonstra a soma da potncia das

fontes de alimentao dos conversores meia-ponte parametrizada em
funo da potncia de carga mostrada em (5.103).
6 P1
P = 3 P
V1
3 ma 4
3 ma
(5.103)
A potncia da fonte de alimentao do inversor trifsico de dois

nveis parametrizada em funo da potncia de carga apresentada na
expresso (5.104).
P3 =
P3
3 Po
4
3 ma
Tese de Doutorado
(5.104)

de Quatro Nveis
164
Na Fig. 5.19 so apresentadas as potncias normalizadas das

fontes de alimentao em funo do ndice de modulao. Observa-se
que as curvas tericas tm um comportamento muito semelhante aos
resultados obtidos atravs de simulao (Fig. 3.20), comprovando a
necessidade da estratgia de modulao adotada para ndice de
Potncia [%]
modulao menor que 0, 43

500
400
300
200
100
0
-100
-200
-300
-400
0,1
4
.
3
Potncia da Fonte Trifsica

Soma das Potncias das Fontes Vx
0,2
0,3
0,4
0,5
0,6
0,7
ndice de Modulao
0,8
0,9
1,0
Fig. 5.19 Distribuio de potncia parametrizada entre as fontes de

alimentao.
5.3
Dimensionamento dos Capacitores das

Alimentao dos Conversores Meia-ponte
Fontes
de
O dimensionamento dos capacitores das fontes de alimentao

dos conversores meia-ponte pode ser realizado em funo da corrente
eficaz nos capacitores e em relao ondulao de tenso nos mesmos.
O equacionamento que ser apresentado permitir o clculo destas duas
figuras de mrito, permitindo ao projetista a comparao dos parmetros
e a correta especificao. No equacionamento em questo sero
adotadas as seguintes hipteses simplificadoras:
A corrente que carrega os capacitores constante;
A corrente de carga senoidal e isenta de componentes
harmnicos;
A frequncia de comutao dos interruptores
considerada muito maior que a frequncia fundamental
de sada;
A modelagem ser realizada para o Modo I de
operao e com ngulo nulo de corrente de carga, pois
esta condio a que produz a maior ondulao na
tenso do capacitor;
Tese de Doutorado

de Quatro Nveis
165
As correntes de carga mximas so independentes do

ndice de modulao ma .
Sendo assim, o circuito para a modelagem da tenso e da corrente
no capacitor pode ser simplificado por uma fonte de corrente constante e
uma fonte de corrente controlada, conforme apresentado na Fig. 5.20. A
fonte de corrente constante representa a energia entregue pela rede para
a carga do capacitor e a fonte de corrente controlada representa a
corrente solicitada pelo inversor.
VR
VS
VT
i inv
i c1 S 1A
C1
Idc
S 1A'
i c1
D1A
C1
i inv
vc1
D1A'
Fig. 5.20 Esquema eltrico do circuito empregado na modelagem do

capacitor.
A forma da corrente da fonte de corrente controlada pode ser

obtida atravs da equao (5.105).
(5.105)
iinv ( ) = iS 1 ( ) iD1 ( )
Considerando que a corrente mdia quase-instantnea dos

interruptores pode ser aproximada por uma funo de razo cclica que
multiplica a corrente de carga, a corrente da fonte de corrente controlada
expressa pela relao (5.106).
iinv ( )
0,5 + 1,5 ma sen ( ) I p sen ( )
0,5 + 1,5 ma sen ( ) I p sen ( )

=
0,5 + 1,5 ma sen ( ) I p sen ( )
; M M
; + M
; 2 M 2
(5.106)
; demais intervalos
Onde,
1
3 ma
M = arcsen
(5.107)
A corrente mdia quase-instantnea do inversor considerando um

ndice de modulao de amplitude de 0,9 ( ma = 0,9 ) e a corrente de pico
Tese de Doutorado

de Quatro Nveis
166
de carga de aproximadamente 70 A I p = 50 2 A
visualizada na
Fig. 5.21.
70
60
50
40
iinv ()
30
[A]
20
10
0
10
Fig. 5.21 Corrente solicitada pelo inversor ao capacitor da fonte de
alimentao dos conversores meia-ponte ma = 0,9; I p = 50 2 A .
A corrente fornecida pela fonte de alimentao I dc o valor

mdio da corrente solicitada pelo inversor. A expresso (5.108)
apresenta o valor da corrente mdia da fonte de alimentao em funo
do ndice de modulao.
1
3
I dc = I p ma
8
2

(5.108)
Analisando pelo mtodo dos ns as correntes do circuito da Fig.

5.21 pode-se equacionar a corrente mdia quase-instantnea do
capacitor conforme representado em (5.109).
ic1 ( ) = I dc iinv ( )
(5.109)
A corrente mdia quase-instantnea do capacitor da fonte de

alimentao dos conversores meia-ponte pode ser observada na Fig.
5.22.
Tese de Doutorado

de Quatro Nveis
167
20
10
0
-10
ic1()
-20
[A]
-30
-40
-50
-60
0
Fig. 5.22 Corrente mdia quase-instantnea do capacitor da fonte de
alimentao dos conversores meia-ponte ma = 0,9; I p = 50 2 A .
O clculo da ondulao de tenso no capacitor da fonte de

alimentao dos conversores meia-ponte ser realizado no intervalo no
qual o inversor solicita a maior corrente do capacitor, produzindo a
maior ondulao de tenso ( M M ) . Este clculo pode ser
realizado com o auxlio da expresso (5.110). O emprego da corrente
mdia quase-instannea para determinar a ondulao de tenso no
capacitor vlido, pois, certamente, a ondulao de tenso no capacitor
ser dominada pelas harmnicas de baixa frequncia, visto que a
integrao matemtica uma operao de filtro passa-baixas. Sendo
assim, a relao entre a tenso e a corrente de um capacitor pode ser
definida pela equao (5.110).
ic1 ( t ) C1
dvc1 ( t )
(5.110)
dt
Considerando que,
= o t ,
(5.111)
a tenso do capacitor para o intervalo citado dada por
Tese de Doutorado
168

de Quatro Nveis
3 ma t 4 t 4 cos ( t )
1
vc1 ( t ) = I p
+
8
C1
C1 o
(5.112)
Ip
3 ma sen ( 2 o t )
1
+ Ip
+ Vc1 ( 0 ) +
C1 o
8
2 C1 o
onde Vc1 ( 0 ) representa a condio inicial de tenso do capacitor.

Derivando a expresso (5.112) e igualando a zero pode-se
encontrar os instantes de tempo onde a tenso do capacitor mnima e
mxima. Estes instantes de tempo, denominados t1 e t2 , so
apresentados nas expresses (5.113) e (5.114).
2 12 ma + + 9 ma 2
1
2
12
arccos 27 2 +
6
ma
ma
ma 2
t1 =
2 12 ma + + 9 ma 2
1
2
12
arccos 27 2 +
6
ma
ma
ma 2
t2 =
(5.113)
(5.114)
Substituindo os instantes de tempo t1 e t2 na expresso de

tenso no capacitor (5.112) so encontrados os valores de tenso
mxima e mnima no capacitor, respectivamente. As expresses (5.115)
e (5.116) demonstram as tenses mxima e mnima no capacitor.
Vc1_ max
1
9 I p ma sen 2 arccos + 12 I p
6
1
=
arccos (12 I p + 9 I p ma )
(5.115)
24 o C1
6
2 I + 24 V ( 0 ) C
p
c1
o
1
Tese de Doutorado

de Quatro Nveis
Vc1_ min
169
1
9 I p ma arccos + 2 I p +
6
1
=
+12 I p arccos + 24 Vc1 ( 0 ) o C1 (5.116)
24 o C1
6
9 I p ma sen 2 arccos +
A varivel auxiliar definida na equao (5.117).
= 27
2
12
12
1
9
+
2
+ 4+ 2
2
3
ma
ma
ma ma
ma
(5.117)
A ondulao de tenso no capacitor pode ser obtida atravs

equao (5.118).
Vc1 = Vc1_ max Vc1_ min
(5.118)
Substituindo as expresses de tenso mxima e mnima no
capacitor na equao (5.118) e, reorganizando a expresso resultante,
obtida uma expresso para o clculo da capacitncia. Esta expresso
apresentada em (5.119).
1
1
18 ma arccos 6 24 arccos 6
Ip
1
4 + 18 ma sen 2 arccos + (5.119)
C1 =
24 o Vc1
6
+12 + 9 m 2
A corrente eficaz do capacitor pode ser calculada integrando a

expresso (5.109), conforme apresentado na equao (5.120).
I c1, rms 2 =
dc
(5.120)
iinv ( ) d
Desenvolvendo a expresso (5.120), tm-se:

1
1
=
I c1, rms 2 =
I dc 2 2 I dc iinv ( ) + iinv ( )2 d
I dc
Tese de Doutorado
1
d 2 I dc
1
iinv ( ) d +
(5.121)
2
iinv ( ) d

de Quatro Nveis
170
Sabendo que:
1
(5.122)
I dc 2 d = I dc 2
E, conforme a definio apresentada em (5.108), a corrente mdia

solicitada pelo inversor de tenso I dc . Sendo assim, a segunda
integral da equao (5.121) pode ser reescrita como apresentado em
(5.123).
1
i ( ) d = I
inv
(5.123)
dc
A corrente eficaz solicitada pelo inversor ao capacitor que

alimenta os conversores meia-ponte definida pela expresso (5.124).
I inv , rms 2 =
(5.124)
iinv ( ) d
Substituindo as equaes (5.122), (5.123) e (5.124) na expresso

(5.121) obtida a equao que define a corrente eficaz no capacitor.
Esta equao mostrada em (5.125).
(5.125)
I c1, rms = I inv , rms 2 I dc 2
A corrente I dc conhecida, portanto, para o clculo da corrente

eficaz do capacitor necessrio definir a corrente eficaz quaseinstantnea do inversor. A corrente que o inversor solicita expressa na
equao (5.106), entretanto, para facilitar os clculos, a corrente que o
inversor solicita do capacitor pode ser definida seguindo a expresso
(5.126).
0,5 + 1,5 ma sen ( ) I p sen ( ) ;0
iinv , rms ( ) =
(5.126)
; 2
0
O clculo da corrente eficaz solicitada pelo inversor de tenso

realizado empregando o conceito de valores eficazes quase-instantneos,
atravs da expresso (5.127).
I inv , rms 2 =
2
1
0,5 + 1,5 ma sen ( ) I p sen ( ) d
2 0
(5.127)
Tese de Doutorado

de Quatro Nveis
171
Integrando a expresso (5.127) obtm-se a corrente eficaz que o

inversor meia-ponte solicita do capacitor. O resultado desta integrao
apresentado na equao (5.128).
2 Ip
I inv , rms =
8 ma
(5.128)
Substituindo as expresses da corrente mdia (5.108) e da

corrente eficaz (5.128) do inversor meia-ponte na equao (5.125),
obtida a corrente eficaz do capacitor. Esta equao apresentada em
(5.129).
Ip
9 2 ma 2 + 88 ma 8 2 16
(5.129)
I c1, rms =
8
5.3.1
Exemplo do Dimensionamento dos Capacitores das Fontes de

Alimentao dos Conversores Meia-ponte
Para demonstrar as expresses deduzidas ser apresentado um

exemplo de projeto com as especificaes da Tabela 5.3.
Tabela 5.3 Parmetros para exemplo da metodologia de clculo do
capacitor.
Parmetro
Valor
Vc1 ( 0 )
400 V
Ip
70, 711A
Vc1
16 V
ma
0,9
0o
fo
50 Hz
314,159 rad / s
Tese de Doutorado
Descrio
Tenso inicial do capacitor de
alimentao dos conversores meiaponte
Ondulao de tenso do capacitor de
alimentao dos conversores meiaponte (aproximadamente 4 %)
tenso de referncia
Frequncia fundamental da tenso de
sada
Frequncia angular fundamental da
tenso de sada

de Quatro Nveis
172
Empregando os valores da Tabela 5.3 na expresso de clculo da

capacitncia do capacitor de alimentao dos conversores meia-ponte
(5.119) encontra-se valor da capacitncia. A corrente eficaz do capacitor
obtida atravs da aplicao dos parmetros de projeto na expresso
(5.129). A especificao completa do capacitor mostrada na Tabela
5.4.
Tabela 5.4 Valores de capacitncia e corrente eficaz do capacitor do
retificador que alimenta os conversores meia-ponte.
Parmetro
Valor
C1
10.820 F
I c1, rms
25,463 A
Descrio
Capacitncia do capacitor de alimentao
dos conversores meia-ponte
Corrente eficaz do capacitor
Para validar o equacionamento apresentado foram efetuadas

algumas simulaes numricas. O primeiro circuito simulado
apresentado na Fig. 5.23.
I dc
C1
S1
D1
S1'
D1'
Carga
Vx
Vy /2
Vy /2
S2
D2
S2'
D2'
S3
D3
S3'
D3'
Fig. 5.23 Circuito simulado para anlise da ondulao de tenso e da

corrente eficaz no capacitor C1 .
Tese de Doutorado

de Quatro Nveis
173
Na Fig. 5.24 so apresentadas as formas de onda de tenso e

corrente no capacitor C1 .
415 vc1 [V]
410
16,01 V
405
400
80 i inv [A]
40
0
-40
0,96
0,97
0,98
Tempo [s]
0,99
1,00

solicitada pelo inversor de tenso.
Verifica-se que a ondulao de tenso no capacitor C1

encontra-se com um valor muito prximo ao estabelecido no projeto,
confirmando o equacionamento da capacitncia.
A Fig. 5.25 apresenta as formas de onda de corrente no capacitor
C1 e da fonte de alimentao I dc .
40
i c1 [A]
20
0
-20
-40
-60
15,0
12,5
I dc [A]
10,0
7,5
5,0
2,5
0,0
0,96
0,97
0,98
Tempo [s]
0,99
1,00

fornecida pela fonte de alimentao.
Tese de Doutorado

de Quatro Nveis
174
Observa-se que a corrente no capacitor C1 uma composio

das correntes I dc e iinv ( t ) conforme anlise terica. O valor eficaz
de corrente no capacitor C1 obtido atravs da simulao numrica foi
de 25, 694 A , confirmando o equacionamento apresentado.
O equacionamento demonstrado para o clculo da capacitncia e
da corrente eficaz no elemento C1 considera que a fonte de
alimentao que fornece energia para o circuito possui uma corrente
constante. Esta simplificao foi adotada para possibilitar a realizao
do equacionamento, pois a incluso da fonte de alimentao e de sua
respectiva impedncia, aliado ao comportamento no-linear do
retificador, elevaria a ordem e a complexidade do sistema equacionado,
inviabilizando uma soluo analtica.
Para verificar a influncia de uma fonte de alimentao que
oferea uma corrente pulsada para a carga do capacitor C1 no
equacionamento desenvolvido, foram realizadas algumas simulaes
numricas baseadas no circuito da Fig. 5.26.
VR
VS
VT
Lin
Lin
Lin
iret
iinv
ic1
+
C1
S1
D1
S1'
D1'
Carga
Vx
Vy /2
Vy /2
S2
D2
S2'
D2'
S3
D3
S3'
D3'
Fig. 5.26 Circuito simulado para anlise da influncia do retificador

de entrada no equacionamento apresentado para o capacitor C1 .
Tese de Doutorado

de Quatro Nveis
175
A impedncia de entrada empregada na simulao foi ajustada

em 1 %, 2 % ou 5 % da impedncia por unidade do conversor. Esta
impedncia por unidade pode ser obtida com o auxlio da expresso
(5.130).
L pu =
Vin , rms
(5.130)
2 f o I in, rms
Onde Vin , rms e I in , rms so, respectivamente, os valores eficazes

da tenso de fase e da corrente de fase do conversor.
Os parmetros empregados nas simulaes do conversor da Fig.
5.26 so apresentados na Tabela 5.5.
capacitor.
Parmetro
Valor
Vc1 ( 0 )
400 V
Ip
70, 711A
Vc1
8 V;16 V; 40 V
ma
0, 5; 0, 7; 0, 9
0o
fo
50 Hz
314,159 rad / s
Pin
5 kW
Vin , rms
171,5 V
Lin
1%; 2 %;5 %
Tese de Doutorado
Descrio
Tenso inicial do capacitor de
alimentao dos conversores meiaponte
Ondulao de tenso do capacitor de
alimentao dos conversores meiaponte (aproximadamente 2%; 4 % e
10 %)
tenso de referncia
Frequncia fundamental da tenso de
sada
Frequncia angular fundamental da
tenso de sada
Potncia de entrada nominal
(Considera-se que a potncia nominal
obtida com ma = 0,9)
Tenso eficaz de uma fase (valor
necessrio para se obter 400 V de
tenso mdia no capacitor C1)
Indutncia de entrada (Lin = 562 H;
1,123 mH; 2,809 mH)
176

de Quatro Nveis
Na Fig. 5.27 so apresentadas as formas de onda de tenso no

capacitor e de corrente solicitada pelo inversor de tenso. Neste exemplo
foram empregados os seguintes parmetros: ma = 0,9 ; Lin = 2,809 mH ;
C1 = 10.820 F . Verifica-se que a ondulao de tenso um pouco
superior ao valor de projeto (16 V) e que a tenso mdia no capacitor
um pouco inferior aos 400 V, devido presena da impedncia na
entrada do circuito.
400 vc1 [V]
395
390
385
380
375
80 i inv [A]
60
40
20
0
-20
-40
0,96
17,91 V
0,97
0,98
Tempo [s]
0,99
1,00

solicitada pelo inversor de tenso.
A Fig. 5.28 apresenta as formas de onda de corrente no capacitor

C1 e corrente fornecida pelo retificador de entrada.
60 i c1 [A]
40
20
0
-20
-40
-60
-80
25 i ret [A]
20
15
10
5
0
0,96
0,97
0,98
Tempo [s]
0,99
1,00

fornecida pelo retificador trifsico.
Tese de Doutorado

de Quatro Nveis
177
Metodologia empregada para a comparao dos resultados:

O valor de capacitncia calculado para cada novo
valor de ndice de modulao e ondulao de tenso;
Os valores de impedncia de entrada no dependem do
ndice de modulao;
A corrente de sada considerada uma fonte senoidal,
isenta de harmnicas e seu valor eficaz no depende do
ndice de modulao.
Na Fig. 5.29 so apresentados os resultados obtidos das
simulaes numricas para a ondulao de tenso no capacitor do
retificador que alimenta os inversores meia-ponte. Os traos
representam os valores calculados analiticamente de ondulao (8 V,
16 V e 40 V) e os smbolos demonstram os valores obtidos para
impedncias de entrada de 1 %, 2 % e 5 %. Verifica-se que a ondulao
de tenso para o circuito alimentado por um retificador trifsico de seis
pulsos mais elevada do que a ondulao calculada analiticamente, a
qual foi baseada na alimentao do capacitor atravs de uma corrente
isenta de ondulaes. A corrente fornecida pelo retificador de seis
pulsos pulsada e, seu valor de pico depende da impedncia total
presente no caminho entre a rede e o capacitor. Sendo assim natural
que ocorra um erro entre o valor projetado e o valor obtido na prtica.
Entretanto, verifica-se que para valores de projeto em torno de 2 % de
ondulao de tenso, neste caso 8 V, o erro de projeto pequeno e
praticamente independe da impedncia da rede. Isto permite a aplicao
do equacionamento apresentado, onde se pode apenas, a critrio do
projetista, considerar um pequeno fator de correo no momento da
escolha do capacitor a ser empregado.
De forma anloga, a corrente eficaz do capacitor tambm sofre
uma elevao em seu valor devido ao aspecto pulsante da corrente
fornecida pelo retificador de seis pulsos. Na Fig. 5.30 so apresentados
os valores de corrente eficaz calculados para os ndices de modulao de
0,5; 0,7 e 0,9 e os valores obtidos atravs da simulao. Os valores
representados por uma linha correspondem aos valores calculados
analiticamente e os valores representados pelos smbolos correspondem
aos resultados das simulaes.
Tese de Doutorado

de Quatro Nveis
178
Ondulao de Tenso [V]
60
50
Lin = 1 %
Lin = 2 %
Lin = 5 %
8V
16 V
40 V
40
30
20
10
0
0,5
0,7
ndice de Modulao
0,9
Fig. 5.29 Ondulao de tenso no capacitor dos conversores meiaponte em funo da impedncia de entrada e do ndice de modulao.
Corrente Eficaz no Capacitor [A]
Observa-se que o erro no projeto onde foram empregados valores

reduzidos de ondulao de tenso no capacitor menor e, neste caso, a
variao da impedncia de entrada tem menor influncia no valor eficaz
de corrente do capacitor. A maioria dos projetos ir priorizar um baixo
valor de ondulao de tenso, permitindo ao projetista empregar o
equacionamento apresentado.
35
30
ma = 0,7
20
15
10
0,0
Vc1 = 2 %
Vc1 = 4 %
Vc1 =10 %
25,46 A
20,87 A
12,91 A
ma = 0,9
25
ma = 0,5
1,0
2,0
3,0
4,0
Impedncia de Entrada [%]
5,0
6,0
Fig. 5.30 Corrente eficaz no capacitor dos conversores meia-ponte em

funo da impedncia de entrada e da ondulao de tenso.
Os parmetros empregados nas simulaes numricas e os

valores obtidos so apresentados nas tabelas denominadas: Tabela 5.6 e
Tabela 5.7. Nestas tabelas so demonstrados os valores de ondulao de
Tese de Doutorado

de Quatro Nveis
179
tenso, capacitncia, ndice de modulao, impedncia de entrada e os

valores de erro percentual de ondulao de tenso e corrente eficaz.
Tabela 5.6 Valores ondulao de tenso do C1 para vrios valores
de impedncia de entrada, ndice de modulao e capacitncia.
ma
C1 [F]
Lin
0,9
0,9
0,9
0,9
0,9
0,9
0,9
0,9
0,9
0,7
0,7
0,7
0,7
0,7
0,7
0,7
0,7
0,7
0,5
0,5
0,5
0,5
0,5
0,5
0,5
0,5
0,5
21.640
21.640
21.640
10.820
10.820
10.820
4.328
4.328
4.328
13.700
13.700
13.700
6.851
6.851
6.851
2.741
2.741
2.741
5.980
5.980
5.980
2.990
2.990
2.990
1.196
1.196
1.196
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
Tese de Doutorado
Vc1 [ V ]
Teoria
2%=8
2%=8
2%=8
4 % = 16
4 % = 16
4 % = 16
10 % = 40
10 % = 40
10 % = 40
2%=8
2%=8
2%=8
4 % = 16
4 % = 16
4 % = 16
10 % = 40
10 % = 40
10 % = 40
2%=8
2%=8
2%=8
4 % = 16
4 % = 16
4 % = 16
10 % = 40
10 % = 40
10 % = 40
Vc1 [ V ]
Simulao
8,73 V
9,18 V
8,42 V
18,12 V
19,05 V
17,94 V
44,55 V
47,49 V
50,35 V
8,56 V
8,79 V
8,82 V
17,31 V
18,11 V
18,94 V
42,81 V
45,15 V
48,35 V
8,37 V
8,43 V
8,44 V
17,07 V
17,17 V
17,53 V
41,39 V
43,38 V
44,91 V
Erro Vc1 [ % ]
+9,12
+14,75
+5,25
+13,25
+19,06
+12,12
+11,37
+18,73
+25,87
+7,00
+9,87
+10,25
+8,19
+13,19
+18,37
+7,02
+12,87
+20,87
+4,63
+5,37
+5,50
+6,69
+7,31
+9,56
+3,47
+8,45
+12,27
180

de Quatro Nveis
Tabela 5.7 Valores de corrente eficaz do capacitor C1 para vrios

valores de impedncia de entrada, ndice de modulao e capacitncia.
ma
C1 [F]
Lin
0,9
0,9
0,9
0,9
0,9
0,9
0,9
0,9
0,9
0,7
0,7
0,7
0,7
0,7
0,7
0,7
0,7
0,7
0,5
0,5
0,5
0,5
0,5
0,5
0,5
0,5
0,5
21.640
21.640
21.640
10.820
10.820
10.820
4.328
4.328
4.328
13.700
13.700
13.700
6.851
6.851
6.851
2.741
2.741
2.741
5.980
5.980
5.980
2.990
2.990
2.990
1.196
1.196
1.196
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
I c1, rms [ A ]
Teoria
25,46 A
25,46 A
25,46 A
25,46 A
25,46 A
25,46 A
25,46 A
25,46 A
25,46 A
20,87 A
20,87 A
20,87 A
20,87 A
20,87 A
20,87 A
20,87 A
20,87 A
20,87 A
12,91 A
12,91 A
12,91 A
12,91 A
12,91 A
12,91 A
12,91 A
12,91 A
12,91 A
I c1, rms [ A ]
Simulao
28,34 A
28,44 A
26,74 A
29,57 A
29,62 A
27,82 A
32,62 A
31,84 A
30,61 A
22,72 A
22,54 A
22,18 A
23,27 A
23,19 A
23,00 A
25,22 A
24,75 A
24,00 A
15,47 A
15,38 A
15,31 A
15,75 A
15,54 A
15,51 A
15,88 A
15,75 A
15,78 A
Erro
I c1, rms [ % ]
+11,31
+11,70
+5,03
+16,14
+16,34
+9,27
+28,12
+25,06
+20,23
+8,86
+8,00
+6,28
+11,50
+11,12
+10,21
+20,84
+18,59
+15,00
+19,83
+19,13
+18,59
+22,00
+20,37
+20,14
+23,01
+22,00
+22,23
Analisando os valores de erro percentual para ndice de

modulao maior ou igual a 0,7 e ondulao de tenso menor ou igual a
4 % confirma-se que os mesmos no ultrapassam 20 %, confirmando a
possibilidade de empregar o equacionamento de projeto apresentado em
aplicaes onde tais erros sejam aceitveis, apenas considerando esse
coeficiente no momento da escolha do capacitor.
Tese de Doutorado

de Quatro Nveis
5.4
181
Clculo das Perdas de Conduo do Inversor
A potncia dissipada nos interruptores geralmente dividida em

duas categorias: a perda devido resistncia no nula do interruptor
passagem de corrente, conhecida como perda de conduo, e a perda
devido transio entre o estado de conduo e o de bloqueio,
conhecida como perda de comutao.
A perda de conduo pode ser calculada atravs da expresso
(5.131).
(5.131)
Pcond , S / Djo = VTo I S / Djo, avg + rT I S / Djo , rms 2
Onde,
S/D
Representa qual componente est sendo
calculado, um interruptor ou um diodo;
j = 1, 2, 3
Representa qual interruptor est sendo
equacionado;
o = A, B, C Representa a fase a qual o interruptor pertence;
VTo
Varivel que caracteriza a parcela constante da
oposio passagem de corrente no semicondutor;
rT
Varivel que caracteriza um aumento linear em
funo da corrente da oposio passagem de corrente no
semicondutor.
As variveis que representam as caractersticas do semicondutor
devem ser obtidas diretamente do catlogo do fabricante, atravs de
anlise das curvas de queda de tenso em funo da corrente fornecidas
pelo fabricante ou atravs de ensaios realizados em laboratrio na
temperatura de operao estimada.
5.4.1
Clculo da Perda de Conduo Para os Interruptores

Controlados
A perda de conduo para o interruptor S1A obtida

substituindo-se na equao (5.131) as expresses de corrente mdia e
corrente eficaz deduzidas previamente. So necessrias trs expresses
diferentes para equacionar a corrente de um interruptor em toda a regio
de operao de ndice de modulao e ngulo da corrente de carga.
Entretanto, a metodologia de clculo a mesma. Sendo assim sero
apresentadas as expresses para o clculo na regio onde se concentra a
maior dissipao de energia.
Tese de Doutorado

de Quatro Nveis
182
Para a regio denominada caso 1 (um) a equao de perdas

representada pela relao (5.132). Esta equao vlida para a regio de
operao compreendida entre:
1
0 arcsen
;
3 ma
1 < m 1, 0 (Modo I).

a
2
Para as demais regies de operao bem como os demais

interruptores, o equacionamento pode ser realizado de maneira anloga,
apenas empregando as expresses adequadas de corrente mdia e
corrente eficaz.
1
2
18 ma cos ( ) arcsen
+
3 ma
Ip
Pcond , S 1 A = VTo
9 ma 2 sen ( ) cos ( ) + 18 ma + +
24 ma
2 cos ( ) 3 ma + 9 ma 2 1
2
54 m 1 + 2 cos ( ) + cos ( ) +
(5.132)
a
2
2
36 9 ma 1 1 + cos ( ) + 54 +
I p2
+ rT
2
2
216 54 arcsen
+ 27 sen ( ) cos ( ) +
3
m
a
2
9 ma 2 1 4 cos ( ) 2
2
ma
{(
Para exemplificar o emprego das equaes deduzidas, escolheuse o interruptor do tipo IGBT (Insulated Gate Bipolar Transistor)
modelo SKM 75BG063D fabricado pela empresa Semikron. Os
parmetros que representam a oposio passagem de corrente deste
interruptor foram obtidos atravs da curva que demonstra a queda de
tenso instantnea do componente em funo da corrente direta
instantnea. Estas curvas fornecidas pelo fabricante e a curva linearizada
em funo dos parmetros obtidos so apresentadas na Fig. 5.31. A
curva linearizada foi obtida para a condio de quinze volts de tenso de
comando e visando uma maior preciso, na regio de vinte mperes a
cem mperes.
Tese de Doutorado

de Quatro Nveis
140
Tj = 125 C
120
VGE = 17 V
VGE = 15 V
VGE = 13V
VGE = 11 V
VGE = 9 V
100
80
183
r T = 16,6 m
VGE = 7 V
I F [A]
60
40
Curva Linearizada
20
0
0,5
1
1,5
VTo = 1,128 V
2,5
VF [V]
3,5
4,5
Fig. 5.31 Curvas tenso versus corrente fornecidas pelo fabricante do

IGBT SKM 75GB063D e a linearizao para a temperatura de
operao de 125C.
Considerando-se os parmetros de projeto apresentados na Tabela

5.8 e a metodologia de clculo de perdas de conduo demonstrada
pode-se obter a potncia dissipada em todos os interruptores controlados
do inversor.
Tabela 5.8 Parmetros de projeto.
Parmetro
Valor
Descrio
Tenso de alimentao dos conversores meiaponte
Tenso de alimentao do inversor trifsico
Vx
400 V
Vy
400 V
Ip
70,711
A
ngulo entre a corrente de carga e a tenso de

referncia
A Tabela 5.9 apresenta os valores de corrente mdia, corrente

eficaz e potncia dissipada durante a conduo para todos os
interruptores. Esta tabela vlida para ngulo da corrente igual a zero e
Tese de Doutorado

de Quatro Nveis
184
para o Modo II de operao, onde o inversor trifsico no est

comutando.
Tabela 5.9 Corrente mdia, corrente eficaz e potncia dissipada na
conduo dos interruptores controlados operando no Modo II.
ma
I S 1, avg
[A]
I S 1, rms Pcond , S 1 I S 2, avg I S 2, rms Pcond , S 2 I S 3, avg

[A]
[W]
[A]
[A]
[W]
5,563
[A]
I S 3, rms Pcond , S 3
[A]
[W]
0,1 22,508 35,355 46,155
2,622 12,523
22,508 35,355 46,155
0,2 22,508 35,355 46,155
5,334 17,899 11,340 22,508 35,355 46,155
0,3 22,508 35,355 46,155
7,987 21,901 16,978 22,508 35,355 46,155
0,4 22,508 35,355 46,155 10,569 25,173 22,450 22,508 35,355 46,155
0,5 22,508 35,355 46,155 13,245 28,193 28,146 22,508 35,355 46,155
0,6 22,508 35,355 46,155 15,936 30,928 33,868 22,508 35,355 46,155
Para o Modo I de operao, onde o inversor trifsico opera com

frequncia de comutao igual frequncia fundamental da sada, os
valores de corrente mdia, corrente eficaz e potncia dissipada nos
semicondutores so apresentados na Tabela 5.10.
conduo dos interruptores controlados operando no Modo I.
ma
I S 1, avg
[A]
I S 1, rms Pcond , S 1 I S 2, avg I S 2, rms Pcond , S 2 I S 3, avg

[A]
[W]
[A]
[A]
[W]
6,476
[A]
I S 3, rms Pcond , S 3
[A]
[W]
0,5 21,597 35,038 44,758
2,905 13,878
22,508 35,355 46,155
0,6 21,895 35,179 45,257
5,310 18,581 11,726 22,508 35,355 46,155
0,7 22,057 35,244 45,517
7,835 22,413 17,184 22,508 35,355 46,155
0,8 22,168 35,283 45,686 10,330 25,621 22,563 22,508 35,355 46,155
0,9 22,234 35,302 45,784 12,889 28,495 28,028 22,508 35,355 46,155
1,0 22,291 35,318 45,867 15,336 30,973 33,237 22,508 35,355 46,155
Tese de Doutorado

de Quatro Nveis
5.4.2
185
Perda de Conduo Para os Diodos
A perda de conduo dos diodos pode ser obtida empregando-se a

mesma equao apresentada para os interruptores controlados,
entretanto, novos parmetros relacionados oposio a passagem de
corrente devem ser obtidos. A Fig. 5.32 apresenta a queda de tenso
instantnea do diodo em funo da corrente do diodo para diferentes
temperaturas de juno e a curva linearizada com os parmetros
empregados nos clculos de perdas. Optou-se pela curva com os valores
tpicos a uma temperatura de juno de 125 C para realizar a
linearizao.
80
r T = 8,01 m
70
60
50
Tj = 125 C tip
IF [A] 40
Tj = 25 C tip
Tj = 125 C max
30
Tj = 25 C max
20
Curva Linearizada
10
0
0,2
0,4
0,6
0,8
1
1,2
VTo = 0,926 V
1,4
1,6
VF [V]
1,8
Fig. 5.32 Curvas tenso versus corrente fornecidas pelo fabricante do

diodo do IGBT SKM 75BG063D e a linearizao para uma
temperatura de operao de 125C.
Fazendo uso das expresses apresentadas para o clculo das

correntes mdia e eficaz dos diodos, da expresso do clculo de perdas
de conduo (5.131) e dos parmetros da curva linearizada da Fig. 5.32
pode-se efetuar os clculos das perdas.
A Tabela 5.11 apresenta os valores de corrente mdia, corrente
eficaz e potncia dissipada nos diodos do inversor para o Modo II de
operao.
conduo dos diodos operando no Modo II.
Tese de Doutorado

de Quatro Nveis
186
ma
I D1, avg
[A]
I D1, rms Pcond , D1 I D 2, avg I D 2, rms Pcond , D 2 I D 3, avg

[A]
[W]
[A]
[A]
[W]
0,1 19,887 33,062 27,175
22,508 35,355 30,859
0,2 17,175 30,489 23,354
22,508 35,355 30,859
0,3 14,517 27,747 19,613
22,508 35,355 30,859
0,4 11,942 24,829 15,998
22,508 35,355 30,859
0,5 9,271 21,343 12,235
22,508 35,355 30,859
0,6 6,598 17,166
22,508 35,355 30,859
8,471
[A]
I D 3, rms Pcond , D 3
[A]
[W]
Para o Modo I de operao, onde o inversor trifsico est

comutando, os valores de corrente nos diodos e os valores de potncia
dissipada devido conduo so mostrados na Tabela 5.12.
conduo nos diodos operando no Modo I.
ma
I D1, avg
I D1, rms Pcond , D1 I D 2, avg I D 2, rms Pcond , D 2 I D 3, avg

[A]
[W]
I D 3, rms Pcond , D 3
[A]
[A]
[W]
[A]
[A]
[W]
0,5 19,576 32,489 26,586
0,907
4,701
1,017
0,6 17,283 30,183 23,305
0,620
3,535
0,674
0,7 14,774 27,466 19,726
0,448
2,782
0,477
0,8 12,202 24,414 16,076
0,336
2,240
0,352
0,9 9,640 20,961 12,448
0,260
1,851
0,269
1,0 7,457 17,520
0,220
1,632
0,225
5.5
[A]
9,366
Clculo das Perdas de Comutao do Inversor
Os interruptores, no momento da comutao, dissipam energia

devido presena simultnea de tenso e corrente em seus terminais.
Essa energia pode ser calculada tanto para a entrada em conduo
quanto para o bloqueio. Uma metodologia para o clculo dessa potncia
dissipada baseia-se na integrao de equaes polinomiais que
representam a energia dissipada. Seguindo a metodologia apresentada
Tese de Doutorado

de Quatro Nveis
187
por Drofenik e Kolar [101], a energia dissipada na comutao para um

dado nvel de tenso de alimentao aproximada por um polinmio de
segunda ordem. Esta simplificao permite que a energia dissipada na
comutao dos interruptores seja representada apenas por trs
coeficientes, k0 , k1 e k2 .
A equao de energia em funo da corrente que circula pelo
semicondutor apresentada em (5.133).
W ( iS / Djo ) = k0 _ on / off / rr + k1_ on / off / rr iS / Djo + k2 _ on / off / rr iS / Djo 2
(5.133)
Onde,
k0 , k1 , k2
Coeficientes que definem o polinmio, os quais
podem ser obtidos atravs de ensaios do componente ou das
curvas fornecidas pelo fabricante;
on / off / rr Define se o coeficiente est relacionado com a
entrada em conduo on , com o bloqueio off ou com a
recuperao reversa do diodo rr ;
iS / Djo
Corrente instantnea do interruptor / diodo que
est sendo equacionado.
A potncia dissipada na comutao de um interruptor obtida
integrando as expresses de energia dissipada na entrada em conduo,
no bloqueio e de recuperao reversa do diodo em funo da frequncia
de comutao. Esta potncia apresentada na expresso (5.134).
PS / Djo _ on / off / rr =
f c W ( iS / Djo ) d t
(5.134)
As curvas fornecidas pelo fabricante que representam a energia

dissipada na entrada em conduo e no bloqueio do interruptor SKM
75BG063D so apresentadas na Fig. 5.33. Estas curvas fornecem o valor
de energia dissipada a cada comutao do interruptor. Observa-se que as
curvas originadas atravs dos polinmios de segunda ordem so muito
prximas s curvas fornecidas pelo fabricante. Observa-se que a escolha
de polinmios de segunda ordem adequada para representar as curvas
de energia dissipada na entrada em conduo e no bloqueio.
Os coeficientes dos polinmios que reproduzem as caractersticas
das curvas do fabricante foram obtidos atravs de regresso polinomial e
podem ser visualizados na Tabela 5.13.
Tese de Doutorado

de Quatro Nveis
188
8
VCE = 300 V
VGE = +15 V
6
Energia [mJ]
E on
Tj = 125 C
R G = 15
E off
4
3
Polinmio Obtido
Curva do Fabricante
1
0
20
40
60
80
100
120
140
160
180
I F [A]
Fig. 5.33 Curvas do fabricante e polinmios obtidos da energia de

entrada em conduo e bloqueio em funo da corrente direta no
interruptor para uma tenso de alimentao de 300V.
A Tabela 5.14 adiciona novos parmetros ao projeto,

possibilitando o clculo da potncia dissipada na entrada em conduo
dos interruptores, no bloqueio dos interruptores e na recuperao reversa
dos diodos.
Tabela 5.13 Coeficientes dos polinmios de segunda ordem que
representam a energia dissipada na entrada em conduo e no bloqueio
do interruptor SKM 75BG063D em funo da corrente.
Coeficiente
k0 _ on
k1_ on
k2 _ on
k0 _ off
k1_ off
k2 _ off
Valor
0, 7879426940 103 J
0, 0112965745 103 J
0, 0002349147 10
A
A2
0,3148336311 103 J
0, 0310033703 103 J
0, 000225103 10
A
A2
Tese de Doutorado

de Quatro Nveis
189
Tabela 5.14 Parmetros adicionais de projeto.
Parmetro
Valor
fc
20 kHz
fo
50 Hz
Descrio
Frequncia de comutao dos
conversores meia-ponte
Frequncia fundamental de sada
A potncia dissipada na entrada em conduo e no bloqueio dos

interruptores para o inversor operando no Modo II apresentada na
Tabela 5.15. Neste modo de operao o inversor trifsico no est
comutando, portanto a potncia dissipada por comutao em seus
componentes nula.
Tabela 5.15 Potncia dissipada na entrada em conduo, no bloqueio
dos interruptores e potncia total de comutao operando no
Modo II.
ma
PS 1_ on PS1_ off
[W]
[W]
Pcom , S1 PS 2 _ on PS 2 _ off
[W]
[W]
[W]
Pcom , S 2 PS 3 _ on PS 3 _ off
[W]
Pcom , S 3
[W]
[W]
[W]
0,1 0,041
0,016
0,057 18,838 16,543 35,381
0,2 0,041
0,016
0,057 18,838 16,543 35,381
0,3 0,041
0,016
0,057 18,838 16,543 35,381
0,4 0,041
0,016
0,057 18,838 16,543 35,381
0,5 0,041
0,016
0,057 18,838 16,543 35,381
0,6 0,041
0,016
0,057 18,838 16,543 35,381
Para o inversor operando no Modo I, onde o inversor trifsico

comuta na frequncia de sada, tm-se os valores de potncia dissipada
na entrada em conduo e no bloqueio dos interruptores da Tabela 5.16.
O clculo da energia dissipada durante a recuperao reversa dos
diodos segue a mesma metodologia apresentada para o clculo da
energia dissipada na comutao dos interruptores. Porm, o clculo dos
coeficientes do polinmio de segundo grau segue o conceito apresentado
por Casanellas em [102]. Segundo Casanellas, a equao mostrada em
(5.135) representa a energia de recuperao reversa dos diodos em
funo da corrente direta.
Tese de Doutorado

de Quatro Nveis
190

dos interruptores e potncia total de comutao operando no Modo I.
ma
PS 1_ on PS1_ off
[W]
[W]
[W]
[W]
10,830 13,096 11,688 24,784
0,041
0,017
0,058
0,6 4,327
3,503
7,830 14,631 13,130 27,761
0,041
0,017
0,058
0,7 3,419
2,654
6,073 15,387 13,838 29,225
0,041
0,017
0,058
0,8 2,867
2,145
5,013 16,077 14,474 30,551
0,041
0,017
0,058
0,9 2,480
1,795
4,275 16,460 14,819 31,280
0,041
0,017
0,058
1,0 2,115
1,472
3,587 16,704 15,034 31,738
0,041
0,017
0,058
0, 2 iD
0,8 +
Io
Onde,
Vcc
Io
trr
I rr
[W]
[W]
[W]
Pcom , S 3
4,957
Vcc
2
[W]
Pcom , S 2 PS 3 _ on PS 3 _ off
0,5 5,874
Wrr ( iD ) =
[W]
Pcom , S1 PS 2 _ on PS 2 _ off
I rr
trr . 0,35 I rr + 0,15 iD + iD
Io
(5.135)
Representa a tenso de barramento;

Corrente nominal do diodo;
Tempo de recuperao reversa;
Corrente de recuperao reversa.
Portanto, os coeficientes que compem o polinmio de segunda

ordem que representa a energia de recuperao reversa de um diodo
podem ser obtidos atravs das expresses (5.136), (5.137) e (5.138).
k0 _ rr = 0,14 Vcc trr I rr
(5.136)
k1_ rr =
0, 2
Vcc
I
trr 0,8 0,15 rr + 1 +
0,35 I rr
2
I
I
o
o
(5.137)
k2 _ rr =
0,1 Vcc
I
trr 0,15 rr + 1
Io
Io
(5.138)
Os dados fornecidos pelo fabricante do diodo esto demonstrados

na Tabela 5.17.
Tese de Doutorado

de Quatro Nveis
191
Tabela 5.17 Dados fornecidos no catlogo do diodo do SKM

75BG063D para temperatura de operao de 25C.
Parmetro
trr
Valor
250 ns
I rr
30 A
Io
75 A
Substituindo nas expresses (5.136) a (5.138) os parmetros de

projeto da Tabela 5.8 e os dados do diodo da Tabela 5.17 so calculados
os coeficientes do polinmio. Este conceito mostrado na expresso
(5.139).
k0 _ rr = 0, 42 103 J
k1_ rr = 4,38 104 J
k2 _ rr = 1, 413 107
(5.139)
A
J 2
A
A Fig. 5.34 apresenta a energia de recuperao do diodo do

interruptor SKM 75BG063D em funo da corrente que atravessa o
diodo. Esta curva foi obtida substituindo os coeficientes apresentados
em (5.139) na equao (5.133).
Energia [mJ]
4,0
3,0
2,0
1,0
0,0
20
40
ID [A]
60
Fig. 5.34 Curva que representa a energia de recuperao reversa do

diodo em funo da corrente do diodo.
Tese de Doutorado
192

de Quatro Nveis
A potncia dissipada em cada diodo durante a recuperao

reversa apresentada na Tabela 5.18. Salienta-se que o inversor opera
no Modo II com os parmetros de projeto apresentados.
dos interruptores e potncia total de comutao operando no Modo
II.
ndice de Modulao
PD1_ rr [W]
PD 2 _ rr [W]
PD 3, rr [W]
0,1
27,450
0,2
27,450
0,3
27,450
0,4
27,450
0,5
27,450
0,6
27,450
A potncia dissipada em cada um dos diodos durante a operao

no Modo I pode ser visualizada na Tabela 5.19.
dos interruptores e potncia total de comutao operando no Modo I.
ndice de Modulao
5.6
PD1_ rr [W]
PD 2 _ rr [W]
PD 3, rr [W]
0,5
19,963
7,368
0,021
0,6
22,287
5,067
0,021
0,7
23,610
3,964
0,021
0,8
24,389
2,991
0,021
0,9
24,917
2,471
0,021
1,0
25,398
2,150
0,021
Comparao das Perdas com a Modulao Proposta e com as
Modulaes PS e PD
Nas sees 5.4 e 5.5 foram apresentados os clculos de perdas

para os interruptores controlados e para os diodos. Os clculos
demonstrados, juntamente com as equivalncias entre os interruptores
(seo 5.1.7), permitem a avaliao das perdas totais no inversor
proposto.
Tese de Doutorado

de Quatro Nveis
193
Para verificar as reais potencialidades da modulao proposta,

foram realizados trs projetos para o inversor da Fig. 5.1. O primeiro
dimensionamento considerou o inversor utilizando a modulao com as
portadoras dispostas em fase, o segundo empregou a modulao com as
portadoras defasadas e, no terceiro projeto, o inversor emprega a
modulao proposta no Captulo 3. Os projetos foram efetuados com as
mesmas especificaes, as quais so apresentadas na Tabela 5.20.
Observa-se que a corrente de carga considerada constante
independentemente do ndice de modulao.
Tabela 5.20 Parmetros de projeto
Parmetro
Valor
Descrio
Vx
400 V
Tenso de barramento dos conversores meia-ponte
Vy
400 V
Ip
70,711 A
fc
ngulo entre a corrente de carga e a tenso de referncia
20 kHz
Frequncia de comutao dos conversores meia-ponte
fo
50 Hz
SKM 75GB063D

Interruptor empregado
A potncia apresentada para cada um dos braos do conversor

inclui as perdas de conduo e de comutao dos interruptores e as
perdas de conduo e da recuperao reversa dos diodos. As colunas
esquerda apresentam as perdas para o inversor operando com a
modulao com as portadoras defasadas (PS), as colunas centrais
apresentam as perdas para o inversor operando com a modulao com as
portadoras dispostas em fase (PD) e as colunas direita reproduzem as
perdas do inversor com a modulao proposta. Salienta-se que o projeto
do conversor empregando a modulao com as portadoras defasadas foi
realizado com uma frequncia de comutao reduzida f s 3 , desta
forma, obtida na sada uma mesma frequncia de comutao,

independente da modulao escolhida. Na modulao proposta, para
ndice de modulao entre 0,1 e 0,4 o inversor opera no Modo II e,
para ndice de modulao de 0,5 a 0,9, o inversor opera no Modo I.
Tese de Doutorado
350,00
300,00
121
250,00
200,00
50,00
0,00
142
122
77
144
123
144
142
121
111
125
146
77
0,2
147
151
125
123
122
77
0,1
131143149
126124142 127131144 128136146 129140148
125110
147
131
129
128136
127131
126124
140
143
149
146
148
144
142
214
210
207
146
123
122
121
77
77
77
77
150,00
100,00
77
77
0,3
Legenda
Modulao PS
Modulao PD
Modulao Hbrida Proposta
Mdulo Meia-Ponte Superior
Mdulo Meia-Ponte Inferior
Brao do Inversor Trifsico
126128
77
0,4
0,5
92
127122
92
128115
0,6
ndice de Modulao [ma ]
0,7
92
129111
0,8
92
131
108 92
0,9

de Quatro Nveis
Potncia [W]
194
Tese de Doutorado
Fig. 5.35 Potncia dissipada de cada brao de uma fase do inversor

operando com modulao PS, PD e com a modulao hbrida proposta.
400,00

de Quatro Nveis
195
Analisando a Fig. 5.35 verifica-se que a modulao proposta no

proporciona uma mudana considervel no rendimento, apesar de
comutar o inversor trifsico em baixa frequncia. Porm, observa-se que
a distribuio de perdas entre os mdulos de meia-ponte do inversor
com a modulao proposta mais equilibrada quando comparada com a
modulao com as portadoras dispostas em fase. Na modulao PD,
onde todos os interruptores comutam em alta frequncia, a potncia
dissipada em cada um dos braos do inversor varia com o ndice de
modulao. Esta variao de potncia de aproximadamente 100% ao
longo da excurso do ndice de modulao.
O inversor operando com a modulao PS apresenta uma
distribuio equilibrada de potncia entre os mdulos dos conversores
meia-ponte e do conversor trifsico. Entretanto, a distoro harmnica
total da tenso de linha mais elevada que a obtida pelas outras duas
modulaes. Para ndice de modulao 0,9, por exemplo, a distoro
harmnica da tenso de linha com a modulao PS de
aproximadamente 37 %, enquanto as outras modulaes apresentam
distoro de 23 % nesta mesma condio de operao.
Na modulao proposta por sua vez, os braos dos conversores
dissipam um valor de potncia praticamente constante, independente do
ndice de modulao. Esta caracterstica torna o projeto de dissipadores
de calor e do sistema de refrigerao mais simples e reduz a
concentrao de perdas em poucos componentes.
Realizando-se um quarto projeto do inversor, onde os
interruptores do inversor trifsico so substitudos por interruptores com
menor perda de conduo e maior perda de comutao verifica-se uma
melhora no rendimento da estrutura. A opo de empregar interruptores
distintos visa aproveitar melhor as caractersticas da modulao
proposta, pois geralmente, os interruptores mais lentos tipicamente
possuem menor perda de conduo e menor custo. O projeto com
interruptores mistos, bem como os dois previamente apresentados,
podem ser conferidos na Fig. 5.36.
Verifica-se que com o interruptor modelo SKM 145GB066D no
inversor trifsico, ocorre uma significativa reduo das perdas totais.
Essa reduo da ordem de 12% em toda a faixa de variao do ndice
de modulao, conforme apresentado na Fig. 5.36. Alm destes fatores,
vale observar que o interruptor SKM 145GB066D apresenta um custo
menor que o interruptor SKM 75GB063D.
Tese de Doutorado
300,00
121
250,00
200,00
77
142
77
146
142
207
77
0,1
46
146
214
123
128 136
142
0,3
46
131
146
92
0,5
143
149
149
146
142
126 128
77
149
146
142
126 124
142
121
146
77
131 143 149
128 136 146
126 124 142
146
123
121
100,00
0,00
142
77
150,00
50,00
123
128 115
47
92
0,7
Legenda
ndice de Modulao [ma ]
Modulao PS
Modulao PD
Modulao Hbrida Proposta (Interruptores IGUAIS)
Modulao Hbrida Proposta (Interruptores MISTOS)
Mdulo Meia-Ponte Superior
Mdulo Meia-Ponte Inferior
Brao do Inversor Trifsico
131 108
47
92
0,9
47

de Quatro Nveis
Potncia [W]
12%
350,00
196
Fig. 5.36 Potncia dissipada em cada brao de uma fase do inversor

operando com modulao PS, com a modulao PD, com a modulao
hbrida proposta e com a modulao proposta e interruptores
diferentes no inversor trifsico e nos conversores meia-ponte.
Tese de Doutorado
400,00

de Quatro Nveis
5.7
197
Comparao do Conversor Proposto com a Estrutura

Empregando Cascata de Inversores em Ponte Completa
Nesta seo realizada uma comparao entre a topologia

proposta (cascata de um inversor trifsico com clulas de conversores
meia-ponte) e a topologia que realiza a cascata entre um inversor
trifsico e conversores em ponte completa. Esta topologia que emprega
as clulas de conversores em ponte completa mostrada na Fig. 5.37.
A Tabela 5.21 apresenta uma comparao de vrios parmetros
entre o inversor proposto na sua configurao com quatro nveis na
tenso de fase e o inversor empregando clulas de conversores ponte
completa tambm com quatro nveis na tenso de fase.
Tabela 5.21 Comparao entre a topologia proposta e a topologia
empregando conversores em ponte completa.
Parmetro
Nmero de Semicondutores
controlados (Interruptores)
Nmero de Semicondutores
no controlados (Diodos)
Nmero de fontes isoladas
(exceto inversor trifsico)
Potncia de cada fonte
isolada
Nmero de capacitores de
barramento
Nmero de nveis na tenso
de fase
Nmero de nveis na tenso
de linha
Distoro harmnica total
da tenso de fase / linha
Possibilidade de empregar
a modulao hbrida
proposta
Esforos de corrente e
tenso nos semicondutores
Perdas nos semicondutores
Tese de Doutorado
Inversor Proposto
(Empregando clulas de
conversores meia-ponte)
Inversor empregando
clulas de conversores
em ponte completa
6 por fase
6 por fase
6 por fase
6 por fase
8,80 % da potncia total
17,60 % da potncia total
processada ( ma = 0,9 )
processada ( ma = 0,9 )
4, 5 ou 6
4, 5 ou 6
7, 9 ou 11
7, 9 ou 11
44 % / 22 % ( ma = 0,9 )
44 % / 22 % ( ma = 0,9 )
Sim
Sim
Similar
Similar
Similar
Similar

de Quatro Nveis
D 3C'
S3C'
D 3C
S3C
D 2C'
D 3B'
S3A'
D 3B
Inversor Trifsico
S3A
D 2B'
D2A'
D3A
D3A'
D1A' S2A'
S3A
S3A'
S1A'
Vx
Vy
D2A
S2A
D1A
S1A
iA
Vx
S1B
S1B'
D1B' S2B'
D 2B
D1B
S2B
iB
Vx
S 1C
S 1C'
D 1C' S2C'
D 2C
D 1C S2C
iC
198
Fig. 5.37 Inversor multinveis hbrido empregando um inversor

trifsico e clulas de conversores em ponte completa.
Tese de Doutorado

de Quatro Nveis
199
Verifica-se que as topologias comparadas tm caractersticas

semelhantes em desempenho (quantidade de nveis sintetizados e
distoro harmnica total nas tenses de fase e linha), perdas e
quantidade de semicondutores. As diferenas entre as topologias
encontram-se na quantidade de fontes isoladas e na potncia processadas
pelas fontes isoladas. Nestes quesitos no se observa clara vantagem
para alguma das topologias, pois a topologia proposta emprega o dobro
de fontes isoladas e cada fonte isolada deve processar apenas metade da
potncia processada pelas fontes da topologia concorrente, resultando, a
grosso modo, no mesmo volume de fontes de alimentao isoladas e na
mesma rea de silcio para os diodos dos retificadores. A comparao
quanto ao nmero e ao volume de capacitores necessita de estudo mais
detalhado, o qual realizado na seo seguinte.
5.7.1
Dimensionamento dos Capacitores das Fontes de Alimentao

dos Conversores em Ponte Completa
O dimensionamento dos capacitores das fontes de alimentao

dos conversores em ponte completa pode ser efetuado empregando a
mesma metodologia de clculo apresentada na seo 5.3. Portanto, ser
considerada a equivalncia de circuitos demonstrada na Fig. 5.38 e que
o inversor opera com a modulao proposta Modo I.
VR
VS
VT
i invx
R
S
T
i cx S1x
Cx
S1x'
D1x
D1x'
S2x
S2x'
i cx
D2x
D2x'
Idcx
Cx
vcx
i invx
Fig. 5.38 Circuito equivalente para a modelagem do capacitor.
Para o inversor em ponte completa a forma de corrente mdia

quase-instantnea solicitada pelo inversor ao capacitor da fonte de
alimentao semelhante forma solicitada pelo inversor meia-ponte,
porm, no inversor em ponte completa, no h perodos de corrente nula
e a frequncia o dobro da frequncia fundamental de sada, conforme
representado na equao (5.140).
iinvx ( ) = 0,5 + 1,5 ma sen ( ) I p sen ( ) ;0
(5.140)
A corrente mdia quase-instantnea solicitada ao capacitor pelo

inversor em ponte completa, considerando um ndice de modulao de
Tese de Doutorado

de Quatro Nveis
200
amplitude de 0,9 ( ma = 0,9 ) e considerando que a corrente de pico de

carga de aproximadamente 70 A
(I
= 50 2 A , visualizada na
Fig. 5.39.
70
60
50
40
iinvx() 30
[A]
20
10
0
10
Fig. 5.39 Corrente solicitada pelo inversor da fonte de alimentao
dos conversores meia-ponte ma = 0,9; I p = 50 2 A .
O valor de corrente fornecido pela fonte de alimentao I dcx

assumido como o valor mdio da corrente solicitada pelo inversor. A
expresso (5.141) apresenta o valor da corrente mdia da fonte de
alimentao em funo do ndice de modulao.
1
3
I dcx = I p ma
4
(5.141)
A corrente do capacitor da fonte de alimentao dos conversores

ponte completa ento aproximada pela expresso (5.142) e pode ser
observada na Fig. 5.40.
1
3
icx ( ) I p ma 0,5 + 1,5 ma sen ( ) I p sen ( )
(5.142)
Tese de Doutorado

de Quatro Nveis
201
30
20
10
0
icx ()
[A] -10
-20
-30
-40
Fig. 5.40 Corrente do capacitor da fonte de alimentao dos
conversores ponte completa ma = 0,9; I p = 50 2 A .
Integrando a corrente do capacitor, representada na equao

(5.142), e dividindo pela capacitncia Cx tm-se a expresso (5.143)
que define a tenso do capacitor.
2 cos ( t ) 3 ma sen ( 2 t )
1
vcx ( t ) = I p 4 t
+
+
4
2
+Vcx ( 0 )
Ip
(5.143)
2 Cx
Derivando a expresso de tenso no capacitor e igualando a zero

so obtidos os instantes de tempo onde a tenso no capacitor atinge o
valor mnimo e o valor mximo. Estes instantes de tempo, denominados
t1x e t2 x , so apresentados nas equaes (5.144) e (5.145).
2 + 2 18 2 m 24 m + 2
a
a
arcsen
12 ma
t1x =
t2 x =
t1x
Tese de Doutorado
(5.144)
(5.145)

de Quatro Nveis
202
O valor mnimo e o valor mximo de tenso no capacitor Cx

so obtidos substituindo as expresses de t1x (5.144) e t2 x (5.145)
na expresso de tenso no capacitor Cx (5.143). As expresses que
demonstram o valor mnimo e mximo de tenso so apresentadas nas
equaes (5.146) e (5.147), respectivamente.
Vcx _ min
arcsen ( x ) 2 cos arcsen ( x )
+
4
1
= Ip
+
4
3 ma sen 2 arcsen ( x )
2
+Vcx ( 0 )
Vcx _ max
(5.146)
Ip
2 Cx
arcsen ( x ) 2 cos arcsen ( x )
+
4
1
= Ip
4
3 ma sen 2 arcsen ( x )
(5.147)
+
Ip
+Vcx ( 0 )
2 Cx
Onde,
x =
+ 18 2 ma 2 24 ma + 2
6 ma
(5.148)
Calculando a diferena entre a tenso mxima e a tenso mnima

do capacitor e isolando a varivel Cx , obtida a expresso que define
a capacitncia da fonte de alimentao do conversor em ponte completa
em funo da ondulao de tenso no capacitor. Esta equao
9 ma sen 2 arcsen ( x ) 24 arcsen ( x ) +
2
Cx =
(5.149)
24
12
x
12 o Vcx +12 2 18 2 +
ma
Ip
A corrente eficaz do capacitor pode ser calculada de forma

anloga a realizada para o conversor meia-ponte, empregando a
expresso (5.150).
Tese de Doutorado

de Quatro Nveis
203
(5.150)
I cx , rms = I invx , rms 2 I dcx 2
A corrente I invx , rms obtida empregando a mesma expresso

usada no clculo da corrente eficaz solicitada pelo inversor meia-ponte,
alterando apenas a constante frente da integral. Esta expresso
I invx , rms 2 =
2
1
0,5 + 1,5 ma sen ( ) I p sen ( ) d
0
(5.151)
Integrando a expresso (5.151), obtm-se a equao (5.152) que

representa a corrente eficaz que o inversor ponte completa solicita do
capacitor.
I invx , rms =
Ip
2
8 ma
(5.152)
Substituindo as expresses da corrente mdia (5.141) e da

corrente eficaz (5.152) que o inversor ponte completa solicita do
capacitor na equao (5.150), obtida a equao que define a corrente
eficaz do capacitor. Esta expresso de corrente eficaz apresentada em
(5.153).
Ip
I cx , rms =
9 2 ma 2 + 56 ma 4 2 16
(5.153)
4
No intuito de validar o equacionamento apresentado efetuado
um exemplo de projeto utilizando como parmetros os valores da Tabela
5.22.
capacitor.
Parmetro
Valor
Vcx ( 0 )
400 V
Ip
70, 711A
Vcx
8 V;16 V; 40 V
ma
0, 5; 0, 7; 0, 9
0o
fo
50 Hz
Tese de Doutorado
Descrio
Tenso inicial do capacitor de alimentao dos
conversores ponte completa
Ondulao de tenso do capacitor de alimentao
dos conversores ponte completa
(aproximadamente 2%; 4 % e 10 %)
ngulo entre a corrente de carga e a tenso de
referncia
Frequncia fundamental da tenso de sada

de Quatro Nveis
204
314,159 rad / s
Pin
10 kW
Vin , rms
171,5 V
Lin
1%; 2 %;5 %
Frequncia angular fundamental da tenso de sada

Potncia de entrada nominal
(Considera-se que a potncia nominal obtida
com ma = 0,9)
Tenso eficaz de uma fase (valor necessrio para
se obter 400 V de tenso mdia no capacitor C1)
Impedncia de entrada (Lin = 281 H; 562 H;
1,404 mH)
O circuito cujo esquemtico pode ser visualizado na Fig. 5.41 foi

empregado para averiguar atravs de simulao numrica a influncia
do retificador e da impedncia de entrada no equacionamento do
capacitor Cx .
VR
VS
VT
L in
L in
L in
i retx
i invx
i cx S 1x
Cx
S 1x'
D 1x
S 2x
D 2x
D 1x'
S 2x'
D 2x'
Carga
Vy/2
S3
D3
Vy/2
S 3'
D3'
Fig. 5.41 Circuito simulado para anlise da influncia do retificador

de entrada no equacionamento apresentado para o capacitor Cx .
Os valores resultantes do projeto e os resultados de simulao so

mostrados na Tabela 5.23. Analisando os resultados da Tabela 5.23
observa-se que o equacionamento apresentado para o capacitor do
inversor em ponte completa no atinge resultados to precisos quando
empregado um retificador trifsico para alimentar o circuito no lugar da
fonte de corrente contnua. Este resultado compreensvel, visto que no
modelo empregado, a corrente contnua que alimenta o circuito I dcx
possui o dobro do valor que a corrente contnua que alimenta o
conversor meia-ponte I dc , resultando em um valor de corrente no
capacitor com picos menores. No entanto, devido caracterstica
Tese de Doutorado

de Quatro Nveis
205
pulsada da corrente de entrada, a corrente de pico do capacitor bem

mais elevada que no modelo, resultando em maiores valores de
ondulao de tenso e corrente eficaz no capacitor.
Tabela 5.23 Valores ondulao de tenso e corrente eficaz do
capacitor Cx para vrios valores de impedncia de entrada, ndice de
modulao e capacitncia.
Erro
ma Cx [ F] Linx
0,9
0,9
0,9
0,9
0,9
0,9
0,7
0,7
0,7
0,7
0,7
0,7
13.200
13.200
13.200
6.600
6.600
6.600
8.994
8.994
8.994
4.497
4.497
4.497
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
Vcx [ V ]
Vcx [ V ]
Vcx
Teoria
Simulao
[%]
2%=8
2%=8
2%=8
4 % = 16
4 % = 16
4 % = 16
2%=8
2%=8
2%=8
4 % = 16
4 % = 16
4 % = 16
11,57
10,41
9,03
25,82
25,55
19,55
13,54
11,10
9,47
23,20
24,92
21,12
+44,63
+30,13
+12,88
+61,38
+59,69
+22,19
+69,25
+38,75
+18,37
+45,00
+55,75
+32,00
I cx , rms
I cx , rms
[A]
[A]
Teoria
31,82
31,82
31,82
31,82
31,82
31,82
27,65
27,65
27,65
27,65
27,65
27,65
Simulao
40,09
36,84
33,44
43,76
42,37
35,14
32,59
32,12
29,79
34,96
33,94
31,22
Erro
I cx , rms
[ %]
+25,99
+15,78
+5,08
+37,52
+33,16
+10,43
+17,87
+16,17
+7,74
+26,44
+22,75
+12,91
No intuito de comparar o volume necessrio de capacitores no

barramento do conversor em ponte completa com o dos conversores
meia-ponte, apresenta-se na Fig. 5.42 a capacitncia de ambos os
conversores, parametrizada em funo da frequncia da rede de
alimentao, da ondulao de tenso nos capacitores e da corrente de
pico na carga. Observa-se que a capacitncia necessria para um
conversor meia-ponte superior a capacitncia necessria para o
conversor em ponte completa. Deve-se ainda, levar em considerao que
so empregados dois conversores meia-ponte para sintetizar a mesma
tenso do conversor em ponte completa, sendo assim, o volume de
capacitores exigido pelo conversor em ponte completa muito menor
quando comparado aos conversores meia-ponte.
Tese de Doutorado
[p.u.]
206
40

de Quatro Nveis
12 Vc1
Ip
30
12 Vcx
20 Cx ( ma ) = Cx ( ma)
Ip
C1 ( ma) = C1 ( ma)
C1 ( ma)
Cx ( ma )
10
0
0,4
0,5
0,6
0,7
ma
0,8
0,9
1,0
Fig. 5.42 Capacitncias do conversor meia-ponte e do conversor em

ponte completa parametrizadas em funo da frequncia, da ondulao
de tenso nos capacitores e da corrente de pico na carga.
Uma figura de mrito que permite realizar este tipo de

comparao a constante de inrcia [103], a qual apresentado na
equao (5.154).
1 C V 2
1, x
c1, x
H1, x = 2
S1, x
(5.154)
A constante de inrcia representa a relao entre a energia

armazenada no capacitor do barramento de corrente contnua do
conversor dividida pela potncia aparente processada por este mesmo
conversor. Realizando este clculo para os conversores meia-ponte e
ponte completa, conforme as especificaes da Tabela 5.5 e da Tabela
5.22, so obtidas as constantes de inrcia dos dois conversores. Estes
parmetros so apresentados de forma comparativa na Fig. 5.43.
Verifica-se que o conversor meia-ponte, dependendo do ndice de
modulao nominal empregado para o projeto do conversor, apresenta
uma constante de inrcia trs vezes maior que a constante de inrcia do
conversor ponte completa. Esta relao entre as constantes de inrcia
demontra novamente que o conversor em ponte completa necessita de
um volume muito menor de capacitores quando comparado com o
conversor meia-ponte.
Tese de Doutorado

de Quatro Nveis
207
3,50
3,25
3,00
H1 (m a) 2,75
Hx (m a) 2,50
2,25
2,00
1,75
0,4
0,5
0,6
0,7
ma
0,8
0,9
1,0
Fig. 5.43 Relao entre a constante de inrcia do conversor meiaponte e a constante de inrcia do conversor ponte completa.
Entretanto, freqente que a especificao de capacitores de

fontes de alimentao seja limitada pela corrente eficaz nestes
capacitores, devido potncia dissipada nos capacitores. Para ilustrar
esta caracterstica apresenta-se na Fig. 5.44 (a) a corrente eficaz
parametrizada dos capacitores dos conversores em ponte completa e do
conversor meia-ponte. Na Fig. 5.44 (b) apresentada a relao entre o
quadrado da corrente eficaz dos capacitores do conversor meia-ponte e
do conversor em ponte completa. As curvas parametrizadas foram
obtidas atravs do equacionamento apresentado, enquanto os smbolos
da Fig. 5.44 (b) representam os valores obtidos atravs de simulao.
Verifica-se que a corrente eficaz circulante no capacitor do conversor
em ponte completa superior a que circula no conversor meia-ponte.
Sabendo que a potncia dissipada em um capacitor est
relacionada com a sua resistncia srie equivalente e a corrente eficaz
atravs da expresso (5.155).
Pcap = rse I c , rms 2
(5.155)
E, analisando a relao quadrtica destas correntes eficazes,

observa-se que o quadrado da corrente eficaz que circula no capacitor do
conversor em ponte completa, dependendo do ndice de modulao,
pode ser o dobro do quadrado desta mesma corrente no conversor meiaponte. Desta forma, se a especificao destes capacitores estiver
limitada pela potncia que estes capacitores suportam, os conversores
Tese de Doutorado

de Quatro Nveis
208
em ponte completa e em meia-ponte, apresentam o mesmo volume total

de capacitor nas fontes de alimentao isoladas.
[p.u.]
0,5
0,4
icx,rms( ma)
rms
ic1,rms ( ma)
0,3
ic1,rms ( ma)=
0,2
ic1,rms (ma )
0,1
0
(a)
0,4
0,5
0,6
icx,rms( ma) =
0,7
ma
0,8
Ip
icx,rms ( ma)
0,9
Ip
1,0
[p.u.]
2,1
2
icx,rms(ma)
2,0
1,9
ic1,rms( ma) 2
1,8
1,7
1,6
1,5
1,4
1,3
0,4
0,5
0,6
0,7
0,8
0,9
1,0
ma
(b)
Fig. 5.44 (a) Corrente eficaz parametrizada do capacitor de um
conversor meia-ponte e a corrente eficaz parametrizada do conversor
ponte completa. (b) Relao entre o quadrado da corrente eficaz
parametrizada dos capacitores de um conversor meia-ponte e do
conversor em ponte completa.
Outra comparao em termos de volume entre os capacitores dos

conversores meia-ponte e ponte completa foi realizada efetuando-se
novas simulaes do conversor ponte completa da Fig. 5.41. Nestas
simulaes, ao invs de utilizar os valores calculados para o conversor
em ponte completa, foram empregados os valores de capacitncia
calculados para o conversor meia-ponte. Estes resultados permitem
comparar qual o ganho do conversor ponte completa em relao ao
conversor meia-ponte quando ambos possuem a mesma capacitncia.
Vale ressaltar que, nesta situao, o conversor meia-ponte emprega o
dobro de volume de capacitores em relao ao conversor em ponte
completa, pois so necessrios dois conversores meia-ponte para se
obter tenso mdia nula na fase. A Tabela 5.24 apresenta os resultados
Tese de Doutorado

de Quatro Nveis
209
das simulaes do conversor ponte completa e as comparaes do

conversor meia-ponte em relao ao conversor ponte completa.
Tabela 5.24 Valores de ondulao de tenso e corrente eficaz dos
capacitores C1 e Cx para vrios valores de impedncia de entrada,
ndice de modulao e capacitncia.
ma
0,9
0,9
0,9
0,9
0,9
0,9
0,7
0,7
0,7
0,7
0,7
0,7
C1 = Cx
[F]
21.640
21.640
21.640
10.820
10.820
10.820
13.700
13.700
13.700
6.851
6.851
6.851
Lin
1%
2%
5%
1%
2%
5%
1%
2%
5%
1%
2%
5%
Vc1 Vcx
Comp.
[V]
[V]
Vc1 Vcx
Vc1
8,73
9,18
8,42
18,12
19,05
17,94
8,56
8,79
8,82
17,31
18,11
18,94
6,57
5,96
5,41
14,62
13,46
11,39
6,79
6,89
5,98
14,69
15,35
12,82
-24,74 %
-35,08 %
-35,75 %
-19,32 %
-29,34 %
-36,51 %
-20,68 %
-21,62 %
-32,20 %
-15,14 %
-15,24 %
-32,31 %
I c1, rms I cx , rms

[A]
[A]
28,34
28,44
26,74
29,57
29,62
27,82
22,72
22,54
22,18
23,27
23,19
23,00
38,53
35,30
32,88
40,97
37,90
33,81
32,02
31,46
29,42
33,25
32,74
30,23
Comp.
I c1, rms I cx , rms

I c1, rms
-35,96 %
-24,12 %
-22,96 %
-38,55 %
-27,95 %
-21,53 %
-40,93 %
-39,57 %
-32,64 %
-42,89 %
-41,18 %
-31,43 %
Analisando os resultados apresentados na Tabela 5.24, observa-se

que empregando o mesmo valor de capacitncia nos conversores meiaponte e ponte completa, o conversor ponte completa apresenta uma
reduo na ondulao de tenso em torno de 26 %. A corrente eficaz
circulante no capacitor do conversor ponte completa em torno de 33,33
% superior a corrente eficaz no capacitor do conversor meia-ponte.
Lembrando que a potncia dissipada depende do quadrado da corrente
eficaz, nesta mesma situao, a potncia dissipada no capacitor do
conversor em ponte completa aproximadamente 80 % maior que no
conversor em meia-ponte.
Portanto, verifica-se que se a escolha do capacitor estiver limitada
capacitncia h uma vantagem do conversor ponte completa. Nesta
situao o conversor em ponte completa, mesmo empregando apenas
um capacitor, apresentaria ondulao de tenso menor que os
conversores meia-ponte. Porm, se a limitao tecnolgica para a
escolha fsica do capacitor estiver associada corrente eficaz circulante,
a vantagem do conversor ponte completa reduzida, pois ser
necessrio empregar um capacitor (ou uma associao de capacitores)
Tese de Doutorado
210

de Quatro Nveis
com capacidade de corrente superior ao de um capacitor do conversor

meia-ponte. E, dependendo das condies de projeto, o volume final de
capacitores nos conversores meia-ponte pode ser o mesmo do conversor
ponte completa.
5.8 Concluso
Este captulo apresentou o equacionamento completo das
correntes mdias e eficazes em todos os interruptores (controlados e no
controlados) para o inversor multinveis proposto, operando com
alimentao simtrica e empregando a modulao hbrida. Foi
demonstrado o equacionamento para as duas estratgias de modulao
(Modo I e Modo II). Este equacionamento de fundamental
importncia para o dimensionamento dos semicondutores e dos sistemas
de dissipao de calor.
Na sequncia foi apresentado um estudo terico da distribuio
de potncia nas fontes de alimentao. Neste estudo foram confirmados
os resultados demonstrados atravs de simulao numrica no Captulo
3, validando a estratgia de modulao proposta para evitar o fluxo
bidirecional de energia nas fontes de alimentao dos conversores meiaponte. O estudo prosseguiu com o equacionamento do capacitor de
barramento das fontes que fornecem energia aos conversores meiaponte. Neste estudo verificou-se a influncia da impedncia na entrada
do retificador, da ondulao de barramento e do ndice de modulao
nos valores de capacitor de barramento e na corrente eficaz neste mesmo
capacitor. Um equacionamento que considere todos os parmetros
envolvidos complexo, devido ordem do sistema. Portanto, foi
proposto um modelo onde a corrente que o retificador fornece ao
capacitor de barramento constante. Este modelo, embora simplificado,
apresentou resultados satisfatrios para o projeto da capacitncia e da
corrente eficaz no capacitor, resultando em erros de at 20 % para as
situaes mais empregadas.
O clculo das perdas de conduo e comutao em todos os
interruptores foi apresentado. Tambm foi apresentada uma comparao
entre as perdas nos semicondutores para o conversor proposto operando
com a modulao com as portadoras dispostas em fase (Phase
Disposition PD), para o conversor operando com a modulao com as
portadoras defasadas (Phase Shifted PS) e para o mesmo conversor
com a modulao hbrida proposta. Observou-se que o conversor
operando com a modulao hbrida proposta apresenta os mesmos
valores de perdas obtidos para operao com as modulaes PD e PS.
Tese de Doutorado

de Quatro Nveis
211
No entanto, a distribuio das perdas com a modulao hbrida muito

mais equilibrada que a PD, no sobrecarregando os mdulos do inversor
trifsico com ndice de modulao reduzido. Esta caracterstica permite
que os sistemas de dissipao de calor sejam otimizados, assim como o
projeto mecnico do conversor, representando um avano em relao
operao com a modulao PD. Em comparao a modulao PS,
observou-se que a modulao proposta apresenta menor distoro
harmnica na tenso de linha. Verificou-se ainda que o deslocamento
das perdas de comutao para os mdulos dos conversores meia-ponte
permite empregar interruptores com menores perdas de conduo no
inversor trifsico. Esta configurao tambm foi analisada e
demonstrou, no exemplo apresentado, uma reduo de at 12 % nas
perdas nos semicondutores. Este ganho adicional representa outro
aprimoramento que pode ser obtido com a modulao hbrida proposta.
Tambm foi efetuada uma comparao entre a estrutura proposta
neste trabalho e o inversor multinveis hbrido baseado na cascata de um
inversor trifsico com mdulos de conversores em ponte completa.
Verifica-se que as duas propostas de conversores multinveis hbridos
apresentam o mesmo desempenho quando operados com as mesmas
condies. Empregando a alimentao simtrica e a modulao hibrida
proposta em ambos os conversores obteve-se valores idnticos das
seguintes figuras de mrito: quantidade de nveis de tenso na carga,
distoro harmnica total das tenses de fase e de linha, correntes
mdias e eficazes nos semicondutores e perdas nos semicondutores. As
diferenas entre essas topologias encontram-se na quantidade de fontes
de alimentao isoladas (seis na estrutura proposta e trs no conversor
baseado em ponte completa) e na potncia processada por cada uma
dessas fontes. O conversor proposto necessita de uma quantidade maior
de fontes isoladas, porm cada uma destas fontes processa apenas
metade da potncia processada por cada fonte que fornece energia ao
Portanto, para uma comparao mais precisa destes conversores,
realizou-se o dimensionamento dos capacitores da estrutura baseada na
cascata do inversor trifsico de dois nveis com conversores em ponte
completa. Verificou-se que quando as duas estruturas empregam o
mesmo capacitor de barramento, a ondulao de tenso na estrutura
baseada em conversores ponte completa menor (26 % menor). Porm,
nesta mesma condio, a corrente neste capacitor do conversor em ponte
completa 33 % superior a corrente circulante nos capacitores do
conversor proposto. Sabendo que a potncia dissipada no capacitor
Tese de Doutorado
212

de Quatro Nveis
proporcional ao quadrado da corrente eficaz, verifica-se que, apesar do

conversor proposto necessitar mais capacitores (pois so necessrios
dois conversores meia-ponte para se obter a mesma tenso do conversor
em ponte completa), dependendo das condies de projeto, o volume
total de capacitores pode ser equivalente em ambos os conversores.
Salienta-se que o conversor proposto apresenta ainda as seguintes
vantagens: para uma mesma tecnologia de retificadores (diodos,
capacitores, circuitos de partida, entre outros componentes) possvel
obter um conversor multinvel com potncia mais elevada e a estrutura
baseada no conversor em ponte completa uma tecnologia proprietria
[104-106].
Tese de Doutorado
Estudo Experimental do Inversor Trifsico Hbrido Proposto
213
Captulo 6 Estudo Experimental do Inversor Trifsico

Hbrido Proposto
Para comprovar o estudo terico realizado do inversor e sua
modulao hbrida foi construdo um prottipo de laboratrio do
inversor proposto. O prottipo construdo foi baseado nas especificaes
da Tabela 6.1.
Tabela 6.1 Especificaes do prottipo.
Parmetro
Valor
Descrio
Vx
400 V
Tenso de barramento dos conversores meia-ponte
Vy
400 V
Po
2.500 VA
Potncia aparente mxima de sada
fc
4,080 kHz
Frequncia de comutao dos conversores meia-ponte
fo
60 Hz
Com base nas especificaes de projeto foi construdo um

prottipo com os componentes disponveis no laboratrio. A lista com
os principais componentes empregados apresentada na Tabela 6.2.
Vale salientar que alguns componentes do circuito esto
superdimensionados devido disponibilidade de componentes no
laboratrio.
A Fig. 6.1 apresenta um diagrama do inversor trifsico
implementado. Verifica-se a presena de um transformador na
alimentao do inversor trifsico, totalizando quatro transformadores na
estrutura. Este transformador tem a funo de adaptar a tenso da rede
para o nvel adequado ao conversor. Verifica-se ainda a presena de um
divisor de tenso resistivo, cuja finalidade prover uma referncia para
as tenses de fase conforme a referncia empregada no estudo terico.
Tese de Doutorado
214
Tabela 6.2 Principais componentes empregados no prottipo.

Parmetro
Descrio
Fabricante
(Modelo)
Caractersticas
T jo
Transformadores
Trifsicos
Blutrafos
Primrio em Delta 380 V

Secundrio 1 em Estrela 285 V
Secundrio 2 em Delta 285 V
Lin
Blutrafos
4 mH / 22 A
Ldc
Indutores de
entrada
Indutor de
interfase
Blutrafos
2 x 9 mH / 30 A
Pd jo
Pontes de Diodo
Semikron
(SKD 25/12)
I D = 12 A @ 45 C
VD = 1.200 V
C jo
Capacitores de
Barramento
C = 3.300 F
VC = 500 V
S jo / D jo
Interruptores e
Diodos
Dissipadores
Circuito de
comando
EPCOS
(B43586S6338-M2)
Semikron
(SKM
75GB063D)
2 x P16 / 400
mm
Texas
Instruments
(DSP
TMS2812)
Drivers
Semikron
(SKHI 20 opA)
I CE = 75A @ 75C
VCE = 600 V
Ventilao Natural
Processador Digital de Sinais
150MFlops, Ponto Fixo
Driver duplo, isolado com
optoacoplador, proteo
sobrecorrente
Tese de Doutorado
Sec1A
A
+
C1A
Pd2A
VS
T3
Pd3
Pd4
Sec1B
+
C1B
D1B
S1B'
D1B'
Sec1C
S 2B
D2B
Pd 2C
T1C
S2B'
D2B'
Sec2C
D2A'
Sec2B
S 3A
+
L
dc
_v
C3 S 3A'
Ldc+
D3A
R1
S 3B
D3A'
R2
S3B'
C
Pd1C
T1C
S 2A'
Sec2A
+
C2B
iB
S 1B
D2A
+
C2A
vLdc
VT T Lin
D1A'
Pd 1B
T1B
S 2A
S Lin
S 1A'
D1A
Pd 2B
T1B
T1A
VR R Lin
S 1A
iA
+
C1C
S1C
S1C'
D1C
D1C'
S2C
D2C
S2C'
D2C'
D3B
S3C
D3C
D3B'
S3C'
D3C'
+
C2C
Inversor Trifsico (VSC )
iC

215
Fig. 6.1 Inversor trifsico implementado em laboratrio.
Tese de Doutorado
Pd1A
T1A
216
6.1
Resultados Experimentais
Na Fig. 6.2 so apresentados os pulsos de comando de uma das

fases do inversor trifsico. Na Fig. 6.2 (a) so mostrados os sinais de
comando para a operao no Modo II, onde o pulso de comando
destinado ao interruptor do inversor trifsico constante, caracterizando
que o inversor trifsico no fornece energia para a carga. Na Fig. 6.2 (b)
observa-se que o sinal de comando do interruptor do inversor trifsico
comuta em baixa frequncia, caracterizando a operao no Modo I.
Salienta-se que a frequncia de comutao dos conversores meia-ponte
foi reduzida nesta aquisio para facilitar a visualizao dos pulsos de
comando.
S 2A
S 1A
S 3A
(a)
S 1A
S 2A
S 3A
(b)
Fig. 6.2 (a) Pulsos de comando dos interruptores para o Modo II de
operao e (b) pulsos de comando dos interruptores para o Modo I
de operao.
Tese de Doutorado
217
A Fig. 6.3 (a d) apresenta as tenses das trs fases, a tenso de

linha entre as fases A e B e a corrente de carga para um ndice de
modulao de 0,5 e com o conversor operando no Modo II.
vA
vA
(e)
(a)
vB
vB
(b)
(f)
vC
(c)
vC
(g)
vAB
vAB
(d)
(h)
iA
iA
Fig. 6.3 (a, b, c) Tenso das fases A, B e C (200 V / div), (d) tenso de
linha (500 V / div) e corrente de carga (0,5 A / div) para o Modo II de
operao e (e, f, g) tenso das fases A, B e C (200 V / div), (h) tenso de
linha (500 V / div) e corrente de carga (1,0 A / div) para o Modo I
com ngulo de carga de aproximadamente 4 graus.
Tese de Doutorado
218
As tenses de fase apresentam nvel mdio em relao

referncia. A tenso de linha entre as fases A e B sintetizada com
cinco nveis e no apresenta o nvel mdio das tenses de fase. A
corrente de carga apresenta baixa ondulao e distoro, mesmo para
uma carga pouco indutiva ( 3,5 ) .
Na Fig. 6.3 (e h) so apresentadas as tenses das fases A, B
e C, a tenso de linha entre as fases A e B e a corrente de carga
para o inversor operando no Modo I e com ndice de modulao de
0,9 (zero vrgula nove). Verifica-se que as tenses de fase no
apresentam nvel mdio e que as mesmas so sintetizadas com quatro
nveis. A tenso de linha reproduz o sinal de referncia com sete nveis,
confirmando os estudos tericos. A corrente de carga segue
demonstrando que com uma carga indutiva, possvel filtrar os
componentes harmnicos presentes na tenso e, reproduzir o sinal
senoidal de referncia com baixa distoro.
vA
vA
vB
(a)
vB
(c)
vC
vC
vAB
vAB
(b)
iA
(d)
iA
Fig. 6.4 Formas de onda para o Modo II: (a) tenso de fase
(10 A/div). Formas de onda para o Modo I: (a) tenso de fase
(10 A/div).
Tese de Doutorado
219
Resultados experimentais adicionais foram realizados com uma

frequncia de comutao reduzida para f c = 1.020 Hz e com maior
corrente de carga ( R = 60 , L = 111 mH ). Observou-se que a reduo
da frequncia de comutao e a elevao da corrente praticamente no
alteraram o desempenho do conversor. As formas de onda de tenso de
fase, tenso de linha e corrente na carga, para ambos os modos de
operao, so apresentadas na Fig. 6.4.
O espectro harmnico da tenso de fase para o inversor operando
no Modo I, com ndice de modulao ma = 0,9 apresentado na Fig.
6.5.
Espectro harmnico
da tenso de fase 2Vp /3Vcc
1,0
0,9
(a)
Experimental
Terico
0,8
0,7
0,6
0,5
0,4
0,3
0,2
0,1
0,0
5
6
7
Freqncia [kHz]
Espectro harmnico
da tenso de fase 2Vp /3Vcc
1,0
0,9
(b)
10
Experimental
Terico
0,8
0,7
0,6
0,5
0,4
0,3
0,2
0,1
0,0
1,5 %
0,06
0,54
1,4 %
1,0 %
2,8 %
3,7 %
1,50
1,02
Freqncia [kHz]
1,98
2,3 %
2,52
Fig. 6.5 Componentes harmnicas da tenso de fase do inversor

proposto para duas frequncias de comutao: (a) f c = 4.080 Hz e : (a)
f c = 1.020 Hz .
Tese de Doutorado
220
Na Fig. 6.5 (a) o inversor opera com frequncia de comutao de

f c = 4, 08 kHz e na Fig. 6.5 (b) a frequncia de comutao de
f c = 1, 02 kHz . Observa-se que, em ambas as condies de operao, os
resultados experimentais confirmam os resultados tericos obtidos no
Captulo 4.
A Fig. 6.6 (a) apresenta a evoluo da distoro harmnica total
das tenses de fase e de linha em funo do ndice de modulao. As
linhas representam os resultados obtidos atravs de simulao numrica
enquanto os smbolos demonstram os resultados obtidos na prtica.
Verifica-se que, em ambos os modos de operao, a distoro harmnica
prevista foi alcanada.
500 Fase
Simulao
Experimental
DHT [%]
400
300
200
Linha
Modo II
Modo I
100
Potncia Ativa [% da total]
0
0,0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1,0
ndice de Modulao (ma )
(a)
120
100
80
P (Vx )
Simulao
Experimental
60
40
20
P (Vy)
0
0,0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1,0
ndice de Modulao ( ma )
(b)
Fig. 6.6 (a) Distoro harmnica total das tenses de fase e de linha
em funo do ndice de modulao, (b) somatrio da potncia das fontes
de alimentao em funo do ndice de modulao.
Tese de Doutorado
221
A distribuio de potncia ativa entre as fontes de alimentao do

inversor apresentada na Fig. 6.6 (b). Verifica-se que os resultados
obtidos em laboratrio, representados por smbolos, se aproximam
bastante dos resultados de simulao, representados por linhas. A
diferena apresentada pode ser justificada pela queda de tenso do
transformador do inversor trifsico e da ponte de diodos, que era maior
do que a queda de tenso dos transformadores e dos retificadores dos
conversores meia-ponte, devido maior potncia processada pelo
inversor trifsico. Esta diferena resultou em uma potncia processada
pelo inversor trifsico um pouco inferior prevista teoricamente.
Salienta-se que o objetivo de empregar retificadores unidirecionais em
todos os conversores foi alcanado, em funo do bom desempenho do
sistema hbrido de modulao proposto.
As formas de onda de corrente nos interruptores e a tenso e a
corrente na carga so apresentadas na Fig. 6.7. Na Fig. 6.7 (a) o inversor
opera no Modo II e com ndice de modulao de 0,5, enquanto na Fig.
6.7 (b) o inversor comandado com ndice de modulao de 0,9 e com o
Modo I de operao. Observa-se que so apresentadas as correntes
dos interruptores somadas s correntes de seus respectivos diodos em
antiparalelo, devido configurao do mdulo de potncia empregado
(SKM 75GB063D). Portanto, a comparao dos resultados tericos com
os prticos realizada considerando esta limitao.
As Fig. 6.8 e Fig. 6.9 apresentam vrias curvas de corrente
parametrizada dos interruptores dos conversores meia-ponte e da
corrente de sada. Adotou-se como parmetro de parametrizao a
prpria corrente eficaz de sada. As linhas representam os valores dos
clculos tericos, obtidos com as expresses demonstradas no Captulo
5 e os crculos caracterizam os valores de corrente medidos em
laboratrio.
Na Fig. 6.8 so apresentadas: a corrente mdia do interruptor
S1 menos a corrente mdia do diodo D1 , a corrente mdia do
interruptor S2 menos a corrente mdia do diodo D2 , o valor eficaz
soma da corrente do interruptor S1 e do diodo D1 , o valor eficaz
soma da corrente do interruptor S2 e do diodo D2 e o valor eficaz
da corrente de carga para o conversor operando no Modo II com
ngulo de carga de 10 (dez graus).
A Fig. 6.8 (b) exibe as mesmas variveis da Fig. 6.8 (a) com o
inversor operando no Modo II, alterando apenas o ngulo de carga
para 45.
Tese de Doutorado
222
iS1A+i D1A
vAB
iA
iS2A+i D2A
(a)
iS2A+i D2A
vAB
iA
iS1A+i D1A
(b)
Fig. 6.7 Formas de onda da tenso e da corrente na carga e correntes

nos interruptores para o Modo II de operao (a) e para o Modo I
de operao.
Tese de Doutorado

I o,rms
Corrente IS +ID / Io,rms [%]
100
(a)
80
= 10
(I S2o+ I D2o),rms
(I S1o+ I D1o),rms
60
_
I S1o,avg I D1o,avg
=_
I S2o,avg I D2o,avg
40
20
0
0,0
0,1
0,2
0,3
ma
0,4
0,5

(b)
= 45
(I S2o+ I D2o),rms
60
(I S1o+ I D1o),rms
40
_
I S1o,avg I D1o,avg
=_
I S2o,avg I D2o,avg
20
0
0,0
0,1
0,2
0,3
ma
0,4
0,5
0,6
I o,rms
(I S2o+ I D2o),rms
100
(c)
0,6
I o,rms
100
80
223
= 85
80
I S2o,avg+ I D2o,avg
60
(I S1o+ I D1o),rms
40
20
0
0,0
0,1
0,2
0,3
ma
0,4
0,5
0,6

Modo II de operao e para trs condies de ngulo de carga.
Tese de Doutorado
224

I o,rms
100
80
= 10
(I S2o+ I D2o),rms
(I S1o+ I D1o),rms
60
40
20
0
0.4
(d)
0.5
0.6
0.7 0.8
ma
0.9
I o,rms
100
80
1.0
= 45
(I S2o+ I D2o),rms
60
(I S1o+ I D1o),rms
40
20
(b) 00,4
0,5
0,6
0,7 0,8
ma
0,9
I o,rms
(I S2o+ I D2o),rms
100
(c)
1,0
= 85
80
60
(I S1o+ I D1o),rms
40
20
0
0,4
0,5
0,6
0,7 0,8
ma
0,9
1,0

Modo I de operao e para trs condies de ngulo de carga.
Tese de Doutorado
225
Verifica-se que para todas as condies de operao (Modos I

e II), todos os ngulos de carga e ndices de modulao, os resultados
de corrente mdia e eficaz nos interruptores obtidos na experimentao
se aproximaram dos clculos tericos, comprovando o estudo realizado.
6.1.1
Resultados de Transitrios de Estratgia de Modulao
Foram realizados alguns experimentos efetuando-se a alterao

da estratgia de modulao. A Fig. 6.10 apresenta uma transio do
Modo I para o Modo II e o retorno para o Modo I. O sinal do
canal 2 (azul) do osciloscpio controla esta alterao da estratgia de
operao, quando este sinal encontra-se em nvel lgico 1 o conversor
opera com estratgia de modulao denominada Modo I e para nvel
lgico 0 a estratgia de modulao aplicada a denominada Modo
II. As formas de onda dos canais 3 (lils) e 4 (verde) apresentam a
tenso de linha e a corrente de fase, respectivamente. Verifica-se que a
tenso e a corrente no sofrem alteraes significativas com a transio
da estratgia de operao. Este resultado comprova que possvel
aplicar a estratgia de modulao hbrida proposta sem prejuzos para a
carga.
Modo II
Modo I
vAB
iA
Fig. 6.10 Tenso de linha, corrente na carga e a varivel de controle

do modo de operao do conversor (Escalas Tenso 500 V/div,
corrente 10 A/div).
Tese de Doutorado
226
Salienta-se que o experimento apresentado na Fig. 6.10 possui

algumas configuraes que diferem das que foram empregadas nos
ensaios anteriores:
ndice de modulao ma = 0,5 ;
frequncia de comutao f c = 1.020 Hz ;
Carga RL R = 60 , L = 111 mH .
Observa-se que a alterao realizada na frequncia de comutao
no interfere no experimento. A alterao de carga permitiu elevar a
corrente circulante, facilitando a visualizao de possveis imperfeies
devido transio da modulao.
6.1.2
Retificador de Entrada
Foram efetuados alguns ensaios do retificador de entrada de 12

pulsos apresentado na Fig. 6.1. Para o inversor operando com ndice de
modulao ma = 0,9 e potncia nominal foram adquiridas as formas de
onda de tenso e de corrente de entrada apresentadas na Fig. 6.11.
Verificou-se um bom desempenho do retificador de entrada, apresentado
uma distoro harmnica total em torno de 10 % para a corrente. Este
valor de distoro harmnica um pouco mais elevado que o valor
obtido por simulao (aproximadamente 7 %). Analisando a
decomposio em srie de Fourier de cada uma das trs fases observa-se
a presena de algumas componentes harmnicas que contriburam para
que a distoro harmnica total fosse mais elevada. Verifica-se a
presena de harmnicas de ordem trs e suas mltiplas. Estas
componentes se devem ao desequilbrio das tenses que, embora
pequeno (aproximadamente 3 %), est presente na rede de alimentao,
alm de distoro harmnica nas tenses da rede. Tambm se verifica
que a presena das harmnicas de ordem cinco e sete, as quais no
deveriam estar presentes no circuito devido configurao do
retificador de 12 pulsos. Porm, na prtica, conferiu-se um desequilbrio
entre os enrolamentos em delta e os enrolamentos em estrela da ordem
de 5 %. Este desequilbrio faz com que a potncia processada por estes
retificadores seja desigual, gerando uma deficincia no cancelamento
destas componentes harmnicas. A Fig. 6.12 apresenta a anlise
harmnica das correntes de entrada. Os valores das componentes so
parametrizados em funo da componente fundamental e o valor da
distoro harmnica total de cada uma das fases indicado na figura.
Tese de Doutorado
vA
227
iA
vB
iB
iC
vC
Fig. 6.11 Formas de onda de tenso e corrente de entrada do

prottipo implementado. Escala de 100 V/div e 2 A/div.
Tese de Doutorado
228
100 %
FFT (iA )
DHT = 10,4 %
90 %
80 %
70 %
60 %
50 %
40 %
30 %
20 %
10 %
0%
500 Hz 1.000 Hz 1.500 Hz 2.000 Hz 2.500 Hz 3.000 Hz
Frequncia
100 %
DHT= 10,0 %
FFT (iB )
90 %
80 %
70 %
60 %
50 %
40 %
30 %
20 %
10 %
0%
500 Hz 1.000 Hz 1.500 Hz 2.000 Hz 2.500 Hz 3.000 Hz
Frequncia
100 %
DHT= 7,0 %
FFT (i C )
90 %
80 %
70 %
60 %
50 %
40 %
30 %
20 %
10 %
0%
500 Hz 1.000 Hz 1.500 Hz 2.000 Hz 2.500 Hz 3.000 Hz
Frequncia
Fig. 6.12 Anlise harmnica das correntes de entrada do retificador
multipulsos.
Tese de Doutorado
6.2
229
Concluso
Este captulo apresentou os resultados obtidos em laboratrio

para o inversor proposto operando com a modulao hbrida
desenvolvida. Os ensaios, realizados para os dois modo de modulao,
apresentaram formas de onda de tenso e corrente que confirmaram o
estudo terico apresentado. Ensaios do conversor visando a medio da
distoro harmnica total e da distribuio de potncia entre as fontes de
alimentao tambm foram realizados. Estas figuras de mrito
apresentaram um comportamento satisfatrio, confirmando as anlises
tericas e de simulao realizadas nos captulos anteriores.
Os valores de corrente mdia e de corrente eficaz nos
semicondutores de potncia foram medidos para vrios valores de ndice
de modulao, de ngulos de corrente de carga e para as duas estratgias
de modulao. Estes resultados novamente confirmaram o estudo
terico apresentado no Captulo 5.
Foi realizado um ensaio efetuando-se a transio entre os dois
modos de operao. Neste ensaio efetuou-se a transio entre os modos
de operao por diversas vezes e de forma no sincronizada. Observouse que praticamente no h alterao na corrente fornecida a carga em
virtude da transio do modo de operao. Portanto, mesmo que em
alguma aplicao do conversor no seja empregado um sistema com
histerese para controlar a transio do modo de operao, o conversor e
a carga no sero danificados.
O retificador multipulsos baseado em uma estrutura passiva de 12
pulsos tambm foi implementado. Verificou-se a presena de
componentes harmnicas indesejadas, devido ao desequilbrio e
distoro das tenses de entrada e desbalanos dos enrolamentos
secundrios dos transformadores delta-delta-estrela. Entretanto, mesmo
com a presena de componentes harmnicas que no eram previstas, a
distoro harmnica total das correntes de entrada e a amplitude das
componentes harmnicas apresentaram valores satisfatrios.
Tese de Doutorado
Concluses
231
Captulo 7 Concluses
Neste trabalho, realizou-se uma reviso bibliogrfica das
principais aplicaes de conversores multinveis, verificou-se um vasto
campo de aplicaes e de pesquisa, neste ramo, j no to novo, da
eletrnica de potncia. Foram apresentadas algumas aplicaes de
conversores multinveis e a aplicabilidade do conversor proposto em
cada uma dessas aplicaes. Destaca-se o acionamento de motores de
mdia tenso, especialmente quando o conversor no necessita ser
empregado para regenerar energia, como uma das reas onde o
conversor proposto pode ser aplicado.
No Captulo 2 apresentou-se uma reviso das topologias de
conversores multinveis em tenso mais conhecidas na indstria e no
meio acadmico. Deste estudo resultou um novo conversor multinvel
hbrido, baseado na associao de um inversor trifsico e de conversores
meia-ponte. Ainda neste captulo, fez-se uma reviso das principais
modulaes por largura de pulso aplicveis aos conversores multinveis.
Este estudo incluiu a comparao de desempenho das modulaes
considerando as seguintes figuras de mrito: a Distoro Harmnica
Total (DHT) das tenses de fase e de linha, a Distoro Harmnica
Total de Primeira Ordem (Weighted Total Harmonic Distortion
WTHD) e as perdas de comutao. Atravs de simulaes numricas
pode-se concluir que a modulao senoidal com as portadoras dispostas
em fases a que apresenta o melhor compromisso entre as figuras de
mrito avaliadas, sendo esta a modulao adotada para as demais
comparaes.
No Captulo 3 foi apresentado o inversor hbrido proposto, suas
etapas de operao e um detalhamento sobre a influncia da variao da
relao entre as tenses das fontes de alimentao do inversor trifsico e
dos conversores meia-ponte. Tambm foi proposta uma nova modulao
senoidal por largura de pulso, baseada na modulao com as portadoras
dispostas em fases, porm, com a caracterstica marcante do comando
do inversor trifsico ser em baixa frequncia. A anlise realizada neste
captulo demonstrou que a operao do inversor hbrido com a
modulao proposta pode ser vantajosa quando se empregar os mesmos
valores de tenso de alimentao em todos os conversores. Nesta
situao, o inversor proposto sintetiza at quatro nveis na tenso de fase
e at sete nveis na tenso de linha, conferindo uma baixa distoro
harmnica da tenso de sada. A anlise vetorial demonstrou a
existncia de estados de operao redundantes, os quais so
Tese de Doutorado
232
Concluses
aproveitados pela modulao proposta. A modulao hbrida proposta

foi elaborada com a premissa de evitar dois estados de operao, os
quais elevariam as perdas nas fontes de alimentao, portanto, o estudo
realizado possibilitou a otimizao da operao do conversor atravs da
modulao.
A modulao proposta no Captulo 3, operando o inversor
trifsico na frequncia fundamental de sada, demonstrou bom
desempenho quanto qualidade da tenso sintetizada na sada. Porm,
esta estratgia de modulao exige a presena de retificadores com
capacidade de devolver energia para a rede de alimentao, ou seja,
retificadores com fluxo de energia bidirecional. Para permitir o emprego
de retificadores unidirecionais, mais simples e robustos, foi proposta
uma nova estratgia de modulao. Esta nova estratgia, denominada
Modo II, altera a lgica de comando dos conversores e, atuando em
conjunto com a modulao denominada Modo I, permite a utilizao
de retificadores unidirecionais em toda a faixa de variao do ndice de
modulao. As anlises demonstraram que a transio entre os dois
modos de operao pode ser realizada de forma suave, sem prejuzo para
a carga. Tambm se verificou a existncia de uma ampla faixa de ndice
de modulao onde as duas modulaes se equivalem, possibilitando a
criao de uma faixa de histerese, onde a transio entre os modos de
operao pode ser realizada sem a gerao de transitrios para a carga.
Ainda no Captulo 3 foi apresentado um retificador capaz de
fornecer energia para os mdulos de conversores meia-ponte e para o
inversor trifsico. O retificador escolhido foi um retificador passivo de
12 pulsos. Foi demonstrada uma metodologia de projeto para o
retificador e seus componentes e verificou-se que o desempenho do
retificador praticamente atende a norma IEEE519, sendo que, com o
auxlio de filtros sintonizados, possvel atender a norma na ntegra.
No Captulo 4 foi apresentada a decomposio do sinal de sada
empregando a integral dupla de Fourier. O desenvolvimento realizado
permitiu obter a clula unitria que representa o comportamento do
inversor trifsico e as equaes que delimitam a regio de operao para
a modulao proposta. Com base no equacionamento apresentado, o
espectro harmnico do inversor operando com a modulao proposta
pde ser obtido, bem como a Distoro Harmnica Total. Este estudo
validou os resultados obtidos atravs de simulao numrica, e permitiu
a anlise do comportamento do espectro harmnico em funo do ndice
de modulao, da frequncia fundamental de sada e da frequncia de
comutao.
Tese de Doutorado
Concluses
233
No Captulo 5, realizou-se o equacionamento das correntes

mdias e eficazes nos semicondutores e o equacionamento da corrente
mdia das fontes de alimentao. Atravs deste estudo obteve-se o valor
exato do ndice de modulao que caracteriza a necessidade de fontes de
alimentao com fluxo bidirecional de energia para o Modo I de
operao. Este conceito relevante no momento de definir quais valores
de ndice de modulao sero adotados para realizar a transio do
modo de operao do conversor. O equacionamento das correntes
mdias e eficazes nos interruptores, juntamente com o clculo da
potncia dissipada na conduo e na comutao, permitiu o
dimensionamento do inversor trifsico proposto. Para averiguar as
vantagens e desvantagens da modulao proposta, foi elaborado um
comparativo das perdas do inversor hbrido com duas estratgias de
modulao: a modulao por largura de pulso senoidal com as
portadoras dispostas em fase (PD) e a modulao com as portadoras
defasadas (PS). Pde-se conferir que a modulao proposta proporciona
uma melhor distribuio de perdas, facilitando o projeto dos sistemas de
dissipao de calor e otimizando os semicondutores. Outra caracterstica
observada a possibilidade de reduo das perdas totais com a
modulao proposta, quando no inversor trifsico so empregados
semicondutores com menores perdas de conduo e tempos de
comutao mais elevados. O conceito de empregar semicondutores
diferentes em um mesmo conversor no bem aceito na indstria,
principalmente se forem adotados semicondutores que exijam circuitos
de comando distintos. Porm, a reduo de energia dissipada obtida no
exemplo apresentado (em torno de 12%), demonstra que a estratgia
proposta pode ser vantajosa em aplicaes de alta potncia.
Ainda no Captulo 5 apresentou-se uma metodologia para
dimensionamento dos capacitores de barramento dos conversores meiaponte. Este mesmo equacionamento foi realizado para o inversor em
ponte completa e permitiu a comparao entre o conversor proposto e o
conversor baseado na cascata do inversor trifsico de dois nveis com
mdulos de conversores em ponte completa. Verificou-se que as duas
topologias apresentam desempenhos semelhantes em vrias figuras de
mrito: DHT, nmero de nveis da tenso de fase e de linha, correntes
nos semicondutores e perdas nos semicondutores. Obsevou-se ainda que
o conversor proposto trata-se de uma estrutura que permite, para uma
mesma tecnologia de fabricao de retificadores, atingir um maior nvel
de potncia processada. Verificou-se ainda que o nico critrio em que o
inversor proposto leva desvantagem na ondulao das tenses das
Tese de Doutorado
234
Concluses
fontes de alimentao dos retificadores. Porm, em aplicaes de alta

potncia, o critrio preponderante para a especificao dos capacitores
o valor eficaz de sua corrente. Neste critrio, h pouca vantagem para o
No Captulo 6 foram apresentados os resultados experimentais
obtidos atravs de um prottipo construdo em laboratrio. Foram
apresentadas vrias formas de onda que comprovaram, na prtica, a
validade do estudo terico realizado. Os ensaios confirmaram os valores
reduzidos de Distoro Harmnica Total das tenses de fase e de linha.
A modulao proposta foi testada em seus dois modos de operao, com
ampla variao de carga e de ndice de modulao. Estes testes
comprovaram que a tcnica de modulao proposta viabiliza o emprego
de retificadores unidirecionais em todos os mdulos, simplificando a
construo dos retificadores, reduzindo o custo e agregando robustez ao
projeto. Foram ainda comprovados os valores mdios e eficazes de
corrente nos semicondutores para diversos ndices de modulao e
ngulos de carga. Os ensaios de transitrio, efetuando sucessivas
alteraes na estratgia de modulao empregada, tambm
comprovaram a aplicabilidade do conversor e da modulao hbrida
proposta.
Portanto, em relao topologia proposta, pode-se sumarizar
algumas concluses deste trabalho:
O conversor proposto pode ser aplicado em todas as
situaes onde no necessrio regenerar energia para a
fonte de entrada, destacando os acionamentos motrizes e a
gerao de energia eltrica a partir de painis fotovoltaicos;
A faixa de potncia onde este conversor proposto encontra
sua maior aplicabilidade com potncias superiores a
1 MW. Nesta ordem de potncia, devido s limitaes
tecnolgicas, a construo dos retificadores das fontes de
alimentao isoladas desta estrutura simplificada, em
virtude da menor potncia processada por cada retificador.
O conversor proposto pode ser empregado em todas as
aplicaes onde se empregaria o conversor baseado na
cascata do inversor trifsico de dois nveis com clulas de
conversores em ponte completa [73, 74, 104, 106], sendo
que o conversor proposto apresenta desempenho
semelhante ao conversor citado, alm disso, seu pedido
patente est associado Universidade Federal de Santa
Catarina e no a uma empresa multinacional.
Tese de Doutorado
Concluses
7.1
235
Propostas de Trabalhos Futuros
Durante o estudo e o desenvolvimento do trabalho apresentado

nesta tese foi verificada a possibilidade de realizar uma continuidade do
presente trabalho abordando os seguintes aspectos:
Estudo e implementao de uma modulao vetorial a
qual pode ser utilizada para aprimorar a distoro
harmnica total, o nmero de comutaes, a tenso de
modo comum, etc;
Realizar uma comparao do desempenho deste
conversor com a modulao proposta com a modulao
vetorial;
Estudo dos mecanismos de gerao de rudo
eletromagntico, em especial a tenso de modo
comum;
Modelagem orientada ao controle do conversor e
aplicao do mesmo a um sistema de acionamento
motriz;
Estudo detalhado do conversor proposto no Apndice
I;
Estudo detalhado do conversor proposto no Apndice
III.
Tese de Doutorado
Bibliografia
237
Bibliografia
[1]
[2]
[3]
[4]
[5]
[6]
[7]
FRANQUELO, L. G.; RODRIGUEZ, J.; LEON, J. I. et

al., The Age of Multilevel Converters Arrives,
Industrial Electronics Magazine, IEEE, vol. 2, pp. 2839, June 2008.
GRAHAM, J. J. B. M., R.S., The Garabi 2000 MW
Interconnection Back-to-Back HVDC to Connect Weak
AC Systems, in: On Present And Future Trends In
Transmission And Convergence, vol. 1, Dec. 4-6, 2002.
MICHAEL BAHRMAN, P. E., Increasing Role of
HVDC & FACTS, Arizona State University, USA,
2003.
SHARMA, R.; RASMUSSEN, T. W.; JENSEN, K. H.
et al., Modular VSC Converter Based HVDC Power
Transmission from Offshore Wind Power Plant:
Compared to the Conventional HVAC System, in:
IEEE Electric Power and Energy Conference (EPEC),
2010, vol. 1, pp. 1-6, Aug. 25-27, 2010.
WALKER, G. R., Modulation and Control of
Multilevel Converters. QUEENSLAND. 1999. Doctor
of Philosophy Thesis Department of Computer
Science and Electrical Engineering, University of
Queensland.
BATSCHAUER, A. L.; HELDWEIN, M. L.; MUSSA,
S. A. et al., Hybrid Multilevel Converter Employing
Half-bridge Modules, in: Brazilian Power Electronics
Conference, COBEP '09. , vol., pp. 369-376, Sept. 27 Oct. 1, 2009.
BATSCHAUER, A. L.; PERIN, A. J.; MUSSA, S. A. et
al., Evaluation of the Hybrid Four-level Converter
Employing Half-bridge Modules for two Different
Modulation Schemes, in: Twenty-Fifth Annual IEEE
Tese de Doutorado
238
[8]
[9]
[10]
[11]
[12]
[13]
[14]
[15]
[16]
[17]
[18]
[19]
Bibliografia
Applied Power Electronics Conference and Exposition

(APEC), 2010, vol. 1, pp. 909-914, Feb. 21-25, 2010.
WU, B. High-Power Converters and AC Drives, New
Jersey: Institute of Electrical and Electronics Engineers,
2006.
CASADEI, D.; PROFUMO, F.; SERRA, G. et al., FOC
and DTC: two Viable Schemes for Induction Motors
Torque Control, IEEE Transactions on Power
Electronics, vol. 17, n. 5, pp. 779-787, Sept. 2002.
WEG, MVW-01 - Inversor de Freqncia de Mdia
Tenso, WEG, Jaragu do Sul, 2008.
ABB, Medium Voltage AC Drive ACS 1000, ACS 1000i
315 kW 5 MW, 2.3 4.16 kV, 2009.
_____, Medium Voltage AC Drive ACS 2000, 250
1600 kW, 4.0 6.9 kV, 2009.
_____, Medium Voltage AC Drive ACS 5000, 1.5 MW
21 MW, 6.0 6.9 kV, 2009.
_____, Medium Voltage AC Drive ACS 6000, 3 27
MW, up to 3.3 kV, 2010.
SIEMENS, Which Medium-voltage Drive Fulfills
Highest Demands to Availability and Versatility?,
Nrnberg, 2009.
_____, SINAMICS GM150, SINAMICS SM150
Medium-Voltage Converters, Nrnberg, 2009.
HIROMU, T.; YASUHIRO, Y.; YOSHIAKI, T. et al.,
The World's Largest High Efficency Thin Film Silicon
Solar Cell Module, in: Conference Record of the 2006
IEEE 4th World Conference on Photovoltaic Energy
Conversion, vol. 2, pp. 2028-2033, 2006.
COUNCIL, G. W. E., Global Wind 2007 Report,
Brussels - Belgium, 2008.
BUSQUETS-MONGE,
S.;
ROCABERT,
J.;
RODRIGUEZ, P. et al., Multilevel Diode-Clamped
Converter for Photovoltaic Generators With
Independent Voltage Control of Each Solar Array,
Tese de Doutorado
Bibliografia
[20]
[21]
[22]
[23]
[24]
[25]
[26]
[27]
239
IEEE Transactions on Industrial Electronics, vol. 55,

n. 7, pp. 2713-2723, July 2008.
AKAGI, H.; KITADA, R., Control and Design of a
Modular Multilevel Cascade BTB System Using
Bidirectional Isolated DC/DC Converters, IEEE
Transactions on Power Electronics, vol. 26, n. 9, pp.
2457 - 2464 Sept. 2011.
PORTILLO, R. C.; PRATS, M. M.; LEON, J. I. et al.,
Modeling Strategy for Back-to-Back Three-Level
Converters Applied to High-Power Wind Turbines,
n. 5, pp. 1483-1491, Oct. 2006.
WINKELNKEMPER, M.; WILDNER, F.; STEIMER,
P. K., 6 MVA Five-level Hybrid Converter for
Windpower, in: IEEE Power Electronics Specialists
Conference, PESC 2008., vol. 1, pp. 4532-4538, June
15-19, 2008.
ONS, Perturbao no Sistema Interligado Nacional
SIN no dia 10/11/2009 s 22h13min, Relatrio,
Braslia, 2009.
COLE, S.; BELMANS, R., Transmission of Bulk
Power, IEEE Industrial Electronics Magazine, vol. 3,
n. 3, pp. 19-24, Sep. 2009.
ALLEBROD, S.; HAMERSKI, R.; MARQUARDT, R.,
New Transformerless, Scalable Modular Multilevel
Converters for HVDC-transmission, in: IEEE Power
Electronics Specialists Conference, PESC 2008., vol. 1,
pp. 174-179, June 15-19, 2008.
GEMMELL, B.; DORN, J.; RETZMANN, D. et al.,
Prospects of Multilevel VSC Technologies for Power
Transmission, in: Transmission and Distribution
Conference and Exposition, vol. 1, pp. 1-16, Apr. 2124, 2008.
EDRIS,
A.,
EPRI
Power
Electronics-Based
Transmission Controllers Reference Book (The Golden
Tese de Doutorado
240
[28]
[29]
[30]
[31]
[32]
[33]
[34]
Bibliografia
Book), ELECTRIC POWER RESEARCH INSTITUTE,

Palo Alto, California, 2006.
YIQIANG, C.; MWINYIWIWA, B.; WOLANSKI, Z.
et al., Unified Power Flow Controller (UPFC) Based on
Chopper
Stabilized
Diode-clamped
Multilevel
Converters, IEEE Transactions on Power Electronics,
vol. 15, n. 2, pp. 258-267, Mar. 2000.
SOTO-SANCHEZ, D. E.; GREEN, T. C., Voltage
Balance and Control in a ulti-level Unified Power Flow
Controller, IEEE Transactions on Power Delivery, vol.
16, n. 4, pp. 732-738, Oct. 2001.
IEEE Recommended Practices and Requirements for
Harmonic Control in Electrical Power Systems: IEEE
Std. 519 1992 Standard Std. 519 1992, 1992.
RECH, C., Anlise, Projeto e Desenvolvimento de
Sistemas Multinveis Hbridos. Santa Maria. 2005.
Doutorado em Eng. Eltrica, Universidade Federal de
Santa Maria.
TOURKHANI, F.; VIAROUGE, P.; MEYNARD, T.
A., Optimal Design and Experimental Results of a
Multilevel Inverter for an UPS Application, in:
Proceedings International Conference on Power
Electronics and Drive Systems, vol. 1, pp. 340-343,
1997.
LEGA, A.; MUNK-NIELSEN, S.; BLAABJERG, F. et
al., Multilevel Converters for UPS Applications:
Comparison and Implementation, in: 2007 European
Conference on Power Electronics and Applications,
vol. 1, pp. 1-9, 2007.
RODRIGUEZ, J.; PONTT, J.; ALZARNORA, G. et al.,
Novel 20-MW Downhill Conveyor System Using
Three-level Converters, IEEE Transactions on
Industrial Electronics, vol. 49, n. 5, pp. 1093-1100,
Oct. 2002.
Tese de Doutorado
Bibliografia
[35]
[36]
[37]
[38]
[39]
[40]
[41]
[42]
[43]
[44]
241
MEYNARD, T. A.; FOCH, H.; THOMAS, P. et al.,

Multicell Converters: Basic Concepts and Industry
Applications, IEEE Transactions on Industrial
Electronics, vol. 49, n. 5, pp. 955-964, Oct. 2002.
KAMINSKI, N.; KOPTA, A., Failure Rates of HiPak
Modules Due to Cosmic Rays, ABB Switzerland Ltd,
Semiconductors, Switzerland, 2009.
KAMINSKI, N.; STIASNY, T., Failure Rates of IGCTs
Due to Cosmic Rays, ABB Switzerland Ltd,
Semiconductors, Switzerland, 2007.
CREE, I. "Z-FET CMF20120D Industrys First
SiC MOSFET", 15-nov., 2011; http://www.cree.com.
AG, I. T. "Eupec Modules Home Page", 26/05/2010,
2010; http:\\www.infineon.com.
BARBI, I.; HAUSMANN, R., Three-phase Multi-level
DC-AC Converter Using Three-phase Coupled
Inductors, in: Brazilian Power Electronics Conference,
COBEP '09., vol. 1, pp. 332-339, Sept. 27 - Oct. 1,
2009.
HAUSMANN, R.; BARBI, I., Three-phase Multilevel
Bidirectional DC-AC Converter Using Three-phase
Coupled Inductors, in: IEEE Energy Conversion
Congress and Exposition, ECCE 2009., vol. 1, pp.
2160-2167, Sept. 20-24, 2009.
HAUSMANN, R.; DA SILVA, R.; BARBI, I., Threephase NPC Inverter Using Three-phase Coupled
Inductor, in: 35th Annual Conference of IEEE
Industrial Electronics, IECON '09. , vol. 1, pp. 913918, Nov. 3-5, 2009.
BAKER, R. H., Switching Circuit, U. S. Patent 4 210
826, to Exxon Research & Engineering Co., 1980.
NABAE, A.; TAKAHASHI, I.; AKAGI, H., A New
Neutral-Point-Clamped
PWM
Inverter,
IEEE
Transactions on Industry Applications, vol. IA-17, n.
5, pp. 518-523, Sept. - Oct. 1981.
Tese de Doutorado
242
[45]
[46]
[47]
[48]
[49]
[50]
[51]
[52]
Bibliografia
BAKER, R. H., Bridge Converter Circuit U. S. Patent 4

270 163, to Exxon Research & Engineering Company,
1981.
PIRES, W. D. L., Guia Tcnico Motores de Induo
Alimentados por Conversores de Freqncia PWM,
Weg Equipamentos Eltricos S.A. Diviso Motores,
2006.
RODRIGUEZ, J.; JIH-SHENG, L.; FANG ZHENG, P.,
Multilevel Inverters: A Survey of Topologies, Controls,
and Applications, IEEE Transactions on Industrial
Electronics, vol. 49, n. 4, pp. 724-738, Aug. 2002.
BUM-SEOK, S.; DONG-SEOK, H., A New n-level
High Voltage Inversion System, IEEE Transactions on
Industrial Electronics, vol. 44, n. 1, pp. 107-115, Feb.
1997.
XIAOMING, Y.; BARBI, I., Fundamentals of a New
Diode
Clamping
Multilevel
Inverter,
IEEE
711-718, July 2000.
XIAOMING, Y., Soft Switching Techniques for
Multilevel Inverters. Florianpolis. 1998. Doutorado em
Engenharia Eltrica Instituto de Eletrnica de
Potncia, Universidade Federal de Santa Catarina.
FANG ZHENG, P.; JIH-SHENG, L.; MCKEEVER, J.
et al., A Multilevel Voltage-source Converter System
with Balanced DC Voltages, in: 26th Annual IEEE
Power Electronics Specialists Conference, PESC '95
vol. 2, pp. 1144 - 1150, 1995.
CELANOVIC,
N.;
BOROYEVICH,
D.,
A
Comprehensive Study of Neutral-point Voltage
Balancing Problem in Three-level Neutral-pointclamped Voltage Source PWM Inverters, IEEE
242-249, Mar. 2000.
Tese de Doutorado
Bibliografia
[53]
[54]
[55]
[56]
[57]
[58]
[59]
[60]
243
ISHIDA, T.; MATSUSE, K.; SUGITA, K. et al., DC

Voltage Control Strategy for a Five-level Converter,
IEEE Transactions on Power Electronics, vol. 15, n. 3,
pp. 508-515, May 2000.
SRIDHARAN, S.; MISHRA, M., DC Capacitor
Voltage Equalization in Neutral Clamped Inverters for
DSTATCOM Application, IEEE Transactions on
Industrial Electronics, vol. 57, n. 8, pp. 2768 - 2775,
Aug. 2010.
WANG, C.; LI, Y., Analysis and Calculation of ZeroSequence Voltage Considering Neutral-Point Potential
Balancing in Three-Level NPC Converters, IEEE
Transactions on Industrial Electronics, vol. 57, n. 7,
pp. 2262 - 2271, July 2010.
ZHIGUO, P.; PENG, F. Z.; STEFANOVIC, V. et al., A
Diode-clamped Multilevel Converter with Reduced
Number of Clamping Diodes, in: Nineteenth Annual
IEEE Applied Power Electronics Conference and
Exposition, APEC '04. , vol. 2, pp. 820-824, 2004.
LEUTHEN, J. M.; PENG, F. Z., Low Harmonic Diode
Clamped Converter/inverter, U. S. Patent 7 040 391, to
Baker Hughes Incorporated, 2006.
MEYNARD, T. A.; FOCH, H., Multi-level Conversion:
High Voltage Choppers and Voltage-source Inverters,
in: 23rd Annual IEEE Power Electronics Specialists
Conference, PESC '92, vol. 1, pp. 397 - 403, 1992.
LAVIEVILLE, J.-P.; BETHOUX, O.; CARRERE, P. et
al., Electronic Circuit for Converting Electrical
Energy, U. S. Patent 5 726 870, to GEC Alsthom
Transport SA, 1998.
MEYNARD, T.; LAVIEVILLE, J.-P.; CARRERE, P.
et al., Electronic Circuit for Converting Electrical
Energy, U. S. Patent 5 706 188, to GEC Alsthom
Transport SA, 1998.
Tese de Doutorado
244
[61]
[62]
[63]
[64]
[65]
[66]
[67]
[68]
[69]
Bibliografia
HOCHGRAF, C.; LASSETER, R.; DIVAN, D. et al.,

Comparison of Multilevel Inverters for Static var
Compensation, in: IEEE Industry Applications Society
Annual Meeting, 1994. , vol. 2, pp. 921 - 928, 1994.
FANG ZHENG, P.; JIH-SHENG, L., Multilevel
Converters - A New Breed of Power Converters, IEEE
Transactions on Industry Applications, vol. 32, n. 3,
pp. 509 - 517, May - June 1996.
SERPA, L., Current Control Strategies for Multilevel
Grid Connected Inverters. Zurich. 2007. Doctor of
Sciences Thesis, Swiss Federal Institute of Technology.
MEYNARD, T. A.; FOCH, H., Multilevel Converters
and Derived Topologies for High Power Conversion,
in: IEEE IECON 21st International Conference on
Industrial Electronics, Control, and Instrumentation,
1995., vol. 1, pp. 21 - 26, 1995.
BAKER, R. H.; BANNISTER, L. H., Electric Power
Converter, U. S. Patent 3 867 643, 1975.
WALTRICH, G., Estudo e Implementao de um
Inversor Multinvel Trifsico em Cascata Empregando
Sub-clulas de Comutao. Florianpolis. 2009.
Dissertao de Mestrado, Universidade Federal de
Santa Catarina.
MARQUARDT, R., Stromrichterschaltungen Mit
Verteilten
Energiespeichern,
Germany
DE10103031A1, 2001.
LESNICAR, A.; MARQUARDT, R., An Innovative
Modular Multilevel Converter Topology Suitable for a
Wide Power Range, in: IEEE Bologna Power Tech
Conference Proceedings, 2003 vol. 3, p. 6, June 23-26,
2003.
HILLER, M., Converter Circuit Comprising
Distributed Energy Stores, USA 7,577,008, to Siemens
Aktiengesellschaft, 2009.
Tese de Doutorado
Bibliografia
[70]
[71]
[72]
[73]
[74]
[75]
[76]
245
KOURO, S.; MALINOWSKI, M.; GOPAKUMAR, K.

et al., Recent Advances and Industrial Applications of
Multilevel Converters, IEEE Transactions on Industrial
Electronics, vol. 57, n. 8, pp. 2553-2580, Aug. 2010.
WU, C. M.; LAU, W. H.; CHUNG, H., A Five-level
Neutral-point-clamped H-bridge PWM Inverter with
Superior Harmonics Suppression: A Theoretical
Analysis, in: IEEE International Symposium on
Circuits and Systems, ISCAS '99., vol. 5, pp. 198 - 201,
1999.
LAU, W. H.; ZHOU, B.; LEE, C. K. et al., Realization
of a Five-level NPC Inverter Using Carrier Phase-shift
Technique, in: IEEE Region 10 Conference on
Computers, Communications, Control and Power
Engineering TENCON '02, vol. 3, pp. 1978 - 1981,
Oct. 28 - 31, 2002.
MARIETHOZ, S.; RUFER, A., New Configurations for
the Three-phase Asymmetrical Multilevel Inverter, in:
IEEE 39th IAS Annual Meeting Industry Applications
Conference, 2004., vol. 2, pp. 828 - 835, 2004.
LIPO, T. A.; SUH, B.-S.; LEE, Y.-H. et al., A New
Multilevel Inverter Topology with a Hybrid Approach
in: European Conference on Power Electronics and
Applications (EPE, 1999), vol. 1, pp. 1 9, 1999.
ERTL, H.; KOLAR, J. W.; ZACH, F. C., Basic
Considerations and Topologies of Switched-mode
Assisted Linear Power Amplifiers, IEEE Transactions
on Industrial Electronics, vol. 44, n. 1, pp. 116 - 123,
Feb. 1997.
DING, K.; ZOU, Y.-P.; CAI, Z.-Y. et al., A Novel
Single-phase 5-level Asymmetric Inverter, in: The 4th
International Power Electronics and Motion Control
Conference, IPEMC 2004. , vol. 2, pp. 793 - 798,
2004.
Tese de Doutorado
246
[77]
[78]
[79]
[80]
[81]
[82]
[83]
[84]
Bibliografia
LYONS, J. P.; VLATKOVIC, V.; ESPELAGE, P. M.

et al., Five Level High Power Motor Drive Converter
and Control System, U. S. Patent 6 058 031, to General
Electric Company, 2000.
CORZINE, K.; FAMILIANT, Y., A New Cascaded
Multilevel H-bridge Drive, IEEE Transactions on
Power Electronics, vol. 17, n. 1, pp. 125 - 131, Jan.
2002.
YUN, X.; YUNPING, Z., Research on a Novel Hybrid
Cascade Multilevel Converter, in: International Power
Engineering Conference, IPEC 2007. , vol. 1, pp. 1081
- 1085, 2007.
BAIJU, M. R.; MOHAPATRA, K. K.; KANCHAN, R.
S. et al., A Dual Two-level Inverter Scheme with
Common Mode Voltage Elimination for an Induction
Motor Drive, IEEE Transactions on Power Electronics,
vol. 19, n. 3, pp. 794 - 805, May 2004.
PENG, X.; VENAYAGAMOORTHY, G. K.;
CORZINE, K. A., Seven-Level Shunt Active Power
Filter for High-Power Drive Systems, IEEE
Transactions on Power Electronics, vol. 24, n. 1, pp. 6
- 13, Jan. 2009.
SILVA, R. D., Inversores Multinveis com Acoplamento
Magntico e Modulao Trs Nveis. Florianpolis.
2009. Dissertao de Mestrado, Universidade Federal
de Santa Catarina.
ASTUDILLO, R. R.; RUIZ-CABALLERO, D.;
ORTMANN, M. S. et al., New Symmetrical Hybrid
Multilevel DC-AC Converters, in: IEEE Power
Electronics Specialists Conference, PESC 2008. , vol.
1, pp. 1916 - 1922, 2008.
LAKSHMINARAYANAN, S.; MONDAL, G.;
TEKWANI, P. N. et al., Twelve-Sided Polygonal
Voltage Space Vector Based Multilevel Inverter for an
Induction Motor Drive With Common-Mode Voltage
Tese de Doutorado
Bibliografia
[85]
[86]
[87]
[88]
[89]
[90]
[91]
247
Elimination, IEEE Transactions on Industrial

Electronics, vol. 54, n. 5, pp. 2761-2768, Oct. 2007.
STEIMER, P. K.; MANJREKAR, M. D., Practical
Medium Voltage Converter Topologies for High Power
Applications, in: IEEE Thirty-Sixth IAS Annual Meeting
Industry Applications Conference, IAS 2001, vol. 3, pp.
1723 - 1730, 2001.
FAR, Z. D.; RADAN, A.; FAR, M. D., Introduction
and Evaluation of Novel Multi-level Carrier-based
PWM Strategies Using a Generalized Algorithm, in:
European Conference on Power Electronics and
Applications, 2007., vol. 1, pp. 1-10, 2007.
HOLMES, D. G.; LIPO, T. A. Pulse Width Modulation
for Power Converters - Principles and Practice: A Jonh
Wiley & Sons, Inc., Publication, 2003.
ZARAGOZA, J.; POU, J.; CEBALLOS, S. et al., A
Comprehensive Study of a Hybrid Modulation
Technique for the Neutral-Point-Clamped Converter,
n. 2, pp. 294 - 304, Feb. 2009.
POU, J.; ZARAGOZA, J.; RODRIGUEZ, P. et al.,
Fast-Processing Modulation Strategy for the NeutralPoint-Clamped Converter With Total Elimination of
Low-Frequency Voltage Oscillations in the Neutral
Point, IEEE Transactions on Industrial Electronics,
vol. 54, n. 4, pp. 2288 - 2294, Aug. 2007.
CORZINE, K. A.; WIELEBSKI, M. W.; PENG, F. et
al., Control of Cascaded Multi-level Inverters, in: IEEE
International
Electric
Machines
and
Drives
Conference, IEMDC'03, vol. 3, pp. 1549 - 1555, 2003.
JINGSHENG, L.; CORZINE, K.; FERDOWSI, M., A
New Control Method for Single-dc-source Cascaded Hbridge Multilevel Converters Using Phase-shift
Modulation, in: Twenty-Third Annual IEEE Applied
Tese de Doutorado
248
[92]
[93]
[94]
[95]
[96]
[97]
[98]
[99]
Bibliografia
Power Electronics Conference and Exposition, APEC

2008, vol. 1, pp. 886 - 890, 2008.
BARBI, I. Teoria Fundamental do Motor de Induo,
Florianpolis: Editora da UFSC, 1985.
YO-HAN, L.; DONG-HYUN, K.; DONG-SEOK, H.,
Carrier Based SVPWM Method for Multi-level System
with Reduced HDF [Harmonic Distortion Factor], in:
IEEE Industry Applications Conference, 2000., vol. 3,
pp. 1996-2003, 2000.
BARBI, I. Eletrnica de Potncia. Edio do Autor ed.,
Florianpolis, 2005.
NG, C. H.; PARKER, M. A.; LI, R. et al., A Multilevel
Modular Converter for a Large, Light Weight Wind
Turbine Generator, IEEE Transactions on Power
Electronics, vol. 23, n. 3, pp. 1062-1074, 2008.
MUELLER, O. M.; PARK, J. N., Quasi-linear IGBT
Inverter Topologies, in: Ninth Annual Applied Power
Electronics Conference and Exposition, APEC '94, vol.
1, pp. 253 - 259, Feb. 13 - 17, 1994.
MANJREKAR, M. D.; LIPO, T. A., A Hybrid
Multilevel Inverter Topology for Drive Applications,
in: Thirteenth Annual Applied Power Electronics
Conference and Exposition, APEC '98, vol. 2, pp. 523 529, Feb. 15 - 19, 1998.
MANJREKAR, M. D.; STEIMER, P. K.; LIPO, T. A.,
Hybrid Multilevel Power Conversion System: A
Competitive Solution for High-power Applications,
IEEE Transactions on Industry Applications, vol. 36,
n. 3, pp. 834 - 841, May - June 2000.
MUELLER, O. M.; GRAN, R. J., Reducing Switching
Losses in Series Connected Bridge Inverters and
Amplifiers, U.S. Patent 5 734 565, to American
Superconductor Corporation, 1998.
Tese de Doutorado
Bibliografia
249
[100] LIPO, T. A.; MANJREKAR, M. D., Hybrid Topology

for Multilevel Power Conversion U.S. Patent 6 005 788,
to Thomas A. Lipo, Madhav D. Manjrekar, 1999.
[101] DROFENIK, U.; KOLAR, J. W., A General Scheme
for Calculating Switching- and Conduction-Losses of
Power Semiconductors in Numerical Circuit
Simulations of Power Electronic Systems, in
International Power Eletronics Conference, IPEC 2005,
Niigata, Japan, 2005.
[102] CASANELLAS, F., Losses in PWM Inverters Using
IGBTs, IEE Proceedings - Electric Power Applications,
vol. 141, n. 5, pp. 235 - 239, Set. 1994.
[103] MIGUEL, J. M., Condicionador de Tenso Aplicado a
Sistema com Perda de Fase. Rio de Janeiro. 2005.
Doutorado em Engenharia Eltrica, COPPE/UFRJ.
[104] SHIMOURA, T.; OKA, T., Inverter Apparatus, U.S.
Patent 6,320,767, to Kabushiki Kaisha Toshiba, 2001.
[105] MORI, O.; YAMADA, M.; IWATA, A., Power
Converting Device, U.S. Patent 7,485,987, to
Mitsubishi Denki Kabushiki Kaisha, 2009.
[106] DU, Z.; LI, H., Adaptive Power Electronics Interface
for Hybrid Energy Systems, U.S. Patent 7,830,687, to
Florida State University Research Foundation, 2010.
[107] CARMONA, G.; RAMOS, R.; RUIZ-CABALLERO,
D. et al., Symmetrical Hybrid Multilevel Dc-Ac
Converters Using the PD-CSV Modulation, in: 34th
Annual Conference of IEEE Industrial Electronics,
IECON 2008., vol. 1, pp. 3327-3332, Nov. 10-13,
2008.
[108] RODIGHERI, A.; MUSSA, S. A.; RAMOS A, R. et al.,
CSV- and PD-PWM Modulation Based on the
TMS320F2812
DSP:
An
Alternative
for
Implementation, in: 35th Annual Conference of IEEE
Industrial Electronics, IECON '09., vol. 1, pp. 340345, Nov. 3-5 2009.
Tese de Doutorado
Anexo I
251
Anexo I Cdigo Fonte do DSP 2812

Captulo 8
*_________________________________________________________
|
|
INEP - UFSC
|_________________________________________________________
|
| ARQUIVO:ESTAGIO_0.c
| TTULO :
|
|_________________________________________________________
|
| DATA: 19/05/2009
| ATUALIZAO: 03/02/2011
| VERSO:3.1
|_________________________________________________________
| DESENVOLVIMENTO: MRCIO S. ORTMANN
| PROJETO: ALESSANDRO BATSCHAUER
|_________________________________________________________
OBSERVAES:
*/
/**********************************************************/
/*
Arquivos Header
*/
/**********************************************************/
#include "DSP28_Device.h"
#include "stdio.h"
#include "qmath.h"
#include "IQmathLib.h"
#include "Define.h"
// ******** Variveis de Entrada *********//
#define M (float) 0.9
// ndice de modulao
#define FASE
0
//358 // correspondente a 1.5 ciclo de
amostragem (2pi=65536/137)
//****************************************//
#define MH_Q13 (long)((float)M * (float)49152)
#define ML (float)1.5 * M
#define ML_Q13 (long)((float)ML * (float)32767)
#define OFFSET (long)16384
Tese de Doutorado
252
Anexo I
#define REF_0 0
#define REF_05 16384
#define REF_033 0
#define REF_066 32768
#define VMAX 32767L
int wt_teste, seno, amp;
int16 g=0;
long GRAFICO1[PT_GRAFICO];
int GRAFICO4[PT_GRAFICO];
long *g1;
long *g2;
long *g3;
// Variveis Gerais//
long Va_Q15,Vb_Q15,Vc_Q15;
long
DS1_A,DS2_A,DS3_A,DS1_B,DS2_B,DS3_B,DS1_C,DS2_C,DS3_C;
int wt_Q15;
/**Variveis temporrias**/
int temp1_16, temp2_16, temp3_16;
long temp1_32, temp2_32, temp3_32;
extern int mode;
interrupt void ESTAGIO_0(void)
{
mode=GpioDataRegs.GPDDAT.bit.GPIOD0;
/**********************************************************/
/*
ATUALIZAO CHAVES DE LF
*/
Tese de Doutorado
Anexo I
253
/**********************************************************/
S3A=DS3_A;
S3Al=!DS3_A;
S3B=DS3_B;
S3Bl=!DS3_B;
S3Cl=DS3_C;
S3C=!DS3_C;
/**********************************************************/
/*
Converses AD Multiplas
*/
/**********************************************************/
/*
Primeira Sequncia
*/
/*****************************/
/*
AdcRegs.ADCTRL2.bit.RST_SEQ1=1;
imediatamente o SEQ1
AdcRegs.ADCTRL2.bit.SOC_SEQ1=1;
de Seq de converses
// Reseta
// Trigger para incio
if(AdcRegs.ADCST.bit.INT_SEQ1==0){}; // Espera a INT do

Fim da SEQ para seguir o programa
AdcRegs.ADCST.bit.INT_SEQ1_CLR=1; // Limpa o Flag de
INT da SEQ 1
*/
/**********************************************************/
/*
OFFSET, GANHO e PROTEO
*/
/**********************************************************/
//if(PROT)PROTECAO();
// No utiliza a primeira converso
/**********************************************************/
/*
Gerao do ngulo de referncia
*/
Tese de Doutorado
254
Anexo I
/**********************************************************/
wt_Q15= ((long)g * (long)1973790)>>10; // 65536*1024 /
SAMPLES
/**********************************************************/
/* Alocaes das Razes Cclicas Modulao HM
*/
/**********************************************************/
if(mode==1)
{
/**********************/
/* Senoides Va, Vb, Vc */
/**********************/
Va_Q15= (((long)MH_Q13 * (long)qsin(wt_Q15+FASE))>>15 )+
OFFSET;
Vb_Q15= (((long)MH_Q13 * (long)qsin(wt_Q1521485+FASE))>>15)+ OFFSET;
Vc_Q15= (((long)MH_Q13 *
(long)qsin(wt_Q15+21485+FASE))>>15)+ OFFSET;
/*********************/
/* FASE A
*/
/*********************/
if(Va_Q15 >= REF_05)
{
DS3_A=1;
GpioDataRegs.GPBSET.bit.GPIOB11=1;
if(Va_Q15< REF_066)
{
DS1_A=Va_Q15;
DS2_A=0;
LED_KIT=0;
}
else
{
LED_KIT=1;
Tese de Doutorado
Anexo I
255
DS1_A=VMAX;
DS2_A=(Va_Q15-REF_066);
}
}
else
{
DS3_A=0;
GpioDataRegs.GPBCLEAR.bit.GPIOB11=1;
if(Va_Q15>= REF_033)
{
DS1_A=VMAX;
DS2_A=Va_Q15;
}
else
{
DS1_A=(Va_Q15+REF_066);
DS2_A=0;
}
}
/*********************/
/* FASE B
/*********************/
*/
if(Vb_Q15 >= REF_05)

{
DS3_B=1;
if(Vb_Q15<= REF_066)
{
DS1_B=Vb_Q15;
DS2_B=0;
}
else
{
DS1_B=VMAX;
Tese de Doutorado
256
Anexo I
DS2_B=(Vb_Q15-REF_066);
}
}
else
{
DS3_B=0;
if(Vb_Q15> REF_033)
{
DS1_B=VMAX;
DS2_B=Vb_Q15;
}
else
{
DS1_B=(Vb_Q15+REF_066);
DS2_B=0;
}
}
/*********************/
/* FASE C
/*********************/
*/
if(Vc_Q15 >= REF_05)

{
DS3_C=1;
if(Vc_Q15< REF_066)
{
DS1_C=Vc_Q15;
DS2_C=0;
}
else
{
DS1_C=VMAX;
DS2_C=(Vc_Q15-REF_066);
}
Tese de Doutorado
Anexo I
257
}
else
{
DS3_C=0;
if(Vc_Q15> REF_033)
{
DS1_C=VMAX;
DS2_C=Vc_Q15;
}
else
{
DS1_C=(Vc_Q15+REF_066);
DS2_C=0;
}
}
} // fim if mode
/**********************************************************/
/* Alocaes das Razes Cclicas Modulao LM
*/
/**********************************************************/
if(mode==0)
{
/**********************/
/* Senoides Va, Vb, Vc */
/**********************/
Va_Q15= (((long)ML_Q13 * (long)qsin(wt_Q15+FASE))>>15 );
Vb_Q15= (((long)ML_Q13 * (long)qsin(wt_Q15-21485+FASE))>>15);
Vc_Q15= (((long)ML_Q13 * (long)qsin(wt_Q15+21485+FASE))>>15);
/*********************/
/* FASE A
/*********************/
*/
DS3_A=1;
Tese de Doutorado
258
Anexo I
if(Va_Q15 >= REF_0)

{
DS1_A=Va_Q15;
DS2_A=VMAX;
GpioDataRegs.GPBSET.bit.GPIOB11=1;
}
else
{
DS1_A=0;
DS2_A=(Va_Q15+REF_066);
GpioDataRegs.GPBCLEAR.bit.GPIOB11=1;
}
/*********************/
/* FASE B
/*********************/
*/
DS3_B=1;
if(Vb_Q15 >= REF_0)
{
DS1_B=Vb_Q15;
DS2_B=VMAX;
}
else
{
DS1_B=0;
DS2_B=(Vb_Q15+REF_066);
}
/*********************/
/* FASE C
/*********************/
*/
DS3_C=1;
if(Vc_Q15 >= REF_0)
Tese de Doutorado
Anexo I
259
{
DS1_C=Vc_Q15;
DS2_C=VMAX;
}
else
{
DS1_C=0;
DS2_C=(Vc_Q15+REF_066);
}
} // fim if mode
/**********************************************************/
/* Saturao e Atualizao das Razes Cclicas
*/
/**********************************************************/
/*
Atualizao
*/
/*****************************/
EvaRegs.CMPR1 =(int)(((long)TIMER_PWM * DS1_A)>>15);
EvaRegs.CMPR2 =(int)(((long)TIMER_PWM * DS2_A)>>15);
EvaRegs.CMPR3 =(int)(((long)TIMER_PWM * DS1_B)>>15);
EvbRegs.CMPR4 =(int)(((long)TIMER_PWM * DS2_B)>>15);
EvbRegs.CMPR5 =(int)(((long)TIMER_PWM * DS1_C)>>15);
EvbRegs.CMPR6 =(int)(((long)TIMER_PWM * DS2_C)>>15);
/**********************************************************/
/*
Grficos
*/
/**********************************************************/
GRAFICO1[g]=Va_Q15;
GRAFICO2[g]=DS1_A;
GRAFICO3[g]=DS2_A;
GRAFICO4[g]=DS3_A;
if(++g ==PT_GRAFICO)
{
g=0;
}
/**********************************************************/
/*
Tratamento dos Flags de Interrupo
*/
Tese de Doutorado
260
Anexo I
/**********************************************************/
PieCtrlRegs.PIEACK.bit.ACK2 = 1; // Reseta o bit de acknowledgement
EvaRegs.EVAIFRA.all = 0xFFFF; // Reset em todas as interrupcoes do
EVA
}
/*
/**********************************************************/
/* Alocaes das Razes Cclicas Modulao LM
*/
/**********************************************************/
/*
if(mode==0)
{
Va_Q15= (((long)ML_Q13 * (long)qsin(wt_Q15+FASE))>>15 )+

OFFSET;
Vb_Q15= (((long)ML_Q13 * (long)qsin(wt_Q15-21485+FASE))>>15)+
OFFSET;
Vc_Q15= (((long)ML_Q13 * (long)qsin(wt_Q15+21485+FASE))>>15)+
OFFSET;
/*********************/
/* FASE A
/*********************/
/*
DS3_A=1;
*/
if(Va_Q15 >= REF_0)

{
DS1_A=Va_Q15;
DS2_A=VMAX;
}
else
Tese de Doutorado
Anexo I
261
{
DS1_A=0;
DS2_A=(Va_Q15+REF_066);
}
*/
/*********************/
/* FASE B
/*********************/
/*
DS3_B=1;
*/
if(Vb_Q15 >= REF_0)

{
DS1_B=Vb_Q15;
DS2_B=VMAX;
}
else
{
DS1_B=0;
DS2_B=(Vb_Q15+REF_066);
}
*/
/*********************/
/* FASE C
/*********************/
/*
DS3_C=1;
*/
if(Vc_Q15 >= REF_0)

{
DS1_C=Vc_Q15;
DS2_C=VMAX;
}
else
{
DS1_C=0;
DS2_C=(Vc_Q15+REF_066);
Tese de Doutorado
262
Anexo I
}
} // fim if mode
*/
Tese de Doutorado
Anexo II
263
Anexo II Projeto do Retificador de Entrada

Captulo 9
9.1.1
Projeto do Retificador de Entrada
Nesta seo sero apresentadas algumas equaes fundamentais

para o projeto do retificador de entrada proposto no Captulo 3.
Conforme apresentado na proposta, ser utilizado um retificador de 12
pulsos por fases (para alimentar cada clula de conversores meia-ponte)
e um retificador de 12 pulsos para fornecer energia ao inversor trifsico.
A configurao adotada para o retificador de 12 pulsos do inversor
trifsico emprega a conexo em paralelo dos retificadores de 6 pulsos. A
escolha da conexo em paralelo se deve disponibilidade dos
transformadores no laboratrio e ser empregada nos ensaios
experimentais. A Fig. 9.1 apresenta a o esquema completo dos
retificadores de 12 pulsos e do inversor multinveis proposto.
A conexo em paralelo dos retificadores exige a presena de
elemento que limite a corrente instantnea entre os retificadores de 6
pulsos. A escolha por um elemento com caracterstica indutiva,
conforme representado na Fig. 9.1, amplamente difundida na literatura
[8, 94]. A escolha por um par de indutores acoplados permite a reduo
do tamanho fsico do indutor para uma mesma ondulao de corrente,
quando comparado com indutores isolados, uma vez que a impedncia
equivalente observada pelo circuito maior (o dobro) quando os
indutores esto compartilhando um mesmo ncleo magntico [94].
Para o clculo do indutor de interfase ser considerado que a
sada do retificador alimenta uma carga do tipo fonte de corrente.
Salienta-se que o inversor trifsico opera com comutao em baixa
frequncia e com correntes de carga senoidais, o que resulta em uma
potncia constante sendo drenada pelo inversor, entretanto, a presena
do capacitor de barramento implica em uma carga com caracterstica de
fonte de fonte. Porm, se verificou atravs de simulaes numricas que,
para impedncias de linha da ordem de 5% e ondulao de tenso no
capacitor de barramento de 0,5%, o clculo apresentado resulta em erro
menor que 10%.
Tese de Doutorado
264
Pd 1A
S1A
Vx
Sec1A
Pd 2A
Vx
R iR Lin
vS
S iS Lin
vT
T iT Lin
D1A
iA
B
Pd 1B
S1B
Vx
S1A'
D1A'
S2A
D2A
S2A'
Sec2A
vR
ix1A
Sec1B
Pd 2B
D2A'
Vx
Sec2B
D1B
iB
C
Pd 1C
Vx
S1B'
D1B'
S2B
D2B
D1C
S1C'
D1C'
S2C
D2C
S2C'
D2C'
Sec1C
Pd 2C
Vx
S1C
S2B'
D2B'
S3B
D3B
S3C
D3C
S3B'
D3B'
S3C'
D3C'
Sec2C
iC
Pd 3
Ldc
S3A
D3A
Vy
S3A'
Pd 4
D3A'
inversor dois nveis
Anexo II
Tese de Doutorado
Fig. 9.1 Esquema completo do retificador de 12 pulsos com conexo

em paralelo associado ao inversor trifsico e dos retificadores de 12
pulsos associados aos conversores meia-ponte.
retificador
Anexo II
265
O equacionamento apresentado possui as seguintes hipteses

simplificadoras:
O valor das indutncias acopladas considerado
idntico;
O fator de acoplamento entre as indutncias unitrio;
O indutor de interfase ideal, ou seja, no dissipa
potncia ativa;
As pontes retificadoras so compostas de diodos ideais,
portanto, quedas de tenso e tempos de comutao so
desprezados.
A tenso total sobre o indutor de interfase pode ser obtida atravs
do equacionamento da malha do circuito da Fig. 9.2. Esta expresso
(8.1)
vret 3 ( t ) + vLdc ( t ) + vLdc ( t ) + vret 4 ( t ) = 0
VR
VS
VT
R iR L in
S
T
Pd 3
i Ret3
+
v_ret3
iS L in
i Ret4
+
v_ret4
iT L in
_
+v Ldc
_
v Ldc +
Ldc
Idc
Pd 4
Fig. 9.2 Esquema do retificador de 12 pulsos com conexo em paralelo
utilizado para o equacionamento da impedncia de interfase.
Manipulando a equao (8.1) pode-se obter a tenso sobre os

indutores conforme representado na expresso (8.2).
vLdc ( t ) =
vret 3 ( t ) vret 4 ( t )
(8.2)
2
A presena da indutncia de interfase proporciona um caminho
para circulao de corrente entre os conversores, sendo assim, a corrente
em cada uma das pontes retificadoras pode ser considerada contnua.
Cada retificador possui em sua sada uma tenso com 6 pulsos com
formato caracterstico desta configurao de retificador. Devido
defasagem criada pela configurao dos secundrios do transformador
(delta-estrela) a tenso na sada de cada um dos retificadores pode ser
representada como apresentado na Fig. 9.3.
Tese de Doutorado
266
Anexo II
2 3 Vin,rms
vret3 ( t )
vret4 ( t )
2 3 Vin,rms sen( 60 )
t [rad/s]
Fig. 9.3 Tenso na sada de cada retificador de 6 pulsos.
O comportamento da tenso aplicada ao indutor de interfase pode

ser observado na Fig. 9.4.
vLdc( t )
2 3 Vin,rms [ 1-sen( 60 ) ]
t [rad/s]
Fig. 9.4 Tenso do indutor de interfase.
Observa-se que a tenso aplicada ao indutor de interfase

composta de partes de formas de onda senoidais, constituindo uma
forma de onda cujo formato se assemelha ao de uma onda triangular.
Esta tenso oscila em uma frequncia de 6 (seis) vezes a da rede de
alimentao e, devido ao seu formato no senoidal, possui um contedo
harmnico relevante. Portanto, para o clculo da corrente na indutncia
de interfase deve-se realizar a decomposio em srie de Fourier da
tenso, determinado a amplitude de cada componente harmnica.
Tese de Doutorado
Anexo II
267
As componentes harmnicas de tenso sobre o indutor de

interfase pode ser obtidas atravs das expresses (8.3) e (8.4).
an =
bn =
v ( x ) cos ( n x ) dx
Ldc
(8.3)
v ( x ) sen ( n x ) dx
Ldc
(8.4)
Integrando as expresses (8.3) e (8.4) so obtidas equaes que

determinam os parmetros an e bn , conforme demonstrado em (8.5)
e (8.6).
an =
6 2 3 Vin , rms

1 cos n
( n + 1) ( n 1)
6
bn = 0
(8.5)
(8.6)
Onde n = 6, 12, 18... a ordem das componentes harmnicas

da tenso sobre a indutncia de interfase. Salienta-se que a primeira
harmnica da tenso sobre o indutor tem frequncia igual a 6 (seis)
vezes a da rede de alimentao e, as demais componentes harmnicas,
possuem frequncias mltiplas deste fator 6 (seis).
O valor de pico de tenso na freqncia de 6 (seis) vezes a da
rede de alimentao aplicado sobre as indutncias de interfase
mostrado pela expresso (8.7).
12 2 3 Vin , rms
V6, Ldc =
35
A representao grfica das componentes harmnicas da tenso
sobre o indutor de interfase est parametrizada em funo da tenso da
primeira harmnica sobre este mesmo indutor. Esta representao
mostrada na Fig. 9.5.
Verifica-se que a segunda componente harmnica com valor
relevante est situada em uma frequncia 18 (dezoito) vezes maior que a
da rede de alimentao, portanto trs vezes maior que a frequncia da
primeira harmnica da tenso aplicada ao indutor de interfase. O valor
de tenso desta segunda harmnica aproximadamente 12 % do valor
da primeira harmnica. Em termos de corrente circulante na impedncia,
esta segunda componente harmnica ainda menos representativa, em
funo do crescimento linear da impedncia com a elevao da
frequncia, conforme representado na equao (8.8).
Tese de Doutorado
268
Anexo II
100
90
80
70
60
Vn,Ldc 50
V6,Ldc 40
30
20
10
0
12
18
24
30
36
42
48
54
60
Fig. 9.5 Componentes harmnicas de tenso sobre o indutor de

interfase parametrizadas em funo da primeira harmnica.
I18, Ldc =
V18, Ldc
18 Ldc
0,12 V6, Ldc

18 Ldc
0, 04 V6, Ldc
6 Ldc
= 0, 04 I 6, Ldc
(8.8)
Onde,
I 6, Ldc =
V6, Ldc
(8.9)
6 Ldc
Portanto, para o clculo da corrente de circulao na impedncia

de interfase sero consideradas apenas as primeiras harmnicas de
tenso e corrente. Desta forma, arbitrando um valor mximo de corrente
de circulao na indutncia de interfase possvel calcular o valor desta
indutncia.
Sabendo que, o valor de tenso aplicado em cada uma das
indutncias de interfase a metade do valor tenso apresentado na
equao (8.7) e que o valor de indutncia visto pelo circuito o dobro
da indutncia calculada, devido ao acoplamento entre os indutores, se
obtm a valor da indutncia de cada indutor interfase atravs da
expresso (8.10).
Ldc =
V6, Ldc
4 6 I Ldc
12 2 3 Vin , rms
4 6 2 f r I Ldc 35
6 Vin , rms
140 2 f r I Ldc
(8.10)
Onde, Vin , rms representa o valor eficaz de fase da tenso de

entrada, f r a frequncia da rede de alimentao e I Ldc o valor
Tese de Doutorado
Anexo II
269
de pico da corrente de circulao em cada indutncia (valor especificado

pelo projetista) e Ldc representa o valor da indutncia de cada indutor
acoplado.
Clculo das correntes nos diodos retificadores
Potncia [%]
Para o correto dimensionamento dos diodos que compem as

pontes retificadoras de cada uma das fontes isoladas de corrente
contnua, necessrio determinar a potncia mxima que cada uma
destas fontes fornecer ao inversor de tenso. A potncia fornecida por
cada fonte isolada varia com o ndice de modulao conforme
apresentado na Fig. 3.25, a qual reproduzida novamente como Fig. 9.6
para facilitar a visualizao.
100
90
80
70
60
50
40
30
20
10
0
0,0

0,1
0,2
0,3
0,4
0,5
0,6
0,7
ndice de Modulao
0,8
0,9
1,0
Fig. 9.6 Potncia fornecida pelas fontes Vy e Vx em funo do ndice

de modulao.
Verifica-se na Fig. 9.6 que a potncia processada pelas fontes de

alimentao est parametrizada em funo da potncia de carga e que a
soma da potncia processada pelas fontes Vx (fontes que fornecem
energia aos conversores meia-ponte) e da potncia processada pela fonte
Vy (fonte que fornece energia ao inversor trifsico) sempre 100%
(igual potncia total fornecida a carga).
A potncia de carga, para a maioria das cargas, mxima para
ndice de modulao unitrio, porm este valor no um valor prtico.
O valor mais adequado a ser empregado o valor de ndice de
modulao que proporcione a potncia nominal de operao do inversor.
Consideraes adotadas para o clculo das correntes nos
diodos das pontes retificadoras:
Tese de Doutorado
270
Anexo II
ndice de modulao ma = 0,9 ,

Indutncia de entrada (no lado ca) dos retificadores dos
conversores meia-ponte mp e dos retificadores do
conversor trifsico trif Lin _ mp / trif = 0, 05p.u. ,
Fator de potncia do retificador de 6 (seis) pulsos
FP6 p = 0,92 [8],
Os componentes (transformadores, indutores, diodos,
interruptores) so considerados ideais. No sero
consideradas as perdas neste momento para uma comparao
mais adequada com a simulao numrica.
A indutncia de entrada est expressa no sistema por unidade,
ou simplesmente p.u.. Para o clculo do valor real da indutncia devese multiplicar a impedncia em p.u. pela impedncia base. A impedncia
base obtida atravs do quociente entre a tenso nominal de fase e a
corrente nominal de fase. Esta equao est representada em (8.11).
Zbase _ mp / trif =
Vin , rms
I in, rms
(8.11)
Sendo assim, a indutncia pode ser obtida com o auxlio da

equao (8.12).
Lin _ mp / trif = 0,05
Zbase _ mp / trif
2 fr
(8.12)
Retificadores que fornecem energia para os conversores meia-ponte:

A Fig. 9.7 apresenta o circuito eltrico de um dos retificadores
que fornecem energia para cada um dos 6 (seis) conversores meia-ponte
do inversor trifsico proposto.
A potncia que cada fonte de alimentao isolada deve fornecer
aos conversores meia-ponte pode ser obtida com o auxlio da expresso
(8.13).
Pmp =
53% Pout
6
(8.13)
Salienta-se que o fator 53% o percentual da potncia total de

carga que fornecida pelos conversores meia-ponte. Observa-se ainda
que este percentual uma funo do ndice de modulao. Portanto,
para projetos onde o ndice de modulao diferente de 0,9, este
Tese de Doutorado
Anexo II
271
percentual deve ser corrigido. Os valores de potncia processada por

cada inversor deduzido na seo 5.2.3.
Pd 1
vR
vS
vT
iR
iS
iT
Sec1
L in_mp
+
C1
i in_sec_ mp
L in_mp
+
C2
Sec2
Pd 2
Fig. 9.7 Circuito eltrico dos retificadores que alimentam os
conversores meia-ponte.
A corrente eficaz de entrada da ponte retificadora em uma das

fases pode ser obtida atravs da expresso (8.14).
Pmp a
(8.14)
I in _ sec_ mp , rms =
3 Vin , rms FP6 p
Onde:
a Representa a relao de transformao do transformador;
Vin , rms Tenso eficaz de fase no primrio do transformador.
A corrente mdia e a corrente eficaz de um diodo so obtidas
atravs das expresses (8.15) e (8.16), respectivamente. Neste
equacionamento considerou-se muito simplificadamente que a corrente
de sada da ponte retificadora constante. Porm, esta simplificao
depende do valor do capacitor e das correntes drenadas pelo inversor. O
clculo preciso extremamente complexo, porm o mesmo pode ser
obtido atravs de simulaes numricas.
Tese de Doutorado
272
Anexo II
I D _ mp , avg =
I D _ mp , rms =
Pmp
(8.15)
3 Vout
I in _ sec_ mp , rms
(8.16)
Retificadores que fornecem energia para o conversor trifsico:

O circuito detalhado do retificador que fornece energia para o
inversor trifsico apresentado na Fig. 9.8.
vR
vS
vT
iR
L in_trif
Pd3
iRet3
+
v_ ret3
iS
i in_sec_ trif
i Ret4
+
v_ ret4
iT
L in_trif
iLdc
_
+ v Ldc
_
L dc
v Ldc +
Pd4
Fig. 9.8 Circuito eltrico do retificador trifsico de 12 pulsos com

conexo em paralelo.
A potncia que cada retificador de 6 (seis) pulsos fornece ao

inversor trifsico calculada com a expresso (8.17).
47% Pout
(8.17)
2
A corrente eficaz de fase na entrada de uma das pontes
retificadoras pode ser obtida atravs da equao (8.18).
Ptrif =
I in _ sec_ trif , rms =
Ptrif a
3 Vin, rms FP6 p
(8.18)
A corrente mdia e a corrente eficaz de um diodo so obtidas

atravs das expresses (8.19) e (8.20), respectivamente.
I D _ trif , avg =
I D _ trif , rms =
Ptrif
(8.19)
3 Vout
I in _ sec_ trif , rms
2
(8.20)
Tese de Doutorado
Apndice I
273
Apndice I Extenso do Conversor Proposto Empregando Mais

Clulas de Conversores Meia-Ponte
Captulo 10
Nesta seo apresentada uma breve anlise sobre a extenso do
conversor proposto para um nmero maior de conversores meia-ponte
em cascata. A Fig. 10.1 apresenta um diagrama simplificado da extenso
do conversor proposto para o emprego de quatro mdulos meia-ponte
por fase.
B
iA
Vx
Vx
Vx
Vx
Vy
C
iB
Vx
Vx
Vx
Vx
iC
Vx
Vx
Vx
Vx
Fig. 10.1 Exemplo da extenso do conversor proposto empregando

quatro conversores meia ponte por fase.
A modulao hbrida proposta tambm pode ser adaptada para

comandar este novo conversor. Empregando esta modulao hbrida e a
alimentao simtrica do inversor trifsico e dos mdulos de
conversores meia-ponte possvel obter seis nveis na tenso de fase. A
Tese de Doutorado
274
Apndice I
tenso de linha, por sua vez, apresenta onze nveis distintos de tenso.
As formas de onda das tenses de fase e da tenso de linha para o
conversor com quatro mdulos de conversores meia ponte so
mostradas na Fig. 10.2.
Tenso
de Linha
Tenses de fase
vA
vB
vC
vAB
0
2T
Fig. 10.2 Formas de onda das tenses de fase e da tenso de linha para
o conversor com quatro mdulos de conversores meia ponte por fase,
alimentao simtrica e comando com uma adaptao da modulao
hbrida proposta.
Tese de Doutorado
Apndice II
275
Apndice II Outras Conexes de Conversores Meia-Ponte

Captulo 11
No captulo 3 foi apresentado o conversor hbrido proposto neste
trabalho. Este conversor baseado na associao em cascata de um
inversor trifsico de dois nveis com pares de conversores meia-ponte.
Estes conversores meia-ponte devem ser associados em pares para a
obteno de uma tenso de sada com nvel mdio nulo. Porm, a forma
de conexo apresentada no captulo 3 no a nica forma possvel de se
associar os conversores meia-ponte gerando um nvel mdio nulo de
tenso na sada. Considerando que os conversores meia-ponte produzam
em sua sada tenses denominadas v1 e v2 verifica-se que, para se
obter tenso nula de sada, necessrio realizar uma conexo em antisrie dos conversores. Esta configurao apresentada
matematicamente na expresso (10.1), onde v3 representa a tenso de
sada.
v3 = v2 v1
Portanto, conforme apresentado na Fig. 11.1, observa-se que h
quatro formas de conexo dos conversores meia-ponte que possibilitam
a obteno da tenso nula na sada. Estas conexes so obtidas variando,
em cada conversor meia-ponte, o par de terminais que ser empregado
nas ligaes. Este procedimento permite gerar quatro combinaes, j
que possvel utilizar o par de terminais conectados ao interruptor
superior ou o par de terminais conectado ao interruptor inferior em cada
um dos conversores meia-ponte.
Observa-se que os dois conversores meia-ponte so idnticos,
portanto as conexes obtidas atravs da expresso (10.2) so, na
verdade, as mesmas conexes apresentadas Fig. 11.1.
v3 = v1 v2
Outras configuraes resultam em nvel mdio de tenso no nulo
em v3 . Portanto, para empregar este tipo de conexo necessrio
avaliar o tipo de carga que ser conectada no inversor. O nvel mdio
gerado por uma fase pode no ser anulado completamente pela outra
fase e, no caso de acionamento de motores, acarretar em problemas
durante a partida do motor.
Salienta-se ainda que todo o equacionamento apresentado de
correntes mdias e eficazes nos interruptores vlido para qualquer uma
das formas de conexo apresentadas para os conversores meia-ponte.
Tese de Doutorado
276
Apndice II
1 Conexo
2 Conexo
+ Vx
v1
_
Vx
Vx
+
v1
_
Vx
+
v3
_
-Vx
Vx
Vx
+ Vx
v2
_
3 Conexo
Vx
+
v2
_
Vx
+
v1
_
Vx
Vx
+
v3
_
-Vx
4 Conexo
+
v1
_
Vx
Vx
Vx
+
v3
_
-Vx
Vx
Vx
+
v2
_
Vx
Vx
+ Vx
v2
_
Vx
+
v3
_
-Vx
Fig. 11.1 Formas de conexo dos conversores meia-ponte.
Tese de Doutorado
Apndice III
277
Apndice III Conversor Trifsico NPC em Cascata com

Conversores Monofsicos Meia-Ponte
Captulo 12
Nesta seo apresentado um novo conversor multinveis
hbrido. Este conversor baseado na associao em cascata de um
inversor com grampeamento atravs de diodos (NPC) com conversores
monofsicos tipo meia-ponte. Este conversor mostrado na Fig. 12.1.
Observa-se que as quatro configuraes possvel de conexo dos
conversores meia-ponte apresentadas no Apndice II podem ser
utilizadas no conversor proposto.
Este conversor permite controlar a potncia fornecida pelo
inversor trifsico mesmo com a comutao em baixa frequncia de seus
interruptores. Esta operao possvel devido caracterstica do
conversor NPC de aplicar trs nveis em sua tenso de sada. Desta
forma, o conversor oriundo da associao do conversor trifsico NPC de
trs nveis com conversores meia ponte consegue sintetizar apenas um
nmero mpar de nveis em suas tenses de fase. A anlise das
combinaes possveis de tenso em cada uma das fases em funo da
comutao dos interruptores apresentada na Tabela 12.1.
A Tabela 12.1 dividida em trs partes do ponto de vista
horizontal. Cada uma dessas regies representa as tenses que podem
ser obtidas realizando-se apenas a comutao dos conversores
monofsicos do tipo meia-ponte. Portanto, cada uma dessas regies
representa um dos nveis de tenso aplicados pelo inversor NPC
( Vy , 0 e Vy ). A tabela constituda de colunas que apresentam o
estado de operao de cada interruptor controlado (sendo que cada
interruptor controlado h um interruptor que opera de modo completar),
o nvel terico da tenso de fase e o nvel real da tenso de fase para trs
combinaes de tenses de alimentao. Observa-se ainda que em cada
uma das trs regies horizontais h uma linha em destaque. Esta linha
representa o estado de comutao no qual os conversores meia-ponte
colocam as fontes de alimentao em anti-srie e, conforme j fora
abordado durante este trabalho, este estado de comutao, quando
empregado, eleva a potncia reativa circulante nas fontes de
alimentao.
Tese de Doutorado
278
S1A
+
C1A
Sec1A
T1A
Pd2A
C2A
Pd3
VR
VS
VT
T3
Vy
Vy
Pd4
B
Pd1B
+
C1B
D1A'
Sec1B
S2A
D2A
Pd2B
T1B
D2A'
Sec2B
S2A'
S 3A
D3A
S 4A
D4A
D3A'
S 4A'
D4A'
D1B
C
Pd 1C
T1C
Sec1C
S2B
D2B
Pd 2C
T1C
D2B'
Sec2C
S2B'
D3B
D g1A
S 4B
D4B
D g2A
S 3B'
D3B'
S 4B'
D4B'
S1C
D 1C
S1C'
D 1C'
S2C
D 2C
S2C'
D 2C'
C 1C
D1B'
S 3B
Inversor Trifsico (NPC)
iB
S1B'
C2B
+ v NPC_A
S 3A'
+
S1B
T1B
S1A'
Sec2A
D1A
iA
C 2C
iC
S 3C
D 3C
D g1B
S 4C
D 4C
D g1C
D g2B
S 3C'
D 3C'
D g2C
S 4C'
D 4C'
Apndice III
Fig. 12.1 Conversor NPC de trs nveis associado em cascata com

conversores meia ponte.
Tese de Doutorado
Pd1A
T1A
Apndice III
279
Tabela 12.1 Tenses de fase em funo dos estados de comutao dos

interruptores e da amplitude das tenses de alimentao dos
conversores.
S1
S2
S3
S4
Vo Terico
Vo (Caso 1)
Vy = Vx = Vcc
Vo (Caso 2)
Vy
2
= Vx = Vcc
Vo (Caso 3)
Vy
3
= Vx = Vcc
+Vy Vx
+Vcc
+2 Vcc
+Vy
+Vcc
+2 Vcc
+3 Vcc
+Vy + Vx Vx
+Vcc
+2 Vcc
+3 Vcc
+Vy + Vx
+2 Vcc
+3 Vcc
+4 Vcc
Vx
Vcc
Vcc
Vcc
0 + Vx Vx
+Vx
+Vcc
+Vcc
+Vcc
Vy Vx
2 Vcc
3 Vcc
4 Vcc
Vy
Vcc
2 Vcc
3 Vcc
Vy + Vx Vx
Vcc
2 Vcc
3 Vcc
Vy + Vx
Vcc
2 Vcc
Tese de Doutorado
280
Apndice III
No Caso 1 as fontes de alimentao do inversor trifsico e dos

conversores meia-ponte possuem o mesmo nvel de tenso. Esta
situao resulta em tenses de bloqueio iguais para todos os
interruptores. A tenso de fase pode assumir 5 (cinco) nveis distintos
( 2 Vcc , Vcc , 0, Vcc , 2 Vcc ) enquanto a tenso de linha sintetizada
com 9 (nove) nveis de tenso.
O segundo caso (Caso 2) apresenta a operao do inversor com
tenso assimtrica. Nesta condio os semicondutores que compe o
inversor trifsico NPC devem ser capazes de suportar uma tenso que
o dobro do valor de tenso ao qual so submetidos os componentes dos
conversores meia-ponte. Entretanto, nesta configurao ainda possvel
realizar a comutao do inversor NPC em baixa frequncia e o inversor
sintetiza 7 (sete) nveis distintos de tenso em cada uma das fases. A
tenso de linha, por sua vez sintetizada com 13 (treze) nveis distintos.
O ltimo caso (Caso 3) o que permite sintetizar a tenso de
sada com o maior nmero de nveis, 9 (nove) nveis na tenso de fase e
17 (dezessete) nveis na tenso de linha. Nesta situao, os
semicondutores do inversor NPC so submetidos a um nvel da tenso
trs vezes maior que os demais componentes e a operao em baixa
frequncia do inversor trifsico no possvel.
Exemplo de operao para o Caso 2:
A Fig. 12.2 apresenta uma estratgia de modulao para o
comando do inversor trifsico hbrido baseado na cascata de um inversor
trifsico NPC e clulas de conversores meia-ponte. A estratgia de
modulao baseada na comutao em baixa frequncia do inversor
NPC, no intuito de reduzir as perdas de comutao deste conversor. O
sinal de comando dos interruptores do inversor NPC so obtidos atravs
da comparao do sinal de referncia com os nveis 1 3 e 1 3 . Esta
lgica de operao sumarizada na Tabela 12.2.
Esta estratgia de modulao comanda o inversor trifsico na
frequncia fundamental do sinal de sada. Entretanto, a potncia
processada pelo inversor trifsico proporcional ao ndice de
modulao e, para valores de ndice de modulao menor que 1 3 , a
potncia processada pelo inversor trifsico NPC nula.
Os conversores meia-ponte, por sua vez, so comandados de
forma a sintetizar uma tenso de sada sem componentes harmnicas de
baixa frequncia. Esta estratgia est apresentada na Fig. 12.2 e emprega
portadoras lgicas para enviar a comparao de cada portadora ao
interruptor adequado.
Tese de Doutorado
Apndice III
281
Tabela 12.2 Estratgia de operao para uma das fases do inversor

trifsico NPC.
Condio de
comparao
VRef > 1
1 V 1
Ref
3
3
VRef < 1
S3
S4
Tenso de sada do inversor

NPC
+Vy
Vy
S3A
S4A
P1A
P1A
port 1
P2A
port 2
S4A
S3A
P3A
P3A
port 3
S3A
S4A
P2A
P5A
port 5
P6A
port 6
S 3A
1/3 V
S 3A
S 4A
-1/3 V
S 1A
S3A
S4A
P5A
P4A
port 4
S 1A
S 4A
S4A
S3A
P4A
S 2A
S 2A
S3A
S4A
P6A
RefA
Fig. 12.2 Circuito empregado para gerao dos pulsos de comando em

cada uma das fases do inversor.
Tese de Doutorado
282
Apndice III
Os sinais das seis portadoras dispostas em fase, do sinal de

referncia, dos pulsos de comando dos interruptores S1A e S2 A e o sinal
na sada de uma das fases do inversor NPC so apresentados na Fig.
12.3.
1,00
vport1 vport2 vport3 vport4 vport5 vport6 vRefA
(a) 0,0
-1,00
1,00
S 1A
(b)
0,0
1,00
S 2A
(c)
0,0
Vy
v NPC_A
(d) 0,0
-Vy
360,00
370,00
380,00
Tempo [ms]
390,00
400,00
Fig. 12.3 Sinais de comando dos interruptores para operao no Caso

2. (a) Sinais das portadoras e sinal de referncia de uma das fases, (b)(c) sinais de comando dos interruptores S1A e S2 A e (d) sinal de tenso
da fase A ( vNPC _ A ) gerado pelo inversor trifsico NPC.
Aplicando a estratgia de comutao apresentada ao inversor

trifsico hbrido com alimentao assimtrica (Vy = 2 Vx ) so obtidos
at sete nveis nas tenses de fase e treze nveis nas tenses de linha.
Tese de Doutorado
Apndice III
283
Estas formas de onda das tenses de fase e de linha para o inversor

operando com ndice de modulao de ma = 0,9 so apresentadas na
Fig. 12.4. Verifica-se que nesta situao o conversor sintetiza apenas
onze nveis na tenso de linha, para alcanar os trezes nveis de tenso
de linha deste inversor necessrio operar com ndice de modulao
ma 0,97 .
Para o inversor de tenso operando com ndice de modulao de
ma = 0,9 a distoro harmnica total das tenses fase e de linha so
22,7 % e 13,0 %, respectivamente. Estes valores reduzidos de distoro
harmnica comprovam o bom desempenho do conversor proposto.
vA
Vx+ Vy
Vx
-Vx
vAB
-Vx - Vy
Vy
-Vy
360,00
370,00
380,00
390,00
400,00
Tempo [ms]
trifsico operando com sete nveis na tenso de fase.
Tese de Doutorado
Apndice IV
285
Apndice IV Modulao CSV (Centered Space Vector)

Captulo 13
Neste apndice ser apresentado o comportamento do conversor
proposto nesta tese operando com a modulao conhecida como CSV
(Centered Space Vector). A modulao CSV aqui apresentada baseada
na modulao com as portadoras dispostas em fase (Phase Disposition
PD), da mesma forma que a modulao hbrida proposta. Sendo assim, a
lgica de comando dos interruptores apresentada no Modo II de
operao, bem como a comutao dos interruptores do inversor trifsico
na frequncia do sinal modulante, pode ser mantida.
A modulao CSV baseada na alterao do sinal de referncia,
adicionando a este componentes de sequncia zero e, em funo do
nmero de nveis do conversor, adicionando ou subtraindo um nvel
contnuo ao sinal de referncia em intervalos especficos. Este novo
sinal de referncia, aplicado ao inversor, permite que o conversor
obtenha um desempenho muito semelhante ao obtido por uma
modulao Space Vector. Obtendo, em tese, menor distoro harmnica
nas tenses de linha e menor esforo de corrente nas fontes de
alimentao [107, 108]. Outra vantagem desta modulao a
possibilidade de empregar ndices de modulao superiores a ma = 1, 0 ,
permitindo elevar a tenso de sada em relao modulao PWM
senoidal.
O equacionamento para se obter as novas formas de onda de
referncia baseado em [87]. O primeiro passo consiste em calcular
tenso de sequncia zero que ser adicionada em cada uma das
referncias. Este processo detalhado na expresso (12.1).
v0 ff =
max ( vaz* , vbz* , vcz* ) + min ( vaz* , vbz* , vcz* )

2
(12.1)
Onde,
vaz* = ma sen ( t ) ;
;
(
3)
= m sen ( t + 2 ) .
3
vbz* = ma sen t 2
vcz*
Na sequncia, calculado um sinal auxiliar, empregando a

funo mdulo (mod) para determinar qual das referncias
Tese de Doutorado
286
(v
*
az
Apndice IV
, vbz* ou vcz* ) reponsvel pela primeira e pela ltima transio do sinal
de comando em cada perodo. Este clculo apresentado em (12.3).

2 Vdc
vkz* ' = ( vkz* + voff + Vdc ) mod
N 1
(12.3)
k = a , b, c
Onde Vdc representa o valor de cada fonte do conversor

multinveis e N representa a quantidade de nveis sintetizada em cada
fase do inversor.
Aplicando o sinal calculado em (12.3) na expresso (12.4)
possvel obter o valor de tenso que deve ser adicionado em cada uma
das referncias para se obter o sinal de referncia da modulao CSV.
max ( vaz , vbz , vcz ) + min ( vaz , vbz , vcz )
V
= dc
N 1
2
*'
'
off
*'
*'
*'
*'
*'
(12.4)
Desta forma, o sinal de referncia da modulao CSV

determinado realizando-se o procedimento apresentado na expresso
(12.5).
'
va _ csv = vaz* voff
*
'
vb _ csv = vbz voff
*
'
v
c _ csv = vbz voff
(12.5)
Para confirmar o desempenho do conversor proposto com a

modulao CSV forram realizadas algumas simulaes numricas. Os
parmetros de projeto utilizados so apresentados na Tabela 13.1.
Tabela 13.1 Parmetros de projeto para simulao.
Parmetro
Valor
Vx
400 V
Vy
400 V
fc
1,050 kHz
fo
50 Hz
Descrio
Tenso de barramento dos conversores meiaponte
Frequncia de comutao dos conversores meiaponte
Os sinais das portadoras e de referncia da modulao proposta e

da modulao CSV so apresentados na Fig. 13.1. Salienta-se que,
mesmo na modulao CSV, o inversor trifsico comutado na
Tese de Doutorado
Apndice IV
287
frequncia do sinal modulante, sendo mantida a mesma estratgia de

modulao apresentada no Captulo 3.
1,00 vport1
0,00
*
vaz
vport2
vport3
-1,00
460
(a)
1,00 vport1
0,00
470
va_csv
480
Tempo [ms]
voff
490
500
vport2
vport3
-1,00
(b)
460
470
480
490
500
Tempo [ms]
Fig. 13.1 Formas de onda das portadoras e do sinal de referncia
empregados na modulao proposta (a) e na modulao CSV.
Observa-se que o sinal de referncia empregado na modulao

proposta um sinal sinusoidal, composto apenas de uma frequncia.
Entretanto, o sinal de referncia utilizado na modulao CSV apresenta
um contedo harmnico no nulo, devido a presena das componentes
de sequncia zero caractersticas desta modulao.
Na Fig. 13.2(a) so apresentadas as formas de onda das tenses
de fase para o conversor operando com a modulao proposta e na Fig.
13.2(b) apresenta-se as formas de onda de tenso de fase para o
conversor operando com a modulao CSV.
Tese de Doutorado
288
600 V
Apndice IV
vA
0V
-600 V
vB
600 V
0V
-600 V
600 V
vC
0V
-600 V
460
(a)
vA
600 V
470
480
Tempo [ms]
490
500
0V
-600 V
vB
600 V
0V
-600 V
600 V
vC
0V
-600 V
460
470
480
490
500
(b)
Tempo [ms]
Fig. 13.2 Tenses de fase para o inversor proposto operando com a
modulao proposta (a) e as mesmas tenses para o inversor operando
com a modulao CSV (b) .
Nas figuras Fig. 13.3(a) e Fig. 13.3(b) so mostradas as formas de

onda de tenso de linha e de corrente em uma fonte de alimentao de
um conversor meia-ponte, para a modulao e para a modulao CSV,
respectivamente. Observa-se que, atravs das formas de onda no
possvel determinar diferenas entre as modulaes apresentadas,
sugerindo, que as diferenas entre os valores de Distoro Harmnica
Total das tenses de linha e de corrente eficaz nas fontes de alimentao
so pequenas, e no representam uma vantagem significativa para
qualquer das modulaes.
Tese de Doutorado
Apndice IV
289
vAB
1.500 V
0V
-1.500 V
40 A
iVx1
0A
-40 A
-80 A
460
(a)
vAB
1.500 V
470
480
Tempo [ms]
490
500
470
480
Tempo [ms]
490
500
0V
-1.500 V
20 A
0A
iVx1
-40 A
-80 A
460
(b)
Fig. 13.3 Formas de onda de tenso de linha e corrente na fonte de

alimentao de um conversor meia-ponte para o inversor proposto
operando com a modulao proposta (a) e Formas de onda de tenso de
linha e corrente na fonte de alimentao de um conversor meia-ponte
para o inversor proposto operando com a modulao CSV (b).
Uma comparao de desempenho entre conversor proposto

operando com a modulao com referncia senoidal e este mesmo
conversor operando com a modulao CSV apresentada na Tabela
13.2. So comparadas as seguintes figuras de mrito: distoro
harmnica total das tenses de fase e de linha e corrente eficaz na fonte
de alimentao de um conversor meia-ponte.
Tese de Doutorado
290
Apndice IV
Tabela 13.2 Comparao do conversor proposto operando com a

modulao proposta e com a modulao CSV.
Parmetros
Modulao
Proposta
Modulao
CSV
DHT tenso de Fase
44,21 %
54,53 %
DHT tenso de Linha

Corrente eficaz na fonte do conversor
meia-ponte
24,46%
24,07 %
28,5 A
27,3 A
Verifica-se que, a tenso de fase do conversor operando com a

modulao com referncia senoidal apresenta menor DHT, quando
comparada com a modulao CSV. Esta caracterstica j era esperada,
uma vez que a modulao CSV emprega como referncia um sinal que
contm componentes de sequncia zero. Analiza-se ainda que, a tenso
de linha sintetizada pelo conversor operando com a modulao CSV
possui menor DHT. Entretanto, o benefcio obtido com esta modulao
pequeno, aproximadamente 0,39 % em relao modulao com
referncia senoidal. Esta caracterstica comprova o bom desempenho da
modulao senoidal proposta, uma vez que a modulao CSV
caracterizada por reproduzir uma tenso muito prxima sintetizada
pela modulao Space Vector, que por sua vez, sintetiza as formas de
onda com o menor contedo harmnico possvel. Salienta-se ainda que,
a modulao CSV conferiu ao conversor uma corrente eficaz menor na
fonte de alimentao dos conversores meia-ponte, permitindo reduzir as
perdas neste componente.
Tese de Doutorado

298390

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

298390

Uploaded by

Copyright:

Available Formats

UNIVERSIDADE FEDERAL DE SANTA CATARINA

PROGRAMA DE PS-GRADUAO EM ENGENHARIA

Alessandro Luiz Batschauer

INVERSOR MULTINVEIS HBRIDO TRIFSICO BASEADO

Alessandro Luiz Batschauer

INVERSOR MULTINVEIS HBRIDO TRIFSICO BASEADO

Tese submetida ao Programa de

Catalogao na fonte pela Biblioteca Universitria

Batschauer, Alessandro Luiz

Resumo da Tese apresentada UFSC como parte dos requisitos

Abstract of Thesis presented to UFSC as a partial fulfillment of the

2.5.4 Modulao com as Portadoras com Deslocamento

5.1.1 Clculo das Correntes Mdia e Eficaz Para o

6.1 Resultados Experimentais _____________________ 216

Fig. 2.5 Distoro harmnica total das tenses de linha dos

Fig. 2.23 Exemplo de modulao com as portadoras dispostas

Fig. 3.13 Mapa de vetores para o conversor para operao com

Fig. 3.28 Esquema completo do retificador associado ao

Fig. 5.4 Comportamento da razo cclica dos interruptores S1 A

Fig. 5.20 Esquema eltrico do circuito empregado na

Fig. 5.23 Circuito simulado para anlise da ondulao de tenso

Fig. 5.35 Potncia dissipada de cada brao de uma fase do

Fig. 5.40 Corrente do capacitor da fonte de alimentao dos

Fig. 5.41 Circuito simulado para anlise da influncia do

Fig. 8.8 Circuito eltrico do retificador trifsico de 12 pulsos

Tabela 5.5 Parmetros para exemplo da metodologia de clculo

Tabela 5.22 Parmetros para exemplo da metodologia de

Frequncia da rede de alimentao

Correntes das fases A, B, C

Corrente fornecida ao inversor ponte completa

Corrente na sada do retificador trifsico

Correntes das fases R, S, T (rede de alimentao)

Corrente das fontes de alimentao Vx e Vy

Corrente eficaz do capacitor i

Corrente eficaz de fase na entrada

Corrente eficaz fornecida ao inversor meia-ponte

Indutncia de entrada parametrizada no sistema p.u.

Corrente nominal do diodo

Corrente de pico de fase

Corrente de recuperao reversa

Corrente mdia no elemento X

Corrente eficaz no elemento X

k0 _ on / off / rr , k1_ on / off / rr , k2 _ on / off / rr

Nmero de capacitores de grampeamento

Potncia dissipada durante a conduo do elemento

Potncia de sada de fase

Potncia de sada total do inversor

Potncia do inversor trifsico parametrizada

Tenso no capacitor da fonte de alimentao do

Tenso positiva de referncia da modulao hbrida

Tenso negativa de referncia da modulao

Tenso das fases R, S, T (rede de alimentao)

Tenso na sada do retificador X

Tenso de sequncia zero

Tenso total de barramento

Tenso de pico da portadora

Tenso de pico da referncia

Tenso contnua do modelo do clculo de perdas

Tenso de alimentao dos conversores meia-ponte

Tenso de alimentao do inversor trifsico

Valor do nvel mdio da tenso

Frequncia angular da referncia

Frequncia angular da portadora

ngulo de controle da modulao hbrida