SVEUILITE U MOSTARU

FAKULTET STROJARSTVA I RAUNARSTVA

Arhitektura i organizacija
digitalnog raunala
Nastavnik: Prof.dr.sc. Sven Gotovac
Asistent: Goran Kraljevi, dipl.ing.ra.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/1

Raunalo ope namjene

Razliiti pogledi na raunalo

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/2

Razliiti pogledi na raunalo

31

1.10 Looking Ahead

PC

that comes from viewing

The intellectual synthesis
each the three perspectives
a computer system from
design. It
effective computer
leads to an efficient,
functions
d how a machine
is when you understan
architecture level
and the system
at the gate, ISA,
. Whether

Vienje programskog brojila

sa stajalita programera

machine
understand the
that you fully
ter Science,
ve is in Compu
your career objecti
aspect of
or some other
Engineering,
this book
Computer
st hope that
it is our sincere
standing.
computers
ing that under
you by provid
will serve

32
B bus

32

32
A bus

Q
PCout

clk
PCin

clk

Vienje programskog brojila sa

stajalita projektanta logikih vrata

Korisniki pogled

na raunalo

Ak.god. 2011/2012

Pogled projektanta

arhitekture raunala

Pogled programera
Pogled projektanta

logikih sklopova

Arhitektura i organizacija digitalnog raunala

II/3

Korisniki pogled na raunalo

Pod pojmom korisnik (engl. user) podrazumijeva se osoba koja koristi

raunalo za obavljanje nekog posla.

Korisnik samo primjeuje brzinu kojom se izvodi njegova aplikacija,

kapacitet memorije i diska te karakteristike ulazno/izlaznih ureaja koje
koristi (tipkovnica, monitor, mi, pisa).

1.10 Looking Ahead

that comes from viewing

The intellectual synthesis
s
each the three perspective
a computer system from
r design. It
, effective compute
leads to an efficient
functions
nd how a machine
is when you understa
architecture level
and the system
er
at the gate, ISA,

machine. Wheth
understand the
that you fully
uter Science,
ive is in Comp
your career object
aspect of
, or some other
Engin eering
that this book
Comp uter
est hope
ding.
it is our sincer
unde rstan
computers
that
ing
you by provid
will serve

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/4

Pogled na raunalo programera u simbolikom jeziku

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/5

Pogled na raunalo programera u simbolikom jeziku

Programer koji programira u strojnom odnosno simbolikom jeziku

izrauje temeljnu programsku podrku potrebnu kako bi procesor mogao
obavljati svoje zadatke.

Strojni jezik (engl. Machine language)

je skup temeljnih naredbi koje procesor moe izvoditi, a izraen je kao niz 0 i 1.

Simboliki jezik (engl. Assembly language)

je alfanumeriki ekvivalent strojnog jezika. Programeru je puno lake koristiti
skraenicu naredbe koje ga podsjea na operaciju koju procesor mora izvesti
nego binarni zapis iste naredbe.

Program za prevoenje simbolikog jezika (engl. Assembler)

je program koji translatira (preslikava jedan na jedan) simboliki jezik u strojni
jezik procesora.

Napomena: Svi vii programski jezici (npr. C, C++, ...) su prenosivi s

procesora na procesor, dok su strojni odnosno simboliki jezici vezani

uz odreeni procesor.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/6

Razine programskih jezika

Strojni jezik (engl. Machine language)

- jedino to raunalo moe razumijeti
- sastoji se od kombinacija 0 i 1
- direktno povezan s arhitekturom raunala
- efikasan, ali je u njemu teko programirati

Simboliki jezik (engl. Assembly language)

- takoer direktno ovisi o arhitekuri raunala
- napredak jer se umjesto 0 i 1 koriste mnemoniki kodovi
- treba se prevesti u strojni kod prije izvrenja

Programski jezici vie razine (engl. High level languages)

- dobro definirani, nalikuju pravom jeziku (uglavnom engleskom)

- fundamentalna razlika je u tome to vie nisu vezani uz arhitekturu

raunala

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/7

Pogled projektanta arhitekture raunala

Projektant arhitekture raunala projektira sustav iz

skupa blokova (procesor, memorija, ulazno/izlazne
jedinice, sabirnice itd.)
Njegov zadatak je odabrati optimalan skup blokova
i povezati ih na optimalan nain (sa stajalita
cijene, performansi i sl.)

Na najviem stupnju apstrakcije raunalo se moe

promatrati kao skup razliitih funkcionalnih jedinica
(ulazno/izlazne jedinice, memorija i procesor)

U/I sustav tipkovnica, mi, monitor

Memorija brza memorija (Cache), glavna
memorija, RAM disk, magnetski disk, optiki disk,
magnetska traka ...
Procesor sustav ne mora imati samo jedan
procesor, nego obradu moe izvoditi vie istih ili
vie razliitih procesora: glavni procesor, floatingpoint procesor, U/I procesor, ...

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/8

Pogled projektanta logikih sklopova

Projektant logikih sklopova ima zadatak projektirati logike sklopove kojima e

se realizirati funkcije koje je predvidio projektant arhitekture raunala (u praksi
je uobiajeno da je projektant arhitekture ujedno i projektant logikih
sklopova)

Pogled projektanta logikih sklopova je znatno dublji od onoga to vidi

programer
31

PC
Vienje programskog brojila
sa stajalita programera
32
B bus

32

32
A bus

Q
PCout

clk
PCin

clk

Vienje programskog brojila sa

stajalita projektanta logikih vrata

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/9

Podjela raunala i naredbi.

Skup naredbi. Formati naredbi.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/10

Podjela raunala i njihovih naredbi

Razliitosti procesora s aspekta ISA (Instruction Set Arhitecture) i s

aspekta programera mogu se podijeliti na:

veliinu i broj spremnika unutar CPU-a,

nain na koji je organizirana glavna memorija,

nain na koji naredbe pristupaju operandima u spremnicima i

memoriji.

Naredbe koje procesor koristi mogu se podijeliti na tri osnovne skupine:

naredbe za dohvat i pohranu podataka,

aritmetike i logike naredbe,

naredbe za upravljanje tokom.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/11

Programerski model razliitih procesora

Procesor moe biti klasificiran temeljem strukture i funkcije svojih spremnika:

procesori temeljeni na akumulatoru npr. Motorola 6800, Intel 8086

procesori temeljeni na stogu (stack)
procesori temeljeni na spremnicima ope namjene (general purpose registers) npr.
Digital VAX, Motorola PPC 601

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/12

Skup naredbi procesora

Svaka naredba mora imati sljedee etiri specifikacije eksplicitno ili implicitno:

Koju operaciju je potrebno izvesti.

Ova informacija je odreena tzv. operacijskim kodom ili skr. opcode.

Gdje se nalazi operand ili operandi (ako operacija zahtjeva operande).

Operand ili operandi mogu biti u glavnoj memoriji, spremnicima procesora ili U/I
meusklopu. Lokacija operanda moe biti eksplicitno zadana kao memorijska
lokacija ili spremnik procesora ili implicitno zadana kao u sluaju procesora s
akumulatorom ili stogom.

Gdje upisati rezultat operacije.

Kao i kod operanada, lokacija gdje se upisuje rezultat moe biti eksplicitno
zadana (spremnik ili memorija) ili implicitno poznata (akumulator ili stog).

Gdje se nalazi sljedea naredba koju je potrebno izvesti.

Program je niz naredbi koje se ukoliko ne dolazi do grananja izvode
sekvencijalno jedna za drugom. U sluaju grananja procesor eksplicitno dobiva
informaciju gdje se nalazi sljedea naredba.

Arhitektura i organizacija digitalnog raunala

Ak.god. 2011/2012

II/13

Skup naredbi procesora

Primjer:

MC 68000 Simboliki jezik

Strojni jezik

MOVE.W D4,D5

0011 101 000 000 100

Operacija koju je potrebno izvesti je prebacivanje rijei

Operand se nalazi u spremniku D4
Rezultat se pohranjuje u spremnik D5
Sljedea naredba se implicitno nalazi na rijei koja slijedi tekuu
naredbu

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/14

Naredbe za prijenos podataka

Za primijetiti je raznolikost kako u izgledu naredbi tako i u vrsti operacije koju obavljaju:
memorijamemorija, memorijaspremnik, konstantaspremnik, spremnikU/I,
U/Ispremnik
Openito izvor podataka moe biti glavna memorija, ulazno/izlazni meusklop (npr.
tipkovnica), spremnici ili konstanta koja je sastavni dio naredbe.
Odredite podatka moe biti samo glavna memorija, ulazno/izlazni meusklop ili spremnici.
Veliina podatka koji se prenosi je proizvoljna i moe biti oktet, rije, dvostruka rije, realni
broj, niz znakova ili pak cjeli memorijski blok.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/15

ALU naredbe

Aritmetiko logika jedinica (ALU) je srce procesora jer ona izvrava obradu
nad podacima.

Ona izvodi aritmetike operacije zbrajanja, oduzimanja, mnoenja i dijeljenja te

logike operacije I, ILI, NE, rotaciju, posmak i sl.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/16

Naredbe za grananje

Grananje moe biti bezuvjetno, kao npr. C goto naredba, ili uvjetno kao npr. C if
naredba.

Kod bezuvjetnog grananja izvoenje se uvijek nastavlja na adresi odreenoj naredbom

za grananje (npr. jmp 0A10H upii u PC 0A10H).
Kod uvjetnog grananja grananje e se izvriti u ovisnosti o rezultatu odreene
aritmetike ili logike naredbe. Da bi se mogle realizirati ova naredbe aritmetiko-logika
jedinica u ovisnosti o rezultatu operacije postavlja ili ponitava odreene zastavice.

Naredba
BLSS A; Adr

bun r2

beq $2, $1, 32

SOB R4, Petlja

JCXZ Adr

Ak.god. 2011/2012

Znaenje
Izvoenje programa nastavlja se na adresi Adr
ukoliko je bit najmanjeg znaaja (LSB) s
memorijske lokacija A postavljen u 1
Izvoenje programa nastavlja se na adresi
pohranjenoj u spremniku R2 ukoliko rezultat
prethodne operacije nad realnim brojevima nije
bio broj
Izvoenje programa nastavlja se na adresi (PC +
4 + 32) ukoliko je sadraj spremnika $1 i $2
jednak
Dekrementiraj sadraj spremnika R4 i nastavi
izvoenje na lokaciji Petlja ukoliko je sadraj
spremnika R4 razliit od nule
Izvoenje programa nastavlja se na adresi Adr
ukoliko je sadraj spremnika CX razliit od 0

Raunalo
VAX 11

PPC601

MIPS R3000

DEC PDP 11
Intel 8086

Arhitektura i organizacija digitalnog raunala

II/17

Naredbe sa 4-, 3-, 2-, 1- i 0- adresa

i procesor s spremnicima ope namjene

Prilikom projektiranja procesora polazi se od pretpostavke da procesor

mora obaviti aritmetiku ili logiku operaciju s dva operanda.
U tom smislu pet podataka mora biti specificirano:

operaciju koju je potrebno obaviti,

lokacija prvog operanda,
lokacija drugog operanda,
lokacija pohrane rezultata,
lokacija sljedee naredbe.

Napomena:
Rjeavanje problema kodiranja naredbe objasniti e se na primjeru zamiljenog procesora koji
ima 24 bitovnu adresnu sabirnicu (24 bita adresira memoriju
memorijskih rijei) te
moe izvesti 128 naredbi. Znai da je za jednoznano kodiranje naredbi potrebno 7 bita, to se
moe zaokruiti na 1 oktet (8 bita).

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/18

Naredba sa etiri adrese i opcode

Eksplicitno se specificiraju adrese etiri podatka: adrese dvaju operanada,

rezultata i sljedee naredbe.
Oba operanda se dohvaaju direktno iz memorije, a rezultat operacije se
pohranjuje direktno natrag u memoriju.
Zbog velike duine naredbe, kao i velikog broja pristupa memoriji za
vrijeme izvoenja naredbe, ovakva arhitektura se praktiki ne koristi.
CPU
Op1Addr
Op2Addr

Op1
Op2

RezAddr

Rezultat

add, Rezultat, Op1, Op2, Naredba

FORMAT NAREDBE
broj bita:

NarAddr

8
add
operacija

Naredba

24
ResAddr
adresa
rezultata

24
Op2Addr

24
Op1Addr

adrese operanada

24
NarAddr
adrese sljedee
naredbe

Arhitektura i organizacija digitalnog raunala

Ak.god. 2011/2012

II/19

Naredba sa tri adrese i opcode

Uvodi se programsko brojilo (PC), kao posebni spremnik procesora koji

pokazuje na adresu sljedee naredbe koju je potrebno izvesti.

Eliminira se potreba da se u okviru naredbe specificira adresa sljedee

naredbe kod svih naredbi, osim kod naredbi za grananje.

CPU
Op1Addr
Op2Addr

Op1
Op2

RezAddr

Rezultat

add, Rezultat, Op1, Op2

NarAddr

Ak.god. 2011/2012

Naredba

Pokazuje na
adresu sljedee
naredbe
Programsko
24
brojilo

FORMAT NAREDBE
broj bita:

8
add
operacija

24
ResAddr
adresa
rezultata

24
Op1Addr

Arhitektura i organizacija digitalnog raunala

24
Op2Addr

adrese operanada

II/20

10

Naredba sa dvije adrese i opcode

Smanjenje duine naredbe se moe postii ukoliko se rezultat operacije

pohrani na mjesto jednog operanda.

Na ovaj nain je potrebno unutar naredbe specificirati samo operacijski kod

i adrese prvog i drugog operanda.

CPU
Op1Addr
Op2Addr

Op1
Op2, Rezultat

add Op2, Op1

FORMAT NAREDBE

NarAddr

Ak.god. 2011/2012

Naredba

Pokazuje na
adresu sljedee
naredbe
Programsko
24
brojilo

broj bita:

8
add
operacija

24
Op2Addr

24
Op1Addr

adrese operanada
adresa
rezultata

Arhitektura i organizacija digitalnog raunala

II/21

Naredba sa jednom adresom i opcode,

procesor temeljen na akumulatoru

Procesor se proiri s jednim spremnikom posebne namjene

(akumulatorom) u koji e se pohraniti jedan operand, a po obavljanju
operacije rezultat.

Poto procesor ima samo jedan akumulator tada ga nije potrebno

eksplicitno navoditi u naredbi.

CPU
Op1Addr

add Op1

Op1

FORMAT NAREDBE
broj bita:
Akumulator

NarAddr

Ak.god. 2011/2012

Naredba

Pokazuje na
adresu sljedee
naredbe
Programsko
24
brojilo

8
24
add
Op1Addr
operacija adrese operanada

spremnik gdje
je pohranjen
operand Op2
i rezultat

Arhitektura i organizacija digitalnog raunala

II/22

11

Naredba sa jednom adresom i opcode,

procesor temeljen na akumulatoru

Ovakav procesor zahtijeva posebne naredbe:

load naredba kojom se operand upisuje u akumulator
store naredba kojom se rezultat naredbe pohranjuje natrag u
memoriju
Primjer:
lda Op2

; u akumulator se upisuje Op2 (sadraj adrese Op2Addr)

add Op1

; zbroji vrijednost u Acc. s Op1 (sadrajem adrese Op1Addr)

sta Rez

; pohrani rezultata na adresu AdrRez

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/23

Naredba sa nula adresa i samim opcode,

procesor temeljen na stogu

Uvoenjem stoga u okviru naredbe nije potrebno specificirati niti adrese

operanada niti adresu rezultata
Nedostatak ovakvih procesora je to se operandi uvijek moraju nalaziti na prve
dvije lokacije stoga

Primjer zbrajanja dva operanda:

push Op2
push Op1
add
pop Rez
CPU
Op1Addr

Op1

FORMAT NAREDBE
prvi
drugi
STOG

NarAddr

Ak.god. 2011/2012

Naredba

add

Pokazuje na adresu
sljedee naredbe
Programsko
24
brojilo

8
add
operacija

broj bita:

operandi se nalaze
na stogu

Arhitektura i organizacija digitalnog raunala

II/24

12

Usporedba izvoenja programa na 4 opisane arhitekture

U tablici je prikazana usporedba izvoenja izraza:

a=(b+c)*d-e na etiri opisane arhitekture.
3 adrese
add a, b, c
mpy a, a, d
sub a, a, e

2 adrese
load a, b
add a, c
mpy a, d
sub a, e

1 adresa
load b
add c
mpy d
sub e
store a

0 adresa
push b
push c
add
push d
mpy
push e
sub
pop

Naredbe s 3 adrese omoguavaju najkrau duinu koda za realizaciju

odreene obrade ali zahtijevaju nepotrebno veliki broj bita po naredbi.
Naredbe s 0 adresa zahtijevaju najdui kod za realizaciju odreene obrade
ali imaju najkrau duinu naredbe.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/25

Procesori sa spremnicima ope namjene,

naredba sa 1 | adresom

load / store arhitektura

Ovim pristupom zadrana je dobrim dijelom fleksibilnost u programiranju,
meurezultati mogu ostati pohranjeni unutar procesora pa se umanjuje broj
pristupa memoriji, a i naredba je znatno manje duine.
(ovakve male adrese kojima se specificiraju spremnici obino se nazivaju pola
adrese pa se i ove naredbe opisuju kao naredbe s 1 | adresom.)

Kako je broj spremnika relativno mali (16, 32 ili 64) za njihovo adresiranje
potrebno je svega 4, 5 ili 6 bita

Svaki moderniji procesor (nakon 1980 g.) projektiran je po ovom principu

CPU
Op1Addr

Op1

load

Spremnici
R5

FORMAT NAREDBE
R3
R2

add

NarAddr

Ak.god. 2011/2012

Naredba

R0

24
Op1Addr

broj bita:

8
load

3
R5

broj bita:

8
add

3
3
3
R0 R2 R3

Programsko
24
brojilo

Arhitektura i organizacija digitalnog raunala

II/26

13

Procesori sa spremnicima ope namjene

Procesori sa spremnicima ope namjene mijenjaju nain pristupa

operandima i rezultatu na nain da se specificiraju kratke (5 ili 6 bita)
adrese jednog od spremnika ope namjene. Kao jedna od modifikacija
ovakvog tipa procesora je koritenje naredbi koje specificiraju dva
spremnika (dvije kratke adrese) i jednu memorijsku adresu (duga
adresa). Ovo je modifikacija naredbe s 3 adrese.

Procesori temeljeni na principu spremnikspremnik koriste

load i store naredbe za pristup glavnoj memoriji. Sve ostale naredbe
imaju pristup samo spremnicima ope namjene.

Dananja tehnologija je na takvoj razini da je pristup spremnicima

znatno bri od pristupa glavnoj memoriji. To je dodatni razlog da se
favoriziraju procesori sa spremnicima ope namjene i kratkim
naredbama.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/27

Tipovi procesora

Spremnik Spremnik Procesori (Register to Register Machine)

Sve aritmetike i logike naredbe kao i grananja koriste iskljuivo
spremnike, dok je pristup memoriji ogranien load i store naredbama.
Suvremeni procesori (naroito RISC) temeljeni su na naredbama s 1 |
adrese.
Spremnik Memorija Procesori (Register Memory Machine)
Operandi i rezultati se pohranjuju ili u spremnike ili u memoriju.
Oni se obino opisuju kao procesori s naredbama s 1 ili 1 | adrese, jer
jedan operand ili rezultat obavezno su pohranjeni u akumulatoru ili
spremniku ope namjene.
Memorija Memorija Procesori (Memory to Memory Machine)
Dozvoljavaju da oba operanda i rezultat budu pohranjeni u memoriji.
Oni se opisuju kao procesori s naredbama s 2 ili 3 adrese.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/28

14

Modovi adresiranja

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/29

Nain pristupa operandima, modovi adresiranja

Neposredno adresiranje (immediate addressing)

Direktno adresiranje (direct addressing)

Indirektno adresiranje (indirect addressing)

Direktno adresiranje spremnika (register direct mode)

Indirektno adresiranje pomou spremnika (register indirect mode)

Indeksno adresiranje (indexed mode)

Relativno adresiranje (relative addressing mode)

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/30

15

Trenutno adresiranje

Koristi se za pristup konstanti koja je sastavni dio naredbe

Koristi se za dobavu operanda naredbe

Ne moe se koristiti za pohranu rezultata

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/31

Direktno adresiranje

Adresa operanda je sastavni dio naredbe

Ovaj nain adresiranja moe se koristiti i za dohvat operanda i za

pohranu rezultata.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/32

16

Indirektno adresiranje

Konstanta koja je sastavni dio naredbe je adresa memorijske lokacije

na kojoj je upisana adresa memorijske lokacije s koje se operand
namjerava oitati ili na koju se rezultat eli upisati.

Ovim modom implementiraju se pokazivai

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/33

Direktno adresiranje spremnika

Podatak je upisan ili se upisuje u spremnik ija adresa je sastavni dio

naredbe

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/34

17

Indirektno adresiranje pomou spremnika

Adresa operanda pohranjena je u spremniku ija adresa je sastavni

dio naredbe.

Ovaj adresni mod se obino koristi za sekvencijalni pristup

elementima polja pohranjenim u memoriji.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/35

Indeksno adresiranje

Adresa se dobiva zbrajanjem konstante koja je obino sastavni dio

naredbe i sadraja spremnika adresiranog naredbom.

Konstanta koja je sastavni dio naredbe obino se naziva baza, a

sadraj spremnika pomak ili offset.

Zbog toga se ovaj nain adresiranja ponekad naziva i posmano ili

bazno adresiranje.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/36

18

Relativno adresiranje

Slian je indeksnom adresiranju uz razliku da se konstanti (bazi) koja

je sastavni dio naredbe pridodaje sadraj programskog brojila te sa
na taj nain formira efektivna adresa.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/37

Pitanja i zadaci za ponavljanje

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/38

19

Pitanja i zadaci za ponavljanje

1) Kratko objasnite osnovne razlike izmeu strojnog jezika,

simbolikog jezika (asembler) i programskih jezika vie razine
(npr. C, C#, Java, ...).
2) Koje sve podatke (eksplicitno ili implicitno) mora sadravati
naredba procesora.
3) Navedite i objasnite mogue formate naredbi.
to je to operacijski kod?
4) Navedite i objasnite adresne modove prikazane na slici.

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/39

Pitanja i zadaci za ponavljanje

5) Nacrtajte i objasnite koncept procesora sa spremnicima ope namjene.

- Kakav je format naredbe?

- Na to utie veliina i broj spremnika ope namjene?
- Kako se odreuje veliina programskog brojila i to se u njega pohranjuje?

6) Objasnite format naredbe za uitavanje (load) neke vrijednosti (Op1) iz

memorije i format naredbe za zbrajanje (add) za prikazano raunalo.
to bi se promijenilo u formatu naredbi (load i add) kada bi raunalo imalo
32-bitnu adresnu sabirnicu, moglo izvesti 300 naredbi i imalo 32 spremnika
ope namjene (R0 R31)?

Ak.god. 2011/2012

Arhitektura i organizacija digitalnog raunala

II/40

20