Microprocesadores han cambiado prcticamente cada faceta de nuestras

vidas diarias, pueden encontrarse en oficinas, computadoras industriales y

personales, as como instrumentacin mdica y cientfica.
Los micro prosadores son comunes en los equipos de comunicaciones
modernos y en la industria aeroespacial.
Algunas de los carros que ah manejado
pueden tener una tarjeta con
microprocesador para monitores y
controlador algunas funciones del motor y el
frenado.
Un microporcesador o unidad central de
proceso CPU, es un circuito integrado digitak
que ejecuta funciones aritmticas y lgicas y
transferir informacin donde y hacia
dispositivos externos. El diagrma muestra un sistema con microporcesaro
tpico.
Los dispositivos de soporte que usualmente contienen un circuito
microprosador incluyen otros circuitos integrados CIs para funciones de
memoria y entrada/salida E/S.
Los CIs de memoria MEMORY son dispositivos de almacenamiento que
contienen informacin en forma binaria. Parte de la informacin esta en
forma de programas, o conjuntos de instrucciones para que las ejecute la
CPU.
La CPU tambin usa parte de la memoria para almacenar informacin del
sistema y el resultado de clculos.
Los dispositivos de E/S LE PERMITEN A LA cpu comunicarse con el ambiente
externo. La CPU de su computadora usa un dispositivo de entrada INPUT
para leer sus ordenes de teclado, y un dispositivo de salida OUTPUT para
enviar infromacion de texto y graficas a la pantalla que esta observando.
Cul otro de los componentes del sistema se puede comunicar con la CPU
de la computadora por medio de los dispositivos de E/S.?
a.impresora

b.raton

c. unidad de disco d. todas las anteriores

La comunicacin entre la CPU, la memoria y los dispositivos de E/S se

realiza a travs de grupos de lneas de conexin llamadas buses DATA BUS.
La infromacion binaria va y viene a travs de bus de datos.
La CPU usa el bus de direccin ADDRESS BUS para apuntar a la posicin
exacta desde donde a a donde se trasferieren los datos.
El tamao de los buses NUMERO DE LINES en una medida de la potencia de
proceso de la CPU.

Los primeros microporcesadores tenan un bus de datos de 4 bits. En una

operacin de salida, por ejemplo, una CPU DE 4 BITS solamente poda enviar

nmeros en el rango de 0 16(24) en una sola operacin. La CPU poda

enviar un numero mas grande haciendo varias transferencias sucesivas.
Los microprocesadores de 4 bits rpidamente evolucionaron a la versin de
8 bits, que podan enviar un numero tan alto como 256 (28) en una
operacin.
Las siguientes generaciones desarrollo un bus de datos de 16 bits. cual es
el numero mas grande con un bus de datos de 16 bits?
2^16=65536
la CPU puede enviar como maximo 65536 en una sola
informacin con un bus de datos de 16 bits.
El microporcesador 80386 de su tablero de circuitos es un dispositivo de 32
bits. El numero mas grande que puede enviar es 4,294,967,296 que es
2^32.
El 80386 es tambin, por otras razones mas potente que sus ntecedentes.
Su bus de direccin de 32 bits puede acceder directamente a 4,294,967,296
posiciones de memoria externa.
El 80386 tiene un amplio numero de registros. Los registros son localizados
de memoria interna para almacenar informacin del estado del sistema.
Para operar rpidamente, la CPU tiene un bus de datos interno de 32 bits y
la capacidad de procesar una instruccin mientras simultneamente esta
trayendo la prxima instruccin.
Adems de la CPU 80386, su tablero de circuitos incluye dos tipos de
dipositivos de memoria, circuitos de entrada y de salida y un rea de
aplicaciones donde puede demostras como se intercomunican laCPU con el
ambiente externo.

Puede comunicarse directamente con la CPU por medio de un teclado, una

pantalla alfanumrica de crital liquido LCD y un grupo de diodos EMISORES
de lus LED que muestra informacin en binario del bus de direccin y del
bus de datos.
Los microprocesadores se comunican en binario con los otros dispositivos.
Debido a que deber acostumbrarse a trabajar con muchos bits de

infromacion binaria, los LEDs de datos y direccin se han dividido en grupos

de cuatro bits para que pueda hacer lectura de un digito hexadecimal.
El teclado esta diseado para nmeros hexadecimales y la pantalla LCD
muestra los nmeros hexadecimales y un recordatorio simple en ingles.
Encontrara esto valioso y comodo, nmeros binarios y hexadecimales, en la
etapa previa posible.
EL SIGUIENTE EJERCICIO NECESITARA:
UNIDAD DE BASE FACET
TABLERO D CKTOS MICROP. 32BITS
MULTIMETRO
OSCILOSCOPO DE DOBLES SEAL
Su tablero de circuitos, esta devidido en un numero de bloques de circuitos,
o pgrupo de componentes que desarrollan un afunsion especifica.
EL BLOQUE DE CPU
BUS DE CONTROL
MEMORIA (RAM, ROMA del usuario, ROM de monitor).
LEDs de direcciones y datos.
TABLERO DE CONTROL
PROBADORES LOGICOS
PUENTE PARALELO
PUENTE SERIAL
SECCION DE APLICACIONES (ADC, DAC, Y CONTROLADOR IR).
PANTALLA ALFANUMERICO LCD
PRUEBAS DE DESMONTAJE
FUENTE DE POTENCIA
INTERRUPTORES DE CONTROL.

EL corazn del sistema con

microprocesador es la CPU.
El corazn del sistema con
microprocesador es el CPU. El bloque
CPU en su tablero de circuitos tiene un
CI microprocesador 80386 DX es un
empaque de arreglo cuadrado de 132
terminales (pines).

La conexin de los terminales de este tipo de empaque no se hace sobre el

propio integrado, razn por la cual se inserta en una base para montarlo en
el PC.
Como los terminales nose puede acceder fcilmente, muchos de la seales
de la CPU se conectan en la parte superior en le tablero de circuito para que
pueda fcilmente probarlos con los instrumentos de prueba.
Hay tres conectores machos en el bloque CPU: JP1, JP2 y JP3.
JP3 tiene 20 pines o terminales mientras JP1 y JP2 cada uno tiene 34
terminales.
Puedes encontrar las 32 conecciones del BUS DE DIRECCIONES de la CPU
( de A0 hasta A31) en JP1.
JP2 tiene las conexiones del BUS DE DATOS de 32 BITS de la CPU (de D0
hasta D31).
A pesar de que JP1 y JP2 tiene 32 seales conectadas, hay 34 pines en cada
conector macho. Observe el bloque de circuitos CPU. Puede concluir que los
otros dos terminales en cada conector macho son CONECTORES A TIERRA.
Las conexiones de JP3 son seales de control de la CPU.
Algunas de estas seales son emitidas de la CPU hacia
dispositivos eternos, como memoria o E/S.l
Las otras seales son introducidas a la CPU de dispositivos
externos.
En JP3, como en los otros conectores machos sobre el
tablero de circuitos, puede ver que algunos de los nombres
de las seales estn seguidas por el smbolo #.
Esta notacin indica que es una seal activa baja. Por ejemplo, RDY# esta
activada cuando un LOGICO 0 aparece en esta lnea, e INACTIVIDA para un
lgico 1 .
Cuando hay un slash en el nombre de una seal, como en Write/Read#
(leer/escribir, W/R#) el smbolo # indica cual funsion es activa baja. La
funsion que NO tiene dicho smbolo es activa alta. Un lgico 1 en la lnea
W/R # indica una operacin de escritura y un lgico 0 indica operacin de
lectura.
Memoria/Entrada-Salida# (M/IO#) distingue entre operaciones con memoria
y con dispositivos de E/S.
EL 1 LIGICO indica operacin con memoria y el 0 logico indica operacin
con E/S.
Los dems componenete del bloque de circuitos CPU son
condesadores de desacople que rodean el integrado del
microprocesador.
Estos condensadores estn conectados entre Vcc y tierra. Y
sirve para filtrar, no dejar pasar, el ruido que aparece en las
lneas de alimentacin de potencia.

Junto al bloque de circuitos de CPU se encuentra el circuito BUS DE

CONTROL, el cual se encarga de auxiliar el manejo de comunicacin entre la
CPU y su sistema de circuitos de soporte.
Hay algunos seales que cambian entre la CPU y los dems
dispositivos. Una de las funciones del BUS DE CONTROL es
sincronizar estas seales con la de un reloj central.
El componente iluminado es un oscilador de cristal, quien
genera con estrema precisin una onda cuadrada de 8Mhz
que es usada como reloj del sistema.
Los bloques CPU Y BUS DE CONTROL dividen la frecuencia del reloj en
intervalos de envio y recepcin de informacin y en muestreo de seales de
control.
Tres de los bloques de circuitos (ROM
MONITOR, ROM DEL USUARIO Y RAM), son la
memoria del sistema. Los CIs de memoria
dispositivos de alamcenamientos que
contienen informacin en formas binarias.
La informacin puede consistir en
instrucciones para la CPU, datos de una
operacin aritmtica o lgica, informacin
del estado del sistema u otros valores.
SOLAMENTE LOS BLOQUES DE MEMORIA
ROM NO TIENEN CONECTORES MACHO.
Puede usar dos posiciones de derivacin en los conectores macho del
bloque ROM para configurar los CIs ROM para diferentes capacidades de
almacenamiento.
A menos que su instructor le indique lo contrario, todos los puertos deben
estar puestos entre los dos terminales superiores en cada conector macho.
El tablero de circuitos se entrega sin CIs o puertos en el bloque ROM DEL
USIARIO. Puede usar este bloque para luego instalar memoria co sus propios
programas y/o datos.
Los CIs en el bloque ROM DE MONITOR
contienen un programa llamado minitor que
le permite comunicarse directamente con la
CPU.
El monitor permite que ala CPU introduzca
a informacin por medio del teclado y
proporciona informacin para ser leida en la
pantalla LCD.
El monitor tambin establece reas de memoria para usarse por la COU, y
desarrolla otras funciones propias necesarias para la operacin del sistema.

Su tablero de circuitos MICROP. 32BTS, tiene la capacidad de

intercomunicacin entre dispositivos externos al tablero, por medio de los
bloques de circuitos PUERTOS SERIAL Y PUETO PARALELO.
La conexin externa del PUERTO PARALELO se hace con un conector tipo D
de 9 terminales (JP2).
Los conectores y las seales en circuitos de comunicacin digital
generalmente se disean de acuerdo a una o varios estndares industriales,
para asegurar la compatibilidad con otros dispositivos. El estndar aplicado
al bloque de circuitos es el RS-232.
El bloque PUERTO SERIAL tienes un conctor macho de 24 terminales que le
permiten monitorear las seales de E/S y progrmar la
configuracin de operacin con derivaciones.
El bloque PUERTO SERIAL genera su propia seal de
reloj que la deriva de un cristal de 1.843Mhz.
El bloque de cktos de BUS DE CONTROL tienes un
crital de 8Mhz.
El bloque de cktos PUERTO PARALELO puede transferir informacin de 8 BITS
al momento hacia o desde un dispositivo externo.
El conector macho de 3 terminales le permiten
seleccionar entre modo de operacin normal (NORM)
y un modo especial de prueba (TEST), dependiendo
de la posicin de la derivacin. Debe asegurarse de
tener la derivacin en la posicin NORM, a menos
que se le indique lo contrario.
El CI 82c55 usado en este bloque es una Inferface Periferica Programables
PPI con tres puertos bidireccionables de 8 bits: Puerto A, Puerto B y Puerto
C. La CPU puede progrmar cada puerto como entrada o salida.
Parte del Puerto A (Lineas PA4 hasta Pa7) esta conectada a un inetrrruptor
en empaque Dual IN-Line (DIP) de cuatro polos ubicados en el bloque de
circuitos PUERTOS PARALELOS.
Puede ajustar en este interruptor codigos de entrada en el modo TEST
(prueba) o para otros aplicaciones.
LOA 4 INTERRUPTORES TIENEN 16 POSIBLES COMBINACIONES DE
ACTIVADO/DESACTIVADO.
JP6 es un conector de 20 terminales que puede usar para monitorear las
seales de E/S o para conectar un dipositivo externo.
Las ocho lines del Puerto B (PB0 a PB7) estn diponibles en
JP6.
Parte del Puerto C (PC0 a PC2) tambin est disponible.
SE PUEDER USAR COMO PURTOS DE SALIDA O ENTRADA A
PUERTO B Y C.

La CPU puede programar los tres puertos ya sea como puerto e salida o
entrada.
Las seales ADC IN (entrada) y DAC AUT (salida) estn conectadas a los
bloques ADC y DAC, respectivamente. Estas seales aparecen en JP6, a
pesar de que no se usan en el bloque de cktos PUERTO PARALELO.
Los bloques de aplicaciones de su tablero de cktos, son
los bloques Convertidor Digital-Analogo DAC ,
Convertidor Analgico-Digital ADC y Contrlador de
Interrupciones IR. Estos permiten a la intercomunicarse
con dispositivos externos para medir o controlar
valores anlogos como voltaje, corriente, temperatura,
velocidad, etc.
El bloque de cktos DAC contiene un CI DAC que convierte un nmero binario
en (bit en un voltaje anlogo dentro de dos posibles rangos.