Diap 1.

(9 seg)
Presentacin
Diap 2. (16 seg)
Introduccin.
Un enfoque que ha tenido la industria de los ordenadores es mejorar y
aumentar las funciones de estos, sin embargo esto ha llevado al aumento de la
complejidad de las instrucciones, denominado como computacin de
instrucciones complejas CISC.
Diap 3. (17seg)
Actualmente la idea es mejorar la velocidad de los procesadores haciendo que
las instrucciones poco complejas sean realmente simples y as logrando un
cdigo ms aerodinmico. Se conocen como instrucciones de complejidad
reducida RISC.
Y POR LO UNA MAS RAPIDA EJECUCIN.
Diap 4. (20 seg)
Las tecnologas tanto CISC como RISC son atribuidas a IBM, aunque sus
antecesores son John vonNeumman, (inventor del primer programa de
ordenador almacenado, Y PROMOVIA LA VELOCIDAD INHERENTE A CONJUNTOS
DE INSTRUCCIONES REDUCIDAS)
MAURICI Wilkes (padre microprogramacin y conceptos de diseos RISC)
Diap 5 (8seg)
Seymour Cray (primeros superconductores, empleando principios RISC)
Diap 6 (16seg)
1975 IBM inicio el desarrollo de un controlador para un sistema de conmutacin
telefnica, fue abandonado pero sirvi como punto de partida para el desarrollo
de una CEP con tecnologa ELC (lgica de emisores acoplados Circuitos MSI y
es la ms rpida entre estos circuitos)
Diap 7 (20 seg)
No solo fue IBM, tambin intervino la academia:
En 1980, en la universidad de Berkeley (californaia) el Dr David Patterosn se
inicio en un proyecto llamado RISC I, que obtuvo sus primeros resultados en
ao y media, luego siguieron los proyectos RISC II, SOAR (smalttalk on a RISC)

y SPU (symbolic proccesing on a RIsc), El resultado directo, adems de la educacin

en la ingeniera y los fundamentos del diseo de microprocesadores, fue la creacin de
una mquina que fuese capaz de mayores velocidades de ejecucin a menores
velocidades de reloj y que requiriese menores esfuerzos de diseo.
Diap 8 (15seg)
Paralelamente, en la Universidad de Stanford, el Dr. John Hennesy inici tambin un
proyecto de implementacin RISC, denominado MIPS, seguido por el sistema MIPS-XMP,
enfocados hacia el proceso simblico, demostrando las capacidades de velocidad de la
arquitectura RISC.
DIap 9 (seg)
Ambos profesores rpidamente se vieron sumergidos en la industria del comercio, en el
Caso de Hennesy, fue uno de los fundadores de MIPS Computer System.
Patterson trabajaba como asesor durante el desarrollo del primer SPARC.
Diap10 (seg)
Tecnologas RISC.
Las caractersticas ms comunes en los procesadores RISC son:

Arquitectura no destructiva de tres direcciones: Los procesadores CISC al

ser de dos direcciones, en sus operaciones sobrescriban los registros,
luego para el caso de los RISC utilizando tres direcciones conservaban
los operandos de origen y destino, con esto reciclando los operandos y
as optimizando la concurrencia.

Diap 11 (seg)

Modelo de conjunto de instrucciones Load/store (cargar/ almacenar):

Solo las instrucciones load/store acceden a la memoria; las dems
operaciones tienen lugar en una gran conjunto de registros. Estos hace
que el tiempo de la CPU minimice y simplifique el direccionamiento.

Diap 12 (seg)

Ausencia del micro-cdigo: Todas las funciones y en control estn

cableados (hardwired) para lograr una mxima velocidad y eficiencia.

Diap 13 (seg)

Instrucciones simples, de formato fijo, con pocos modos de

direccionamiento: Reducen el esfuerzo para su decodificacin y
favorecen su ejecucin en pipelines. Las instrucciones de longitud fija,

con formatos fijas implican que los campos de opcodes y de los

operandos estn siempre codificados en las mismas posiciones, as el
acceso a los registros al mismo tiempo que se est descodificando el
cdigo de operacin.
Diap 14 (seg)

Ejecucin en conductos (pipelined). Las instrucciones simples, de

formato fijo y ciclo nico permiten que las diferentes etapas de los ciclos
de ejecucin (bsqueda o fetch, descodificacin, ejecucin, y escritura del
resultado o result write-back) para instrucciones mltiples, se puedan realizar
simultneamente, de un modo ms simple y eficaz.

Diap 15 (seg)
Ejecucin en ciclos nicos (single-cycle). Cada instruccin puede ser ejecutada en un
nico ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en
microcdigo, creadas para ser ejecutadas en un solo ciclo de procesador, son ms
rpidas que las instrucciones del lenguaje ensamblador. Ya que el cach est construido
partiendo de la misma tecnologa que el almacenamiento de control del microprograma,
una nica instruccin puede ser ejecutada a la misma velocidad que una
microinstruccin. La ejecucin en ciclos nicos tambin simplifica la gestin de las
interrupciones y los conductos (pipelines).
Bibliografa:
http://www.consulintel.es/html/Tutoriales/Articulos/risc.html