Professional Documents
Culture Documents
I. CONCEPTOS BASICOS
Unidad central de
procesamiento (CPU)
Unidad aritmetica/
lgica (ALU)
2
1
5
11
7
6
9
4
Memoria
8
Unidad de entrada. Esta unidad consta de todos los dispositivos que se usan para
tomar informacin y datos externos a la computadora y colocarlos en la unidad de memoria
(flecha 8) o la ALU (flecha 3). La unidad de control determine hacia dnde se enva la
informacin de entrada (flecha 10). La unidad de entrada se utiliza para meter el programa y
los datos en la unidad de memoria antes de poner en marcha la computadora. Esta unidad se
usa asimismo para introducir datos en la ALU desde un dispositivo externo durante la
ejecucin de un programa. Algunos de los dispositivos de entrada comunes son los teclados,
interruptores, impresoras, unidades de disco magntico, unidades de cinta magntica y
convertidores de analgico en digital (ADC).
Unidad de salida. Esta unidad consta de los dispositivos que se usan para transferir
datos e informacin de la computadora al "mundo exterior". Los dispositivos de salida son
dirigidos por la unidad de control (flecha 12) y pueden recibir datos de la memoria (flecha 9)
o de la ALU (flecha 5), los cuales despus se ponen en forma adecuada para uso externo.
Algunos ejemplos de dispositivos de salida comunes son dispositivos de exhibicin LED,
luces indicadoras, impresoras, unidades de disco o cinta, monitores de vdeo y convertidores
de digital a analgico (DAC).
de interfase que les permitan comunicarse con las porciones CONTROL, MEMORIA y ALU
del sistema de la computadora. Un ejemplo comn es la terminal de video (que se abrevia
VDT), la cual puede operar como dispositivo de entrada y de salida. La VDT transmite y
recibe datos en serie (un bit a la vez) mientras que la mayora de las computadoras manejan
datos en forma paralela. Por lo tanto, una VDT requiere circuitos de interfase a fin de enviar
datos o recibirlos de una computadora.
Unidad de control. La funcin de la unidad de control debe ser obvia ahora. Dirige la
operacin de todas las otras unidades ofreciendo seales de temporizacin y control. En cierto
sentido, la unidad de control es como el director de una orquesta, quien es responsable de
mantener a cada uno de los miembros de la orquesta en sincronizacin adecuada. Esta unidad
contiene circuitos 1gicos y de temporizacin que generan las seales adecuadas que se
necesitan para ejecutar cada instruccin en un programa.
Las secciones de entrada y salida contienen los circuitos de interfase que se necesitan
para permitir que los dispositivos E/S se comuniquen adecuadamente con el resto de la
computadora. En algunos casos estos circuitos son circuitos LSI diseados por el fabricante
del MPU para sincronizar su MPU con varios dispositivos E/S. En otros casos los circuitos de
interfase pueden ser tan simples como un registro.
Unidad de memoria
Reloges
RAM ROM
Microprocesador
Interfaz Interfaz
de entrada de salida
Dispositivos
Dispositivos
de entrada
de salida
El MPU contiene toda la circuitera 1gica necesaria para llevar a cabo las funciones
anteriores pero, en general, no existe manera de tener acceso a la 1gica interna. En lugar de
ello, se puede controlar lo que ocurre dentro del MPU mediante un programa formado por
varias instrucciones mismo que se coloca en la memoria para que el MPU lo ejecute. Esto es
lo que hace al MPU tan verstil y flexible - cuando se desea cambiar su operacin, slo es
necesario cambiar los programas almacenados en la RAM (software) o grabada en la ROM
(firmware) sin necesidad de cambiar la electrnica (hardware).
La 1gica interna del MPU es muy compleja pero puede considerarse corno formada
por tres secciones bsicas: la seccin de control y temporizacin, la seccin de registros y la
ALU (vase Fig. 1.3). Aunque existen interacciones bien definidas entre estas secciones, cada
una tiene funciones especificas.
Seccin de control y
temporizacin Control del bus
Microprocesador
La seccin de registros contiene varios registros (dentro del MPU) y cada uno tiene
una funcin especial. El ms importante de todos ellos es el contador del programa (PC), el
cual mantiene la direccin donde se encuentra la siguiente instruccin que se extraer de la
memoria. Se har uso de las siglas PC en la descripcin de la ejecucin de un programa. Los
dems registros del MPU se emplean para realizar funciones tales como guardar los cdigos
correspondientes a las instrucciones mientras stas son decodificadas, retener los datos que
constituyen los operandos con los que trabaja la ALU, almacenar las direcciones donde se
encuentran los datos en la memoria y varias funciones ms de conteo y almacenamiento con
propsitos generales.
Los canales implicados en todas las transferencias de datos tienen funciones que se
describen como sigue:
Canal de direcciones: Este es un canal unidireccional, debido a que la informacin
fluye en una sola direccin, de la CPU a la memoria o a elementos E/S. La CPU slo puede
colocar niveles 1gicos en las lneas del canal de direcciones, con lo cual se generan 216 =
65,536 posibles direcciones diferentes. Cada una de estas direcciones corresponde a una
localidad de la memoria o a un elemento E/S. Por ejemplo, la direccin 20A0 16 podra ser una
localidad en RAM o ROM donde se almacena una palabra de ocho bits o bien, podra ser un
registro buffer de ocho bits que es parte de la circuitera de interfase de un dispositivo de
entrada como el teclado.
Cuando la CPU desea comunicarse (leer o escribir) con cierta localidad de la memoria
o dispositivo E/S, coloca el cdigo de direccin de 16 bits adecuado en sus salidas de
direccin de 16 bits, A0-A15, y en el canal de direcciones. Estos bits de direcciones se
decodifican despus para seleccionar la localidad de memoria deseada o dispositivo E/S. En
general, el proceso de decodificacin requiere de una circuitera de decodificacin, la cual no
se muestra en el diagrama.
Canal de datos: Este es un canal bidireccional pues los datos pueden fluir hacia o
desde la CPU. Las ocho terminales de datos de la CPU, D 0-D7, pueden ser entradas o salidas,
segn que la CPU realice una operacin de lectura o escritura. Durante una operacin de
lectura actan como entradas y reciben datos que se han colocado en el canal de datos por la
memoria o elemento E/S seleccionados por el cdigo de direcciones en el canal de
direcciones. Durante una operacin de escritura las terminales de datos de la CPU actan
como salidas y colocan datos en el canal respectivo, que despus se envan a la memoria
seleccionada o elemento E/S. En todos los casos, las palabras de datos transmitidas tienen
ocho bits de longitud debido a que la CPU maneja palabras de datos de ocho bits,
convirtiendo a esta computadora en una C de ocho bits.
Canal de control: Este es el conjunto de seales que se usa para sincronizar las
actividades de los elementos separados de la C. Algunas de estas seales, como R/W, son
seales que la CPU enva a los otros elementos para indicarles que tipo de operacin se
espera en ese momento. Los elementos E/S pueden enviar seales de control a la CPU. Un
ejemplo de esto es la entrada de reiniciacin (RES) de la CPU la cual, cuando se lleva a
BAJA, ocasiona que la CPU se regrese a cierto estado inicial. Otro ejemplo es la entrada de
interrupcin de la CPU (INT), que es utilizada por dispositivos E/S para captar la atencin
de la CPU cuando realiza otras tareas.
necesita siempre que el dispositivo E/S utilice diferentes niveles, temporizacin o formato de
seales que la C.
Palabras de Computadora
La unidad ms pequea de informacin de una computadora es el bit. Sin embargo, un
slo bit conlleva muy poca informacin. Por esta razn, la unidad principal de informacin en
una computadora es un grupo de bits a los cuales se les da el nombre de palabra. El nmero
de bits que forman la palabra recibe el nombre de tamao de la palabra. El tamao de la
palabra es una manera comn de describir una computadora. Es frecuente que las
computadoras sean descritas en trminos de su tamao de palabra, tales como computadora
de 16 bits, computadora de 32 bits, etc. Por ejemplo, una computadora de 16 bits es aquella
en la que las instrucciones y datos se almacenan en la memoria en unidades de 16 bits, y son
procesados por la CPU tambin en unidades de 16 bits. El tamao de la palabra tambin
indica el tamao del canal de datos que lleva los datos entre la CPU y la memoria y entre la
Como ya se sabe, un grupo de ocho bits se denomina byte. Dado que las
microcomputadoras de ocho bits se han utilizado por mucho tiempo y debido a que los
cdigos ASCII ocupan slo un byte, el byte se sigue empleando como unidad para describir el
tamao de la palabra y la capacidad de memoria, aun en computadoras que tienen un tamao
de palabra grande. Una computadora de 16 bits tiene un tamao de palabra de dos bytes y as
sucesivamente. Una memoria que almacena 128K palabras de 16 bits, tiene una capacidad de
256K bytes.
01010110
01010110
Note que las dos palabras son idnticas. La computadora no conoce la diferencia entre
las dos. Es responsabilidad del programador saber que tipo de dato est almacenado en la
memoria y asegurarse de que el programa interprete y procese los datos de manera apropiada.
0101011001010111
v w
La misma palabra de 16 bits bien podra ser la representacin del nmero +22103 10.
De lo anterior, resulta claro que entre ms grande sea el tamao de la palabra mayor ser el
nmero de caracteres as como la magnitud de los nmeros que se pueden guardar en ella.
Las palabras que guardan instrucciones son ms complejas que las que slo contiene datos.
Palabras de instruccin. El formato que se utiliza con palabras de datos slo varia
ligeramente entre diferentes computadoras, especialmente en aquellas con el mismo tamao
de palabra. Sin embargo, no sucede lo mismo con el formato de las palabras de instruccin.
Estas palabras contienen la informacin que se necesita para que una computadora ejecute sus
diversas operaciones, y el formato y cdigo de stas pueden variar ampliamente de una
computadora a otra. Segn la computadora, la informacin contenida en una palabra de
instruccin puede ser diferente. Pero, para la mayora de las computadoras, las palabras de
instruccin llevan dos unidades bsicas de informacin: la operacin que se realizar y la
direccin del operando (datos) con el cual se operar
Palabra de instruccin
19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Con cuatro bits que se usan para el cdigo op hay 24 = 16 posibles cdigos op
diferentes, donde cada uno indica una instruccin distinta. Esto significa que una
computadora que utiliza este formato de palabra de instruccin se limita a 16 diferentes
instrucciones posibles que puede efectuar. Una computadora ms verstil tendra un nmero
mayor de instrucciones y por lo tanto requerira ms bits en su cdigo op. En cualquier caso,
cada instruccin que una computadora puede ejecutar tiene un cdigo op especifico que la
computadora (unidad de control) debe interpretar (decodificar).
Direccin de
Direccin del Direccin del
Cdigo op operando 1 operando 2
dnde se almacena
el resultado
II MEMORIAS
2.1 Tipos
Una ventaja importante de los sistemas digitales sobre los analgicos es la capacidad
de almacenar fcilmente grandes cantidades de informacin digital por periodos cortos o
largos. Esta capacidad de memoria es la que hace que los sistemas digitales sean tan verstiles
y adaptables a muchas situaciones. Por ejemplo, en una computadora digital la memoria
principal interna almacena instrucciones que indican a la computadora qu hacer en todas las
circunstancias posibles, de manera que la computadora haga su trabajo con una mnima
cantidad de intervencin humana.
Los datos digitales tambin pueden almacenarse como cargas en capacitores, y un tipo
muy importante de memoria de semiconductor hace uso de este principio para obtener
almacenamiento de alta densidad a niveles bajos de energa.
Computadora
Memoria
Unidad Unidad
interna
aritmtica de control
(semiconductor)
Almacenamiento
externo masivo
( cinta, disco, MBM)
Todo sistema de memoria requiere varios tipos diferentes de lneas de entrada y salida
para desempear las funciones siguientes:
1. Seleccionar la direccin de la memoria a la que se quiera tener acceso para una operacin
de lectura o escritura.
2. Seleccionar una operacin de lectura o bien de escritura para ser efectuada.
3. Proporcionar los datos de entrada para ser almacenados en la memoria durante una
operacin de escritura.
4. Retener los datos de salida que vienen de la memoria durante una operacin de lectura.
La figura 2.2 ilustra estas funciones bsicas en un diagrama simplificado de una memoria
de 32 x 4 que almacena 32 palabras de cuatro bits. Como el tamao de palabra es cuatro bits,
hay cuatro lneas de entrada, de datos E0-E3 y cuatro lneas de salida de datos S0-S3. Durante
una operacin de escritura los datos que se almacenarn en la memoria tienen que ser
aplicados a las lneas de entrada de datos. Durante una operacin de lectura la palabra que es
leda de la memoria figura en las lneas de salida de los datos.
Entradas de datos
MSB E E E E
A 4 3 2 1 0
Comando de
A 3 lectura/escritura
R/W
Memoria de
Entradas A 2 32 X 4 HABILITACION
de direcciones de memoria
A 1 M.E.
A 0 S 3 S 2
S 1 S 0
Salidas de datos
Entradas para direcciones. Dado que esta memoria almacena 32 palabras, tiene 32
diferentes localidades de almacenamiento y, por consiguiente, 32 diferentes direcciones
binarias que van desde 00000 hasta 11111 (desde 0 hasta 31 en decimal). En consecuencia,
existen cinco entradas para direcciones, desde A0 hasta A4. Para tener acceso a una de las
localidades de memoria, ya sea para leer su contenido o escribir en ella, es necesario enviar a
travs de las entradas de direcciones la direccin de cinco bits que corresponde a la localidad
de inters. En general, se requieren de N direcciones de entrada para una memoria que tiene
una capacidad de 2N palabras. La memoria de la figura 2.2 puede pensarse como un arreglo de
32 registros, donde cada uno de ellos retiene una palabra de cuatro bits.
2.2 Conexiones
La memoria interna de una computadora esta formada por CI RAM y ROM que son
conectados a la CPU mediante tres grupos de lneas de seal o canales. En la figura 2.3 stos
se indican como las lneas de direccin o canal de direcciones, lneas de datos o canal de
datos, y lneas de control o canal de control. Cada uno de estos canales esta formado por
varias lneas (note que estn representados por una sola lnea con una diagonal) y el numero
de estas cambia de una computadora a otra. Los tres canales juegan una parte necesaria al
permitir que el CPU escriba o lea datos en la memoria.
Lneas de direcciones
CPU CI de CI de
memoria memoria
Lneas
de datos
Lneas
de control
Figura 2.3. Tres grupos de lneas (canales) conectan los CI de memoria interna con el
CPU.
Operacin de escritura
Cada vez que el CPU desea leer un dato que se encuentra en determinada localidad de
memoria, emprende los siguientes pasos:
Operacin de lectura
Los pasos anteriores deben aclarar la funcin de cada uno de los canales del sistema:
Canal de direcciones. Este es un canal unidireccional que lleva las direcciones desde el CPU
hacia los CI de memoria.
Canal de datos. Este canal es bidireccional y lleva los datos entre el CPU y los CI de
memoria.
Canal de control. Este canal lleva las seales de control (como la seal R/W) desde el CPU
hacia los CI de memoria.
Las memorias de solo lectura son un tipo de memoria de semiconductor que estn
diseadas para retener datos que son permanentes o que no cambian con mucha frecuencia.
Durante la operacin normal, no pueden escribirse nuevos datos en una ROM pero si puede
leerse informacin de ella. Para algunas ROM los datos que estn almacenados tienen que
grabarse durante el proceso de fabricacin; para otras ROM esto se puede hacer en forma
Las ROM se usan para almacenar datos e informacin que no cambiara durante la
operacin de un sistema. Un uso importante de las ROM se encuentra en el almacenamiento
de programas en microcomputadoras. Ya que todas las ROM son no voltiles, estos programas
no se pierden cuando la microcomputadora es desconectada. Cuando enciende la mquina,
puede empezar de inmediato a ejecutar el programa almacenado en ROM. Las ROM tambin
se utilizan para guardar programas y datos en equipos controlados por microprocesador tales
como las cajas registradoras electrnicas, instrumentos y sistemas de seguridad.
D
A 3
7
D 6
16 x 8 Salidas
ROM D
Entradad de
A 2
5 de datos
D 4
direcciones
A D 3
1
D 2
A D 1
0
D 0
= tres estados
CS. (Seleccion de CI)
Entrada de control
Figura 2.4. Diagrama de bloques de ROM.
Las salidas de datos de muchos circuitos integrados de ROM son salidas de tres
estados para permitir la conexin de muchos circuitos ROM al mismo canal de datos para
lograr la expansin de la memoria. Los nmeros ms comunes de salidas de datos para ROM
son cuatro y ocho bits, con palabras de ocho bits que son las ms comunes.
La entrada CS que se muestra en la figura 2.4 se encuentra activa en BAJO. Por lo tanto
debe estar en el estado BAJO para habilitar la ROM y que los datos aparezcan en las salidas
de datos. Note que no existe la entrada R/W (lectura/escritura) debido a que la ROM no
puede grabarse en condiciones normales de operacin.
La operacin de lectura. Suponga que la ROM ha sido programada con los datos que
se muestran en la tabla 2.1. Diecisis diferentes palabras de datos se almacenan en las 16
localidades de direccin distintas. Por ejemplo, la palabra de datos almacenada en la
localidad 0011es 10101111. Por supuesto, los datos se almacenan en binario dentro de la
ROM, pero con mucha frecuencia se usa la notacin hexadecimal para mostrar
adecuadamente los datos programados. Esto se hace en la tabla 2.2.
A fin de leer una palabra de datos de la ROM, se necesita hacer dos cosas: aplicar las
entradas de direccin adecuadas y luego activar las entradas de control. Por ejemplo, si se
desea leer el dato almacenado en la localidad 0111 de la ROM de la figura 2.4, se tiene
primero que aplicar 0111 en las entradas de direccin A3A2A1A0 de la ROM y despus un
nivel BAJO en CS. Las entradas de direccin sern decodificadas dentro de la ROM para
seleccionar la palabra de datos correcta, 11101101, la que entonces aparecer en las salidas,
D7 hasta D0. Si CS se mantiene en ALTO, las salidas de la ROM son deshabilitadas y
permanecern en el estado Alta-Z.
Palabra A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0
0 0 0 0 0 1 1 0 1 1 1 1 0
1 0 0 0 1 0 0 1 1 1 0 1 0
2 0 0 1 0 1 0 0 0 0 1 0 1
3 0 0 1 1 1 0 1 0 1 1 1 1
4 0 1 0 0 0 0 0 1 1 0 0 1
5 0 1 0 1 0 1 1 1 1 0 1 1
6 0 1 1 0 0 0 0 0 0 0 0 0
7 0 1 1 1 1 1 1 0 1 1 0 1
8 1 0 0 0 0 0 1 1 1 1 0 0
9 1 0 0 1 1 1 1 1 1 1 1 1
10 1 0 1 0 1 0 1 1 1 0 0 0
11 1 0 1 1 1 1 0 0 0 1 1 1
12 1 1 0 0 0 0 1 0 0 1 1 1
13 1 1 0 1 0 1 1 0 1 0 1 0
14 1 1 1 0 1 1 0 1 0 0 1 0
15 1 1 1 1 0 1 0 1 1 0 1 1
Palabra A3 A2 A1 A0 D7-D0
0 0 DE
1 1 3A
2 2 85
3 3 AF
4 4 19
5 5 7B
6 6 00
7 7 ED
8 8 3C
9 9 FF
10 A B8
11 B C7
12 C 27
ELABORADO POR: ING. SILVIA PATRICIA GUTIERREZ FONSECA 25
13 D 6A
14 E D2
15 F 5B
APUNTES DE SISTEMAS DIGITALES II
Arquitectura de la ROM
ficador
A 0 1 de 4
Registro 0 Registro 4 Registro 8 registro12
1 E E E E E E E E
A MSB 2 Rengln 1
1
3
Registro 1 Registro 5 Registro 9 registro13
E E E E E E EE
Rengln 2
Rengln 3
Decodi- 0 Columna 0
A 2
ficador 1 Columna 1 [8]
1 de 4 2 Columna 2
3 Columna 3
A 3 MSB
Arreglo de registros. El arreglo de registros almacena los datos que han sido
programados en la ROM. Cada registro contiene un nmero de celdas de memoria que es
igual al tamao de la palabra. En este caso, cada registro almacena una palabra de ocho
bits. Los registros se disponen en un arreglo de matriz cuadrada que es comn a muchos
circuitos de memoria de semiconductor. Podemos especificar la posicin de cada registro
como ubicada en un rengln y una columna especficos. Por ejemplo, el registro 0 se
encuentra en el rengln 0 / columna 0 y el registro 9 est en el rengln 1 / columna 2.
Las ocho salidas de datos de cada registro se conectan a un canal de datos interno
que corre a travs de todo el circuito. Cada registro tiene dos entradas de habilitacin (E);
ambas tienen que ser ALTAS a fin de que los datos del registro sean colocados en el canal.
Decodificadores de direcciones. El cdigo de direccin aplicado A3A2A1A0
determine qu registro del arreglo ser habilitado para colocar su palabra de datos de 8 bits
en el canal. Los bits de direccin A1A0 se alimentan a un decodificador 1 de 4 que activa una
lnea de seleccin de rengln, y los bits de direccin A3A2 se alimentan a un segundo
decodificador 1 de 4 que activa una lnea de seleccin de columna. Solamente un registro
estar en el rengln y la columna seleccionados por las entradas de direccin, y estar
habilitado.
Buffers de salida. El registro habilitado por las entradas de direccin coloca el dato
que contiene sobre el canal de datos. Estos datos entran en los buffers de salida, los cuales se
encargan de transmitirlos hacia las salidas externas siempre y cuando CS est en BAJO. Si
CS esta en ALTO los buffers de salida se encuentran en el estado de alta impedancia, con lo
que de D7 hasta D0 se encuentran flotando.
Temporizacion de la ROM
1 1
Direccin Nueva
Entrada de anterior direccin vlida
direcciones
0 0
t ACC
CS
0
t OE
Alta- Z
1
Salidas Salidas de datos
de datos vlidas
0
ELABORADO POR: ING. SILVIA PATRICIA GUTIERREZ FONSECA 28
Tiempo
t0 t1 t2 t3
APUNTES DE SISTEMAS DIGITALES II
Antes de t1 las entradas de direccin cambian a una nueva direccin para realizar una
nueva operacin de lectura. En t 1, la nueva direccin es vlida; es decir, cada entrada de
direccin est en un nivel 1gico vlido. En este punto la circuitera interna de la ROM
empieza a decodificar las nuevas entradas de direccin para seleccionar el registro que
enviar sus datos a los buffers de salida. En t 2 la entrada CS es activada para habilitar los
buffers de salida. Finalmente, en t3, las salidas cambian del estado Alta-Z a los datos vlidos
que representan los almacenados en la direccin especificada.
El retardo entre t1, y t3, cuando la nueva direccin y las salidas de datos se vuelven
vlidas, es el tiempo de acceso tACC. En general, las ROM bipolares tienen tiempos de acceso
que van desde 30 hasta 90 ns; para los dispositivos NMOS este tiempo varia desde 35 hasta
500 ns.
nuevos valores, pero las salidas de la ROM no han sido habilitadas an. Cuando CS pasa a
BAJA para habilitar las salidas, el retardo ser tOE.
Tipos de ROM
ROM programada por mascarilla. Este tipo de ROM tiene sus localidades de
almacenamiento escritas (programadas) por el fabricante segn las especificaciones del
cliente. Se utiliza un negativo fotogrfico llamado mascarilla para controlar las conexiones
elctricas en el circuito. Se requiere una mascarilla especial por cada conjunto diferente de
informacin para ser almacenada en la ROM. Ya que las mascarillas son costosas, este tipo de
ROM es econmico slo si se necesita una cantidad considerable de la misma ROM. Algunas
ROM de este tipo se encuentran disponibles como dispositivos preprogramados tomados de
una tabla o manual con informacin que comnmente se utiliza, como frmulas matemticas
y cdigos generadores de caracteres para exhibiciones en tubo de rayos catdicos (CRT). Una
desventaja importante de este tipo de ROM es que no puede reprogramarse en el caso de un
cambio de diseo que requiera una modificacin del programa almacenado. La ROM tendra
que ser remplazada por una nueva con el programa deseado escrito en ella. Se han creado
varios tipos de ROM programables por el usuario para superar esta desventaja. Sin embargo,
las ROM programadas por mascarilla todava representan el enfoque ms econmico cuando
se necesita una cantidad considerable de ROM programadas idnticas.
Es comn referirse a las ROM programadas por mascarilla slo como ROM, pero esto
puede ser confuso ya que el trmino ROM representa en realidad una categora muy amplia
de dispositivos en los que durante su operacin normal, slo se puede leer. Por tanto, se har
uso del mnemnico MROM cada vez que se haga referencia a una ROM programada por
mascarilla.
RENGLON 0
Linea de
+ Vcc
habilitacin
Q 0
Q 1
Q 2
Q 3
RENGLON 1
0
+ Vcc
Decodificador
A 1
1
de 1 a 4
Q 4
Q 5
Q 6
Q 7
A 2 2
RENGLON 2
EN 3 + Vcc
Q 8
Q 9
Q 10
Q 11
RENGLON 3
+ Vcc
Q 12
Q 13
Q 14
Q 15
D 3 D 2 D 1 D 0
ELABORADO POR: ING. SILVIA PATRICIA GUTIERREZ FONSECA 31
Salidas de datos
APUNTES DE SISTEMAS DIGITALES II
Figura 2.7 Estructura de una MROM bipolar que ilustra el uso de un transistor bipolar
para cada celda de memoria. Una conexin de base abierta almacena un 0; una conexin de
base cerrada almacena un 1.
Note que las celdas que se encuentran en las mismas posiciones dentro de cada
rengln (registro) tienen sus emisores conectados a una salida comn. Por ejemplo, los
emisores de Q0, Q4, Q8, y Q12 estn conectados entre s en la salida D 3. Como se ver ms
adelante, esto no constituye ningn problema ya que slo se activa un rengln de celdas a la
vez.
estado ALTO en el RENGLON 0 enciende los transistores Q 0 y Q2, pero no a Q1 y Q3. Con
Q0 y Q2 en el estado de conduccin, las salidas de dalos D3 y D1 se encuentran en ALTO; las
salidas D2 y D0 permanecen en BAJO. De manera similar, la aplicacin de otras direcciones
produce los datos de salida correspondientes al registro en cuestin. Usted debe verificar la
forma en que las diferentes celdas se correlacionan con las conexiones de base. Las MROM
se encuentran disponibles en varias capacidades, todas ellas pequeas. Una de las ms
populares es la 74187, la cual se encuentra organizada como una memoria de 256 x 4 y tiene
un tiempo de acceso de 40 ns. Sus salidas son del tipo de colector abierto por lo que
requieren de resistores externos. Otra ROM bipolar es la 7488A, la cual tiene una capacidad
de 32 x 8 y un tiempo de acceso de 45 ns.
A 13 ROM
A 12 32k x 8
A 11
A 10
A 9
A D 7
8
A 7 TMSA4756/ D 6
A 6
TMS47C256 D 5
A 5
A D 4
4
A D 3
3
A 2
D 2
A 1 D
A 1
0
D 0
E
[PWR DWN]
S
Figura 2.8. Smbolo lgico para la MROM TMS47256 fabricada con tecnologa MOS
Las MROM MOS tienen una estructura similar a la que se encuentra en la figura 2.7,
con excepcin de que las celdas son MOSFET ms que transistores bipolares. La TMS47256
es una versin NMOS que tiene una capacidad de 32K x 8. Su smbolo aparece en la figura
2.8. Note que esta memoria tiene salidas de tres estados que permiten su fcil conexin al
canal de datos de una computadora. Adems de las 14 entradas de direcciones, esta memoria
tiene dos entrada de habilitacin, E y S. Ambas entradas tienen que estar en el estado BAJO
para habilitar las salidas de la MROM. La entrada E tambin tiene una funcin de reduccin
de potencia. Cuando E se mantiene en el estado ALTO, la circuitera interna del Cl se coloca
en un estado de espera donde consume muy poca potencia, alrededor de la cuarta parte del
valor normal. El TMS47256 tiene un tiempo de acceso de 200 ns y una disipacin de potencia
en el estado de espera igual con 82.5 mW. La versin CMOS, el TMS47C256, tiene un tiempo
de acceso de 150 ns y una disipacin de potencia en el estado de espera de slo 2.8 mW.
ROM programables (PROM). Una ROM programable por mascarilla es muy costosa
y no se utilizar excepto en aplicaciones de grandes volmenes, donde el costo sera
repartido sobre muchas unidades. Para ]as aplicaciones de bajo volumen, los fabricantes han
creado PROM con conexin fusible, que no se programa durante el proceso de
manufacturacin sino que son programadas por el usurio. Sin embargo, una vez programada
una PROM se parece a una MROM en que no puede borrarse y reprogramarse. Por lo tanto,
si el programa en la PROM es errneo o tiene que ser cambiado, la PROM tiene que ser
desechada. Es por esta razn que a menudo se hace referencia a estos dispositivos como
ROM "programable una sola vez".
Renglon 0
+V CC
+V CC
Conexin
fusible Q
Q 0 1
Figura 2.9. Las PROM utilizan conexiones fusibles que pueden ser quemadas de
manera selectiva por el usuario para programar un 0 lgico en la celda.
ROM programable y borrable (EPROM). Una EPROM puede ser programada por el
usuario y tambin puede borrarse y reprogramarse tantas veces como se desee. Una vez
programada, la EPROM es una memoria no voltil que contendr sus datos almacenados
indefinidamente. El proceso para programar una EPROM implica la aplicacin de niveles
de voltaje especiales (comnmente en el orden de 10 a 25 V) a las entradas adecuadas del
circuito en una cantidad de tiempo especificada (por lo general 50 ms por localidad de
direccin). El proceso de programacin usualmente es efectuado por un circuito especial de
programacin que est separado del circuito en el cual la EPROM trabajar por 1timo. El
proceso de programacin completo puede llevar varios minutos para una EPROM.
En una EPROM las celdas de almacenamiento son transistores MOSFET que tienen
una compuerta de silicio sin ninguna conexin elctrica (es decir, una compuerta flotante).
En su estado normal, cada transistor esta apagado y cada celda guarda un 1 1gico. El
transistor puede encenderse mediante la aplicacin de un pulso de programacin de alto
voltaje, el cual inyecta electrones de alta energa en la regin formada por la compuerta
flotante. Estos electrones permanecen en esta regin una vez que ha finalizado el pulso ya
que no existe ninguna trayectoria de descarga. Esto mantiene al transistor encendido de
manera permanente, aun cuando se retire la potencia de alimentacin del dispositivo; con
esto la celda guarda ahora un 0 1gico. Durante el proceso de programacin se emplean las
direcciones y terminales de la EPROM para seleccionar las celdas de memoria que sern
programadas con ceros as como las que se dejarn como unos.
Una vez que se ha programado una celda de la EPROM, se puede borrar su contenido
exponiendo la EPROM a la luz ultravioleta (UV), la cual se aplica a travs de la ventana que
se encuentra sobre el encapsulado del circuito. La luz UV produce una fotocorriente que va
desde la compuerta flotante hacia el sustrato de silicio; con esto se apaga el transistor y se
lleva de nuevo a la celda hacia el estado 1 1gico. El proceso de borrado requiere entre 15 y
30 minutos de exposicin a los rayos UV. Desafortunadamente no existe ninguna forma de
borrar slo algunas celdas; la luz UV borra todas las celdas al mismo tiempo, por lo que una
EPROM borrada almacena slo unos 1gicos. Una vez borrada, la EPROM puede volverse a
programar.
+Vcc
A 11 D 7
EPROM
A 10 4K x 8 D 6
Entradas de
direcciones D 5
A 1 D 4 Salidas
A 0
2732 D de datos
3
D 2
Entradas OE/ V PP
D 1
de control
CE D 0
(a)
La 2732 tiene varios modos de programacin que estn controlados por los voltajes
aplicados en las terminales CE y OE/VPP , mismos que se presentan en la figura 2.10. El
modo de lectura y el de deshabilitacin de salidas son los modos normales de operacin para
una EPROM cuando sta forma parte del sistema de memoria interna de una computadora y
el CPU lee su contenido con bastante frecuencia. Para estos modos, la entrada CE permanece
en su estado activo en BAJO, mientras que el nivel aplicado en OE es el que determina si las
terminales de salida del dispositivo contienen datos o son deshabilitadas.
El modo de programa se emplea para grabar nuevos datos en las celdas de la EPROM.
El proceso de programacin puede grabar una palabra de ocho bits en una localidad de
memoria a la vez. Por un momento suponga que la EPROM ha sido borrada con luz UV, con
lo que se tiene una EPROM "limpia" (todas las celdas contienen unos 1gicos). Los pasos
requeridos para programar (grabar datos) cualquier localidad de la memoria, son los
siguientes:
6. El paso final del proceso de programacin es verificar que la palabra de datos haya
sido escrita de manera correcta en la localidad de memoria. El modo de verificacin es
en realidad, el mismo modo de lectura. La entrada OE se mantiene en BAJO y se
aplica un pulso hacia el nivel BAJO en CE. Lo anterior causa que la circuitera interna
de la EPROM lleve el dato desde la localidad de memoria seleccionada hacia los
buffers de salida para los datos, lugar donde puede leerse el dato.
programaci6n y el borrado de una EPROM puede hacerse por lo general en el circuito (es
decir, sin una fuente de luz UV y unidad programadora de PROM).
Una ventaja importante ofrecida por las EEPROM sobre las EPROM es la capacidad
de borrar y reprogramar elctricamente palabras individuales en el arreglo de la memoria.
Otra ventaja es que una EEPROM completa puede borrarse en cerca de 10 ms (en circuito)
versus cerca de 30 minutos de una EPROM en luz UV externa. Una EEPROM tambin puede
ser programada con mayor rapidez; requiere slo un pulso de programacin de 10 ms por cada
palabra de datos, en comparaci6n con 50 ms de una EPROM.
La Intel 2816 fue la EEPROM original; fue introducida en el mercado por Intel
Corporation en 1981 con una capacidad de 2K x 8, tiempo de acceso de 250 ns y las
caractersticas ya descritas con anterioridad. Desde entonces, los avances en el diseo de
EEPROM han dado como resultado muchas mejoras. La 2864 es una EEPROM de 8K x 8 que
contiene sobre el sustrato de silicio circuitera que es capaz de generar los altos voltajes
necesario para ]as operaciones de borrado y programacin; de este modo, el CI requiere slo
de una terminal de alimentacin +VCC. Esta caracterstica hace que la 2864 sea tan fcil de
utilizar cmo los dispositivos RWM estticos. Claro est, a diferencia de la RWM esttica, la
EEPROM es no voltil y mantendr todos los datos escritos en ella aun despus de apagado el
voltaje de alirnentacin. Por otro lado, la RWM esttica tiene una circuitera interna menos
compleja y tiempos de acceso mucho menores.
A 12 I/0 7
Entradas de A 11 I/0 6
direcciones I/0 5
A 1 EEPROM I/0
A 8K x 8
4 Datos
0 I/0 3
2864 I/0
Entradas OE 2
I/0 1
de control CE I/0 0
WE
(a)
Figura 2.11. Smbolo para la EEPROM 2864.
La figura 2.11 muestra el smbolo para la EEPROM 2864 junto con sus modos de
operacin ms importantes. Note que las terminales de entrada de datos del dispositivo estn
marcadas como terminales de E/S, ya que pueden funcionar como entradas o salidas de datos
de acuerdo con el modo de operacin. Tres entradas de control determinan el modo de
operacin. CE se emplea para habilitar o deshabilitar el circuito; cuando esta deshabilitado,
el circuito se encuentra en el modo de espera de bajo consumo de potencia. OE se emplea
para habilitar y deshabilitar los buffers de salida de datos. Durante una operacin de lectura,
OE = 0 con lo que se habilitan los buffers de salida; durante la operacin de escritura, 0E =
1 y esto habilita los buffers de salida para que los datos de entrada puedan aplicarse en las
terminales E/S. WE selecciona el modo, ya sea ste de escritura o de lectura. En el modo de
escritura, se aplica un pulso hacia el nivel BAJO en WE mientras los datos que se desean
escribir se colocan en las terminales de E/S. La circuitera interna borra de manera
automtica las celdas correspondientes en la localidad de memoria antes de escribir los
nuevos datos.
Tablas de datos. Las ROM se usan para almacenar tablas de datos que no varan.
Algunos ejemplos de stas son las tablas trigonomtricas (es decir, seno, coseno, etc.) y tablas
de conversin de cdigos.
Una ROM generadora de caracteres almacena los cdigos del modelo de puntos por
cada carcter ubicado en una direccin correspondiente al cdigo ASCII de ese carcter. Por
ejemplo, el modo de puntos de la letra "A" se almacenara en la direccin 1000001, que es el
cdigo ASCII de la A mayscula. Las ROM generadoras de caracteres se usan intensamente
en cualquier aplicacin que exhiba o impriman caracteres alfanumricos.
Q 7
A7 D 7
Q A6 D 6
Contador 6 DAC
de 8 bits Q A5 D 5 de 8
5
Q 4
A4 D 4 bits V A
ROM
Q 3
A3 256 x 8
D 3
Q 2
A2 D 2
CLK
Q A1 D 1
1
Q 0
A0 D 0
La ROM guarda 256 distintos valores de ocho bits que corresponden cada uno a un
valor diferente de la forma de onda (es decir, a un punto con diferente voltaje sobre la onda
senoidal). El contador de ocho bits recibe de manera continua la seal de reloj y con esto
proporciona en forma secuencial las direcciones de entrada a la ROM. Conforme el contador
recorre sus 256 estados, mismos que generan 256 direcciones, la ROM da salida a 256 puntos
hacia el DAC. La salida del DAC ser una forma de onda escalonada con 256 valores de
voltaje analgico diferentes, los cuales corresponden a los datos. El filtro pasa bajas reduce la
amplitud de los pasos en la salida del DAC para producir una forma de onda casi lisa.
RAM de semiconductor
Recordemos que el trmino RAM significa memoria con acceso aleatorio, lo cual
quiere decir que se puede tener acceso fcilmente a cualquier localidad de direccin de
memoria. Muchos tipos de memoria se pueden clasificar como de acceso aleatorio, pero
cuando el trmino RAM se utiliza con memorias de semiconductor, generalmente se considera
que significa memoria de lectura y escritura (RWM) en contraste con la ROM. Ya que es una
prctica comn usar el trmino RAM para referirnos al RWM de semiconductor, lo
utilizaremos de aqu en adelante.
Una gran desventaja de las RAM es que son voltiles o pierden toda la informacin
contenida en ellas si se interrumpe el suministro de potencia. Sin embargo, algunas RAM
CMOS emplean una cantidad tan pequea de potencia en el modo de espera (ninguna tarea de
escritura o lectura), que se pueden alimentar con bateras cada vez que se interrumpe la fuente
de alimentacin principal. Por supuesto, la ventaja principal de la RAM es que se puede
escribir en ella y tambin se puede leer de ella muy rpidamente con la misma facilidad.
Arquitectura de la RAM
Como sucede con la ROM, es til pensar que la RAM consta de varios registros, cada
uno de los cuales almacena una sola palabra de datos y con una direccin nica. Las RAM
comnmente vienen con capacidades de palabras de 1K, 4K, 8K, 16K, 64K, 128K, 256K; y
tamaos de palabra de uno, cuatro u ocho bits. Como se observar ms adelante, la
capacidad de palabras y el tamao de stas pueden extenderse combinando circuitos
integrados de memoria.
A5A4A3A2A1A0 = 011010
2
A 1
A 62 Seleccion de
0 Registro 62 circuito (CS)
63
Registro 63 CS = 1 habilita
todo el circuito
para LECTURA
Seleccionar o ESCRITURA
un
registro Buffers de salida E
Data outputs
APUNTES DE SISTEMAS DIGITALES II
Operacin de escritura. Para escribir una nueva palabra de cuatro bits en el registro
seleccionado se requiere que R/W = 0 y CS = 1. Esta combinacin habilita los buffers de
entrada de manera que la palabra de cuatro bits aplicada a las entradas de datos se cargar en
el registro seleccionado. R/W = 0 tambin deshabilita los buffers de salida que son de tres
estados, de manera que las salidas de datos se encuentren en estado Alta-Z durante una
operacin de escritura. La operacin de escritura, desde luego, destruye la palabra que estaba
almacenada antes en la direccin.
almacenan datos como cargas en capacitares. Con la RAM dinmica los datos almacenados
desaparecern gradualmente debido a la descarga del capacitor, de manera que se necesitan
refrescar en forma peridica los datos (o sea, recargar los capacitores).
A 12 E/S 7
A 11
. . E/S 6
. .
. .
A1 SRAM E/S 5
A0 8K x 8
E/S
6264 4
WE E/S 3
CS 1 & E/S 2
CS 2
OE E/S 1
E/S 0
ELABORADO POR: ING. SILVIA PATRICIA GUTIERREZ FONSECA 49
APUNTES DE SISTEMAS DIGITALES II
La necesidad de refrescar las celdas es una desventaja de las RAM dinmicas cuando
stas se comparan con las RAM estticas, debido a que las primeras aaden ms
requerimientos al diseo del sistema de memoria. Hasta hace poco los diseadores de
sistemas tenan que incluir circuitera adicional para implantar la operacin de refresco de la
memoria durante los intervalos de tiempo en que no se tiene acceso a sta para una operacin
de lectura o de escritura. Ahora existen dos alternativas disponibles para ayudar a neutralizar
esta desventaja. Para memorias relativamente pequeas (< 64K palabras) la RAM integrada
(IRAM) proporciona una solucin. Una IRAM es un CI que incluye la circuitera de refresco
sobre el mismo microcircuito, junto con la matriz de celdas de memoria. El resultado es un
CI que funciona, desde el punto de vista externo, como un CI de RAM esttica - usted
proporciona las direcciones y entonces recoge los datos - pero que en su interior emplea una
estructura de RAM dinmica de alta densidad. El diseador no tiene que preocuparse por la
operacin de refresco de la memoria ya que sta se realiza de manera automtica en el
interior del CI.
se encuentra entre un sexto y la mitad de los correspondientes a las RAM estticas, y lo que a
su vez permite el uso de fuentes de alimentacin ms pequeas y de menor costo.
A 0 -A Direcciones DRAM
controlador
Del canal
13 A 13 de DRAM multiplexadas .. A 6 /A 13 16k x1
[14] 3242
..
de direcciones
A 0 A 0 /A
de la CP 13
ENT SAL DATO
DATO
HABILITACION DEL REFRESCO 4116
HABILITACION DE RENGLON
Contador
ELABORADO POR: ING. SILVIA CONTEO de 7 bits
PATRICIA GUTIERREZ FONSECA 53
RAS
CAS
R/W
APUNTES DE SISTEMAS DIGITALES II
El 3242 ofrece como salida una direccin multiplexada de siete bits que est
conectada a las entradas para direcciones de la DRAM. Existen tres posibles fuentes para esta
direccin. El contador de regeneracin de siete bits se incrementa de acuerdo con una seal
externa de reloj que esta conectada en su entrada COUNT. Este contador proporciona las
direcciones de los renglones de la DRAM durante la operacin de regeneracin. El 3242
tambin toma la direccin de 14 bits que enva la CPU y la multiplexa hacia las direcciones
de rengln y columna que se emplean cuando la CPU efecta una operacin de lectura o una
de escritura sobre la DRAM. Los niveles 1gicos aplicados a la entrada HABILITACION
DEL REFRESCO y HABILITACION DE RENGLON, determinan qu direcciones de siete
bits aparecern en las salidas del controlador.
Expansin del tamao de palabra. Suponga que se necesita una memoria que pueda
almacenar 16 palabras de ocho bits y todo lo que se tiene son circuitos RAM que se disponen
como memorias de 16 x 4 con lneas E/S comunes. Podemos combinar dos de estos circuitos
integrados de 16 x 4 para producir la memoria que se busca. La configuracin para realizar
esto se muestra en la figura 2.16. Examinemos este diagrama cuidadosamente y observemos
qu se puede indagar de l antes de seguir leyndolo.
AB 3
AB 2 Canal de
AB direcciones
1
AB 0
R/W
CS
A 3
A 2
A 1
A 0 A 3 A 2 A 1 A 0
R/W R/W
RAM-0 RAM-1
16X4 16X4
CS CS
E/S 3 E/S 2 E/S 1 E/S 0 E/S 3 E/S 2 E/S 1 E/S 0
CS
DB 7
DB 6
DB 5
DB 4
Canal de
datos
DB 3
DB 2
DB 1
DB 0
Como cada circuito puede almacenar 16 palabras de cuatro bits y deseamos almacenar
16 palabras de ocho bits, utilizamos cada uno para almacenar la mitad de cada palabra. En
otras palabras, RAM-0 almacena los cuatro bits de orden superior de cada una de las 16
palabras y RAM-1 almacena los cuatro bits de orden inferior de cada una de las 16 palabras.
En las salidas de la RAM conectadas al canal de datos se dispone de una palabra completa de
ocho bits.
Una vez que se selecciona la direccin, podemos leer o escribir en esta direccin con
el control de la lnea R/W y CS comn. Para leer, R/W debe estar en ALTO y CS debe estar
en BAJO. Esto ocasiona que las lneas E/S de la RAM acten como salidas. RAM-0 coloca
su palabra de cuatro bits seleccionada en las cuatro lneas superiores del canal de datos y
RAM-1 las coloca en las cuatro lneas inferiores del mismo canal de datos. En este momento
el canal de datos contiene la palabra seleccionada de ocho bits, la que ahora puede
transmitirse hacia otro dispositivo (por lo comn, un registro de la CPU).
Para escribir, R/W = 0 y CS = 0 provocan que las lneas de E/S de la RAM acten
como entradas. La palabra de ocho bits que se desea escribir en la memoria, se coloca sobre
el canal de datos (lo que en general hace la CPU). Los primeros cuatro bits se escriben en la
localidad seleccionada de la RAM-0, mientras que los otros cuatro se escriben en la RAM-1.
En esencia, la combinacin de las dos RAM actan como una sola memoria de 16 x 8.
A esta combinacin nos referimos como un mdulo de memoria de 16 x 8.
AB 4
AB 3
AB 2
Linea de
AB direcciones
1
AB 0
R/W
A 3
A 2
A 1
A 0 A 3 A 2 A 1 A 0
CS CS
CS RAM-0
CS RAM-1
16X4 16X4
R/W R/W
E/S 3 E/S 2 E/S 1 E/S 0 E/S 3 E/S 2 E/S 1 E/S 0
DB 3
DB 2 Data
DB bus
1
DB 0
Cada RAM se utiliza para almacenar 16 palabras de cuatro bits. Las terminales de
datos de cada RAM se conectan al canal de datos comn de cuatro lneas. Slo una de las
RAM puede ser seleccionada (habilitada) a la vez, de manera que no habr problemas de
contienda por el canal de datos. Esto se asegura conduciendo las entradas CS respectivas
desde diferentes seales 1gicas.
Para ilustrar esto, cuando AB4 = 0, la CS de RAM-0 habilita este circuito para leer o
escribir. Por lo tanto, cualquier localidad de direccin en RAM-0 puede tener acceso por AB3-
AB0. Las ltimas cuatro lneas de direccin pueden variar de 0000 a 1111 a fin de seleccionar
la localidad deseada. En consecuencia, el intervalo de direcciones que representa las
localidades en RAM-0 son:
AB4AB3AB2AB1AB0 = 00000 to 01111
Note que cuando AB4 = 0, la CS de RAM-1 es alta, de manera que sus lneas E/S se
deshabiliten y no puedan comunicarse (dar o tomar datos) con el canal de datos.
Debe estar claro que cuando AB4 = 1, los papeles de RAM-0 y RAM-1 se invierten.
Ahora RAM-1 esta habilitada y las lneas AB3-AB0 seleccionan una de sus localidades. Por lo
tanto, el intervalo de direcciones en RAM-1 es:
Disco y cinta magnticos. Los dispositivos de cinta y disco graban y leen marcas
magnticas sobre una superficie en movimiento de material magntico. Para cada uno de estos
dispositivos, se aplica una delgada cubierta de material magntico a una superficie lisa no
magntica. Por ejemplo, las cintas magnticas constan de una capa de material magntico
depositada en cinta plstica. Los discos tienen el material magntico depositado en ambos
lados de un disco plano que se asemeja a un disco fonogrfico.
Cubierta
magntica
La bobina que esta alrededor del ncleo a menudo tiene una derivacin central que
permite que la mitad de la bobina sea utilizada corno devanado de deteccin y la otra mitad
como alambre de grueso calibre para proporcionar la corriente necesaria para la operacin de
escritura.
Sistemas de disco duro (o rgido). En un sistema de disco duro, los datos se graban
sobre pistas concntricas que estn sobre un disco de aluminio que tiene un recubrimiento
magntico en ambas caras. Los discos duros tienen tamaos que varan desde 31/2 plg. hasta
20 plg. y giran sobre un eje comn a velocidades que van desde 1000 hasta 3600 rpm. Los
Un sistema tpico de disco duro de 5 plg. tal como el que se encuentra en la IBM PC,
esta formado por dos discos duros (cuatro superficies) y tiene una capacidad de
almacenamiento entre 10 y 20 MB. La tecnologa actual est produciendo unidades de disco
mltiple cuya capacidad varia entre 100 MB y 1000 MB. Muchos discos duros son unidades
de disco fijas en las que los discos estn montados de manera permanente sobre el
mecanismo de la unidad y stos no pueden retirarse de ella. Algunos sistemas de disco duro
utilizan discos removibles denominados cartuchos o paquetes de discos.
La gran velocidad de rotacin de los discos duros produce un delgado colchn de aire
sobre la superficie del disco. La cabeza de lectura/escritura flota sobre este colchn, de forma
que sta nunca toca la superficie del disco. Lo anterior evita el desgaste de la superficie del
disco y de la cabeza de lectura/escritura. Si existen combas o protuberancias sobre la
superficie del disco, o partculas de polvo o suciedad, entonces puede ocurrir un colapso de
la cabeza. Si esto ocurre, entonces la cabeza entra en contacto con la superficie del disco,
dandola. Lo anterior da como resultado la destruccin de los datos grabados y la
disminucin de la utilidad del disco. Para minimizar la posibilidad de colapso, muchos
sistemas de disco duro succionan el aire a travs de filtros. Cuando se retira la energa del
disco, la cabeza se retrae antes que el disco deje de girar. Cuando se establece la energa
elctrica la cabeza de lectura/escritura permanece retrada hasta que el disco alcanza su
mxima velocidad y sta le permite formar el colchn de aire.
lo que permite grabar datos en ambos lados (grabacin de doble densidad). Los discos se
encuentran disponibles en tres tamaos: 8 plg. (disco flexible original), 5.25 plg. (minifloppy)
y 3.5 plg. (microfloppy). El microfloppy viene en la actualidad en una funda de plstico
rgido. Cuando un disco flexible se inserta en una unidad de disco gira con una velocidad de
300 o 360 rpm, que es mucho menor que la de un disco duro.
Si bien los sistemas de disco flexible son ms lentos y ofrecen menor capacidad que
los de disco duro, tienen las ventajas de menor costo y transportabilidad. Los discos flexibles
pueden llevarse con facilidad de una computadora a otra y tambin pueden enviarse por
correo.
disco. En una cinta, los datos no se leen con mucha frecuencia y cuando esto sucede la cinta
se lee desde el principio.
Los sistemas de disco ptico se encuentran disponibles en tres tipos que dependen del
modo de escritura. Los discos donde slo se puede leer reciben el nombre de ROM ptica
(OROM) o ROM de disco compacto (CD-ROM). Este tipo de discos se emplea para
almacenar bases de datos muy grandes y que no cambiarn, como los diccionarios o las
enciclopedias. Un disco ptico donde se puede escribir slo una vez, recibe el nombre de
disco de escritura slo una vez - lectura muchas (WORM). Los CD-ROM y los WORM
no se pueden borrar. El disco ptico de lectura/escritura permite escribir y volver a escribir
las veces que sea necesario y, por tanto, funciona como si fuera un disco duro magntico. Este
tipo de disco emplea una superficie diferente a las de los otros tipos. Su superficie est
recubierta con un material magntico cuyas propiedades magnticas pueden cambiarse
mediante un haz lser.
Una unidad aritmtica 1gica es un circuito digital que realiza un conjunto de micro-
operaciones aritmticas y un conjunto de micro-operaciones 1gicas. La ALU tiene un nmero
de lneas de seleccin para seleccionar una micro-operacin particular en la unidad. Las
variables de seleccin son decodificadas dentro de la ALU de tal manera que las variables de
seleccin k puedan especificar hasta 2k micro-operaciones distintas. La operacin interna de
una ALU se entiende mejor si es separada en sus partes aritmtica y 1gica.
CIRCUITO ARITMTICO
A B
SUMADOR
PARALELO
C=0
F=A+B
A B
SUMADOR
PARALELO
C=1
F=A+ B + 1
A B'
SUMADOR
PARALELO
C=0
F = A + B'
A B'
SUMADOR
PARALELO
C=1
F = A + B' + 1
A 0
SUMADOR
PARALELO
C=0
F=A
A 0
SUMADOR
PARALELO
C=1
F = A+ 1
La condicin ilustrada en la figura 3.6 inserta todos los 1 en los terminales B del
sumador paralelo. Un nmero binario con todos los 1 representa el complemento a 2 de la
unidad. Considere, por ejemplo un sumador paralelo de 4 bits. El complemento a 2 del
A Todos 1
SUMADOR
PARALELO
C=0
F=A-1
S S C i
1 0
B i
CIRCUITO
SUMADOR F i
PLENO
A i
S 1
B A n
n S 0
B i A i B 1 A 1
C n+1
Etapa n Etapa i Etapa 1
C 1
C n
C i+1
C i
C 2
F F i
F 1
n
S1 S0 C1 Salida Operacin
0 0 0 F=A Trasfiera A
0 0 1 F =A+ 1 Incremente A
0 1 0 F =A+ B Suma
0 1 1 F =A+ B + 1 Suma con acarreo
1 0 0 F = A + B Suma de A ms el complemento a 1 de B.
1 0 1 F = A + B + 1 Resta
1 1 0 F =A- 1 Decremente A
1 1 1 F=A Trasfiera A
CIRCUITO LGICO
Las micro-operaciones 1gicas manipulan los bits de los operandos tratando cada uno
de los bits como una variable binaria. Hay esencialmente slo cuatro operaciones 1gicas
bsicas a partir de las cuales todas las otras se pueden obtener por medio del lgebra
Booleana. Ellas son la AND, OR, XOR (OR exclusiva) y la micro-operacin complemento.
La Figura 3.9 muestra una etapa de un circuito 1gico. Consta de cuatro compuertas y
un multiplexor. Cada una de las cuatro operaciones 1gicas AND, OR, XOR y el
complemento se generan con una compuerta que realiza la 1gica requerida. Las salidas de las
compuertas son aplicadas a un multiplexor con dos variables de seleccin S 1 y S0. Estas
variables de seleccin escogen una de las entradas del multiplexor y dirigen su valor a la
salida. El diagrama muestra una etapa tpica con subndice i. Para un circuito 1gico con n
bits, el diagrama de la Figura 3.9 debe ser repetido n veces para i = 1, 2, 3, . . ., n. Las
variables de seleccin deben ser aplicadas a todas las etapas.
A i
0
B i
1 4*1
MUL F i
2
3
Selector
S 1
S 0
S1 S0 Salida Micro-operacin
0 0 F =A B AND
0 1 F =A B OR
1 0 F =A B XOR
1 1 F = A Complemento
El circuito 1gico puede combinarse con el circuito aritmtico para producir una
unidad aritmtica 1gica comnmente denominada una ALU. Las variables de seleccin S1 y
S0 pueden ser comunes a ambos circuitos siempre que utilicemos una tercera variable de
seleccin para diferenciar entre los dos. La configuracin de una etapa ALU se ilustra en la
Figura 3.10. Las salidas de los circuitos aritmtico y 1gico en una de las etapas son aplicadas
a un multiplexor con variable de seleccin S2. Cuando S2 = 0, la salida aritmtica es
seleccionada, pero cuando S2 = 1, la salida 1gica es seleccionada.
Note que el diagrama muestra justamente una etapa tpica del ALU. El circuito de la
Figura 3.10 puede repetirse n veces para una ALU de n bits. El acarreo de salida C i+1 de una
etapa dada debe conectarse al acarreo de entrada Ci de la etapa siguiente de orden superior. El
acarreo de entrada en la primera etapa se designa por C 1, y proporciona una variable de
seleccin para las micro-operaciones aritmticas. La entrada C1 no tiene efecto en las micro-
operaciones 1gicas.
C C i+1
i
A i Una etapa de un
B i
circuito aritmtico
0
2*1
MUL F i
1
Selector
Una etapa de un
S 0
circuito lgico
S 1
S 2
Una ALU con etapas individuales como se define en la Figura 3.10 proporcionar 8
micro-operaciones aritmticas y 4 1gicas, para un total de 12 micro-operaciones. Cada
micro-operacin es seleccionada a travs de las variables S2, S1, S0 y C1. El acarreo de entrada
C1 se utiliza para la seleccin de micro-operaciones aritmticas solamente.
S2 S1 S0 C1 Salida Funcin
0 0 0 0 F=A Trasfiera A
0 0 0 1 F = A +1 Incremente A
0 0 1 0 F =A+ B Suma
0 0 1 1 F =A+ B + 1 Suma con acarreo
0 1 0 0 F = A + B Suma de A ms el complemento a 1 de B
0 1 0 1 F = A + B + 1 Resta
0 1 1 0 F =A- 1 Decremente A
0 1 1 1 F=A Trasfiera A
1 0 0 X F =A B AND
1 0 1 X F =A B OR
1 1 0 X F =A B XOR
1 1 1 X F = A Complemente A
Designaremos la magnitud de dos nmeros por A y B. Cuando los nmeros con signo
se suman o se restan, encontramos que hay ocho condiciones diferentes para considerar,
dependiendo del signo de los nmeros y de la operacin que se realice. Estas condiciones se
enumeran en la Tabla 3. Las otras columnas en la tabla muestran la operacin actual que se
debe realizar con la magnitud de los nmeros. La 1tima columna es necesaria para prevenir
un cero negativo. En otras palabras, cuando dos nmeros iguales se restan, el resultado debera
ser +0 no 0.
Los algoritmos para suma y resta se derivan de la tabla y pueden enunciarse como
sigue (las palabras dentro de los parntesis deben utilizarse para el algoritmo de resta):
Algoritmo de suma (resta): cuando los signos de A y B son idnticos (diferentes) sume
las dos magnitudes y amarre el signo de A al resultado. Cuando los signos de A y B son
diferentes (idnticos), compare las magnitudes y reste el nmero menor del nmero mayor.
Elija el signo del resultado como el mismo de A si A > B o el complemento del signo de A si A
< B. Si las dos magnitudes son iguales, reste B de A y tome el signo del resultado como un
ms.
IMPLEMENTACIN DE HARDWARE
Para implementar las dos operaciones aritmticas con hardware, es necesario primero
que los dos nmeros sean almacenados en registros. Sean A y B dos registros que retienen las
magnitudes de los nmeros, y As y Bs, los dos flip-flops que retienen los signos
correspondientes. El resultado de la operacin puede ser transferido a un tercer registro: sin
embargo, se logra un ahorro si el resultado es transferido en A y As. As, A y As juntos forman
un registro acumulador.
B s
Registro B
Acarreo
Sumador paralelo
Acarreo de
Final entrada
A s
E Registro A Micro-operaciones
La Figura 3.11 muestra un diagrama de bloques del hardware para implementar las
operaciones de suma y de resta. El cual consta de los registros A y B y los flip-flops de signo
As y Bs. La resta se realiza sumando A al complemento a 2 de B. El acarreo final es transferido
al flip-flop E en donde puede verificarse para determinar la magnitud relativa de los dos
nmeros. El flip-flop de sobrefujo de suma AVF retiene el bit de sobreflujo cuando se suman
A y B. El registro A proporciona otras micro-operaciones que pueden ser necesarias cuando
especificamos la secuencia de pasos en el algoritmo.
La suma de A y B se realiza por medio de un sumador paralelo binario. Las salidas S
del sumador son aplicadas a las entradas del registro A para su trasferencia con una micro-
operacin de carga paralela. El complementador proporciona una salida de B o B
dependiendo del estado de la variable binaria CC (control de complemento). El
complementador consta de compuertas OR exclusivas y el sumador paralelo consta de cuatro
circuitos sumadores completos. Una etapa tpica del complementador y el sumador se muestra
en la Figura 3.12. De la tabla de verdad de la compuerta OR exclusiva es claro que la entrada
yi al sumador completo es igual a Bi cuando CC = 0. Pero yi = Bi si CC = 1. La variable CC
tambin suministra el acarreo de entrada al sumador paralelo binario. Cuando CC = 0, B es
aplicado al sumador, el acarreo de entrada es 0, y la salida del sumador paralelo es igual a A +
B. Cuando CC = 1, B es aplicado al sumador, el acarreo de entrada es 1, y S = A + B + 1.
Esto es igual a A ms el complemento a 2 de B.
B i CC
CC B i
yi
0 0 0
0 1 1
1 0 1
1 1 0
C i +1
FA C i
Si
ELABORADO POR: ING. SILVIA PATRICIA GUTIERREZ FONSECA 77
A i
APUNTES DE SISTEMAS DIGITALES II
ALGORITMO DE HARDWARE
Las dos magnitudes se restan si los signos son diferentes para una operacin add o
idnticos para una operacin subtract. Las magnitudes se restan sumando A al complemento
a 2 de B. No puede ocurrir sobreflujo si los nmeros son restados de tal manera que AVF se
aclara a 0. Un 1 en E indica que A > B y el nmero en A es el resultado correcto. Si este
nmero es cero, el signo de As debe hacerse positivo para evitar un cero negativo. Un 0 en E
indica que A < B. Para este caso, es necesario tomar el complemento a 2 del valor en A. Esta
operacin puede hacerse con una
Operacimicro-operacin
n resta A = A + 1. Sin
Operaciembargo,
n suma suponemos que
el registro A tiene circuitos para las micro-operaciones complemento e incremento, de tal
manera que el complemento a 2 seMinuendo
obtiene
en A de estas dos micro-operaciones.
sumando en A En otras rutas del
Sustraendo en B Sumador en B
diagrama de flujo, el signo del resultado es el mismo del signo de A, de tal manera que no se
requiere cambio en As. Sin embargo, cuando A < B, el signo del resultado es el complemento
del signo original de A. Es entonces necesario complementar
=1 As para obtener el signo
=0 =1 =0
A B As Bs
correcto. El resultado final se encuentra en el registro A y su signo en As. El valor en AVF
s s
A s =B s
proporciona una indicacin de sobreflujo. El Avalor final de E no tiene ninguna importancia.
<> B s s A s <> B A s =B
s s
EA = A + B' + 1
EA = A + B
AVF = 0
=0 =1
E AVF = E
A<B
A > B
<> 0 =0
A = A' A
A=A+1
A s =0
A s =A s'
tomara 24 ns. Las operaciones que se realizan por la ALU se seleccionan usando las cuatro
lneas de seleccin de funciones S0, S1, S2, S3. La entrada M del 74LS181 selecciona entre las
operaciones aritmticas y lgicas. Cuando M = 1, se seleccionan las operaciones lgicas y
cada salida Fi es funcin slo de las correspondientes entradas de datos Ai y Bi. No se
propagan acarreos entre las etapas y se ignora la entrada Cn. Cuando M = 0 se seleccionan las
operaciones aritmticas, se propagan los acarreos entre las etapas y se usa C n como una
entrada de acarreo a la etapa ms significativa.
V C C A 1' B 1' A 2' B 2' A 3' B 3' G ' C n +4 P ' A=B F 3'
24 23 22 21 20 19 18 17 16 15 14 13
B 0' A 0' S 3
S 2
S 1
S 0
C n
M F 0' F 1' F 2 ' GND
APUNTES DE SISTEMAS DIGITALES II
M = 0 Operaciones Aritmticas
S3 S2 S1 S0 M=1 Funciones Cn = 0 Cn = 1
Lgicas (sin acarreo) (con acarreo)
0 0 0 0 F = A F = A- 1 F=A
0 0 0 1 F = (AB) F = AB - 1 F = AB
0 0 1 0 F = A + B F = AB - 1 F = AB
0 0 1 1 F=1 F = -1 F=0
0 1 0 0 F = (A + B) F = A + (A+B) F = A + (A+B) + 1
0 1 0 1 F = B F = AB + (A+B) F = AB + (A+B) + 1
0 1 1 0 F = (A B) F = A B - 1 F = A B
0 1 1 1 F = A + B F = A + B F = A + B + 1
1 0 0 0 F = AB F = A + (A + B) F = A + (A + B) + 1
1 0 0 1 F = (A B) F = A+ B F = A+ B + 1
1 0 1 0 F=B F = AB + (A + B) F = AB + (A + B) + 1
1 0 1 1 F = A+ B F = A+ B F = A+ B + 1
1 1 0 0 F=0 F = A+A F = A+A+ 1
1 1 0 1 F = AB F = AB + A F = AB + A + 1
1 1 1 0 F = AB F = AB + A F = AB + A + 1
1 1 1 1 F=A F=A F = A+ 1
El diseo de un sistema digital que requiere una secuencia de control comienza con la
suposicin de la disponibilidad de variables de tiempo. Se disea cada variable en la
secuencia por medio de un estado y luego se forma un diagrama de estado o una
representacin equivalente para la transicin entre estados. Paralelamente con el desarrollo de
la secuencia de control se hace una lista de microoperaciones que se van a iniciar, para cada
estado de control. Si el sistema es muy complicado para un diagrama de estado, puede ser
conveniente especificar enteramente el sistema por el mtodo de trasferencia entre registros
por medio de las funciones de control y las proposiciones de microoperaciones.
Entradas Datos de
Externas Entrada
Inicia
Microoperaciones
Lgica de Procesador de
Control Datos
Condiciones
del status
Salida de Datos
Una vez que se haya establecido la secuencia de control se puede disear el sistema
secuencial que configura las operaciones de control. Como el control es un circuito
secuencial, ste se puede disear por medio de un procedimiento 1gico secuencial. Sin
embargo, este mtodo es poco practico en la mayora de los casos debido al gran nmero de
estados que el circuito de control puede tener. Los mtodos de diseo que usan estados y
tablas de excitacin pueden usarse en teora, pero en la prctica son engorrosos y difciles de
manejar. Adems, los circuitos de control obtenidos por este mtodo requieren por lo general
un nmero excesivo de flip-flops y compuertas, lo cual implica el uso de compuertas SSI.
Este tipo de configuracin es ineficiente con respecto al nmero de CI que se usan y al
nmero de alambres que deben ser interconectados. El principal objetivo del diseo de 1gica
de control debe ser el desarrollo de un circuito que configure la secuencia de control deseada
de una manera 1gica y directa. El esfuerzo de minimizar el nmero de circuitos tendera a
producir una configuracin irregular, lo cual hara difcil para cualquier persona diferente al
diseador, el reconocimiento de la secuencia de eventos por los cuales pasa el control. Como
consecuencia podra ser difcil dar servicio y mantener el equipo cuando esta en operacin.
Debido a las razones citadas anteriormente los diseadores con experiencia 1gica
usan mtodos para el diseo de 1gica de control que pueden ser considerados como una
extensin del mtodo 1gico secuencial clsico combinado con el mtodo de trasferencia
entre registros. En esta seccin se consideran cuatro tcnicas de diseo de organizacin de
control:
3. Control PLA.
Los primeros dos mtodos resultan en un circuito que debe usar circuitos SSI y MSI
para la configuracin. Los diferentes circuitos se interconectan con alambres para formar una
red circuito de control. Una unidad de control configurada con elementos SSI y MSI se
denota como un control a base de materiales interconectados. Si se necesitan alteraciones o
modificaciones, los circuitos se deben alambrar de nuevo para cumplir con las nuevas
especificaciones. Esto es en contraste al PLA o control de microprograma el cual usa un
elemento LSI tal como un arreglo 1gico programable o una memoria de solamente lectura.
4.2 Alambradas
Es obvio que este mtodo no usa un nmero mnimo de flip-flops para el circuito
secuencial. De hecho, ste usa un nmero mximo de flip-flops. Por ejemplo un circuito
secuencial con 12 estados requiere un mnimo de cuatro flip-flops porque 2 3 <12 < 24. Aun
por medio de este mtodo el circuito de control usa 12 flip-flops para cada estado.
D Q T 0
Condiciones
de entrada
externas
D Q T 1
Lgica de
Desicin
D Q T 2
D Q T 3
CP
Las otras salidas de control mostradas en el diagrama son una funcin de las T y de las
entradas externas. Estas salidas pueden tambin iniciar microoperaciones.
T 0
Condiciones T 1
Lgica de Registro de
de entrada Decisin Secuencia
Decodificador T 2
externas T 3
Estado Presente
4.3 Microprogramadas
Condiciones Inicia
Generador de Control del Memoria de
de entrada la direccin registro de control Micro-
externas siguiente direcciones (ROM) operaciones
V. UNIDADES DE ENTRADA/SALIDA
resolver las diferencias que existen entre la computadora central y cada perifrico. Las
diferencias principales son:
Adems, cada dispositivo puede tener su propio controlador que supervisa las
operaciones del mecanismo particular en el perifrico.
para el almacenamiento de respaldos. Cada dispositivo perifrico tiene asociada una unidad de
interfase. Cada interfase decodifica la direccin y el control que se recibe del canal de E/S, y
las interpreta para el perifrico y proporciona seales para el controlador del perifrico.
Tambin sincroniza el flujo de datos y supervisa la transferencia entre el perifrico y el
procesador. Cada perifrico tiene su propio controlador que opera el dispositivo
electromecnico particular. Por ejemplo, el controlador de impresora se hace cargo del
movimiento de papel, la temporizacin de la impresin y la seleccin de los caracteres que se
imprimen. Un controlador puede alojarse en forma separada o puede integrarse fsicamente
con el perifrico.
Canal de E/S
Datos
Procesador Direccin
Control
El canal de E/S del procesador se conecta a todas las interfaces del perifrico. Para
comunicarse con un dispositivo particular, el procesador coloca una direccin de dispositivo
en las lneas de direccionamiento. Cada lnea conectada al canal de E/S contiene un
decodificador de direccin que monitorea las lneas de direccionamiento. Cuando la interfase
detecta su propia direccin, activa la trayectoria entre las lneas del canal y el dispositivo que
controla. Todos los perifricos cuyas direcciones no corresponden a la direccin en el canal,
son inhabilitados por su interfase.
Un comando de salida de datos hace que la interfase responda transfiriendo datos del
canal a uno de sus registros. Consideremos un ejemplo con una unidad de cinta. La
computadora comienza a mover la cinta al emitir un comando de control. Despus, el
procesador monitorea el estado de la cinta mediante un comando de estado. Cuando la cinta
est en la posicin correcta, el procesador enva un comando de salida de datos. La interfase
responde a la direccin y al comando y transfiere la informacin de las lneas de datos del
canal a su registro intermedio (buffer). En seguida, la interfase comunica con el controlador
de la cinta y enva los datos que se van a almacenar.
Hay dos mtodos completamente distintos para hacer la interfase del espacio de E/S:
aislado y mapeado en memoria. En el E/S aislado, las instrucciones IN, INS, OUT y OUTS
transfieren datos entre el acumulador o la memoria del microprocesador y el dispositivo de
E/S. En el E/S mapeado en la memoria, cualquier instruccin que haga referencia a la
memoria puede lograr la transferencia.
E/S aislado. La tcnica ms comn para transferencia de E/S utilizada en los sistemas
basados en microprocesadores de Intel, es la del E/S aislado. La palabra aislado indica la
forma en que las localidades de E/S estn aisladas de la memoria del sistema, en un espacio
separado de direcciones de E/S. (En la figura 5.2 se ilustran el espacio de E/S aislado e
incluido en la memoria para el microprocesador 8088.) Las direcciones para el espacio de E/S
aislado, llamadas puertos estn separadas de la memoria. Por ello, el usuario puede ampliar la
memoria a la totalidad de su tamao sin emplear nada de este espacio para dispositivos de
E/S. Una desventaja del espacio de E/S aislado es que para accesar a los datos transferidos
entre E/S y el microprocesador, se deben emplear las instrucciones IN, INS, OUT y OUTS. Se
producen seales separadas para el espacio en E/S que indican una operacin de lectura en
E/S (IORC) o una de escritura en E/S (IOWC).
Estas seales indican que la direccin del puerto de E/S aparece en el canal de
direccin, se emplea para seleccionar un dispositivo de E/S. En la computadora personal, se
utilizan puertos de E/S aislados para controlar a los perifricos. Como regla general, se
emplea una direccin de 8 bits para accesar los dispositivos ubicados en el circuito impreso
del sistema, tales como la interfase del temporizador y el teclado, y se emplea un puerto de 16
bits para accesar a los puertos serie y paralelo as como a los sistemas de vdeo y de unidad
de disco.
I/O
FFFFF
1M X 8
64K X 8
00000
00000
(a)
FFFFF
I/O
Otra diferencia es que se utilizan IORC e IOWC para habilitar a los dispositivos de E/S para
una lectura o una escritura. en los modelos anteriores de microprocesadores, se utilizaban
IO/M = 1 y RD o WR para poner a funcionar los dispositivos de E/S.
En la figura 5.3 se ilustra un decodificador 74ALS138 para los puertos F0H hasta F7H
E/S de 8 bits. (Se supone que en el sistema slo habr puertos E/S 00H hasta FFH para el
decodificador.) Este decodificador es muy similar al de direccin de memoria, excepto que en
sus entradas slo se conectan los bits de direcciones A7-A0. En la figura 5.4 se ilustra la
versin PAL de este decodificador. Se debe tener en cuenta que es un mejor circuito
decodificador porque el nmero de circuitos integrados se ha reducido a un solo componente:
el PAL.
U1
1 15
A A Y0 F0H
0
2 14
A B Y1 F1H
1
3 13
A 2 C Y2 F2H
12
Y3 F3H
11
Y4 F4H
10
Y5 F5H
A 6 9
4 G1 Y6 F6H
4 7
A 3 G2A Y7 F7H
5
G2B
U2A 74ALS138
ELABORADO POR:AING. SILVIA
1 12
PATRICIA GUTIERREZ FONSECA 98
5
A 6
2
A 7
13
74LS10
APUNTES DE SISTEMAS DIGITALES II
Figura 5.3 Decodificador de puertos que decodifica los puertos E/S de 8 bits. Este
decodificador genera salidas activas en bajos en los puertos F0H hasta F7H.
U1
A0 1
A1 2 I1 19 F0H
O1
3 I2 18 F1H
A2 O2
4 I3
A3 17 F2H
I4 O3
A4 5 16 F3H
6 I5 O4
A5 15 F4H
7 I6 O5
A6 14
8 I7 O6 F5H
A7 13 F6H
I8
9 O7
I9 12 F7H
11 O8
I10
16L8
Figura 5.4 Decodificador PAL 16L8 que genera seales para los puertos de E/S
para F0H F7H.
compatible con TTL para el microprocesador. El 82C55A (versin CMOS) requiere introducir
estados de espeta si trabaja con un microprocesador que tenga reloj de ms de 8 MHz. Debido
a que los dispositivos E/S son lentos por naturaleza, los estados de espera utilizados durante
las transferencias de E/S no producen un efecto importante en la velocidad del sistema. El
8255 todava tiene aplicacin (compatible para la programacin aunque no aparezca en un
sistema como un 8255 discreto), incluso en los sistemas de computadora ms recientes
basados en 80486. El 8255 se emplea para interfase con el teclado y con el puerto paralelo de
la impresora en estas computadoras personales.
En la figura 5.5 se ilustra el diagrama de base del 8255. Sus tres puertos de E/S
(Marcados A, B y C) se programan en grupos de 12 terminales. Las conexiones del grupo A
constan del puerto A (PA7-PA0) y de la mitad superior del puerto C (PC7-PC4); el grupo B
consiste en el puerto B (PB7-PB0) y la mitad inferior del puerto C (PC3-PC0). El 8255 se
selecciona con su terminal CS para programarla o para leer o escribir en un puerto. La
seleccin de sus registros se logra por medio de las terminales A1 y A0, que seleccionan un
registro interno para programacin u operacin. En la tabla 5.1 se muestran las asignaciones
de puertos de E/S usadas para programacin y acceso a esos puertos. En la computadora
personal, un 8255 o su equivalente se decodifican en los puertos E/S 60H - 63H.
A1 A0 Funcin
0 0 Puerto A
0 1 Puerto B
1 0 Puerto C
1 1 Registro de comando
8255A
34 4
D0 PA0
33 3
D1 PA1
32 2
D2 PA2
31 1
D3 PA3
30 40
D4 PA4
29 39
D5 PA5
28 38
D6 PA6
27 37
D7 PA7
5
RD 18
36 PB0
WR 19
9 PB1
A0 20
8 PB2
A1 21
35 PB3
RESET 22
6 PB4
CS 23
PB5
PB6 24
25
PB7
14
PC0
15
PC1
16
PC2
17
PC3
13
PC4
12
PC5
PC6 11
10
PC7
En la figura 5.6 se muestra un 8255 conectado con el 8086 de modo que funcione
como puerto de E/S de 8 bits, en las direcciones C0H (puerto A), C2H (puerto B), C4H
(puerto C) y C6H (registro de control). En esta interface se utiliza el sector inferior del mapa
de E/S del 8086. Se debe tener en cuenta que en esta interfase todas las terminales del 8255
estn conectadas directamente con el 8086, excepto la terminal CS la cual se decodifica y
selecciona con un decodificador 74ALS138.
D7 - D0 U2
34 4
D0 PA0
33 3
D1 PA1
32 2
D2 PA2
31 1
D3 PA3
30 40 Puerto A
D4 PA4
29 39
D5 PA5
28 38
D6 PA6
27 37
D7 PA7
5
IORC RD 18
36 PB0
IOWC WR 19
9 PB1
A1 A0 20
8 PB2
A2 A1 21
35 PB3 Puerto B
RESET RESET 22
6 PB4
CS 23
PB5
PB6 24
25
PB7
U1
14
PC0
A 1 A Y0 15 15
7 PC1
A 2 B Y1 14 PC2
16
3
A 3 C Y2 13 PC3
17
4
13 Puerto C
Y3 12 PC4
12
Y4 11 PC5
11
A 6 G1 Y5 10 PC6
6 10
A 4 G2A 9 PC7
5 Y6
A 5 G2B 7
0 Y7 8255A
74ALS138
Figura 5.6 La 8255A en interfase con el banco bajo del microprocesador 80286.
La entrada de RESET del 8255 lo inicializa siempre que se inicializa el
microprocesador. Una entrada RESET al 8255 hace que se inicialicen todos los puertos como
puertos de entrada en el modo de funcionamiento 0. Debido a que las terminales de los
puertos son programadas como terminales de entrada, al aplicar un RESET, se evitan daos
cuando se aplica corriente por primera vez al sistema. Despus de un RESET no se necesitan
otras instrucciones para programar 8255, siempre y cuando se utilice como dispositivo de
entrada en los tres puertos. Se debe tener en cuenta que la 8255 tiene interfase con la
computadora personal en las direcciones 60H - 63H de puertos para el control del teclado y
tambin para controlar la bocina, un temporizador y otros dispositivos internos, tales como
una expansin de memoria.
Es fcil programar el 8255 porque slo contiene dos posibles comandos bsicos, como
se ilustra en la figura 5.7. Se ver que el bit de la posicin 7 selecciona comandos A o al B. El
comando A programa la funcin del grupo A y B, mientras que el comando B activa (1) bit o
desactiva (0) bits del puerto C, slo si el 8255 se programa en el modo 1 o 2.
7 6 5 4 3 2 1 0
Las terminales
1 del grupo B (puerto B y parte inferior del puerto C) se programan como
terminales de entrada o de salida. El grupo B puede funcionar en el modo 0 o en el modo 1,
modo 0 es el modo bsico de entrada y salida (E/S) que permite
Grupo Bprogramar a las terminales
grupo B como conexiones simples de entrada o de salida con "retencin". El modo 1 es el
Puerto C (PC3 a PC0)
funcionamiento con seales de habilitacin estroboscpica en
1= entradaalgunos bits del grupo B cuando
0= salida
se transfieren datos por el puerto B y C suministra seales de reconocimiento (handshake).
Puerto B
Las terminales del grupo A (puerto A y parte superior
1= entrada del puerto C) tambin se
0= salida
programan como terminales de entrada o de salida. La diferencia es que el grupo A puede
funcionar en los modos 0, 1 y 2. El funcionamiento en el modo 2 es un funcionamiento
Modo
bidireccional para el puerto A. 00= modo 0
01= modo 1
Grupo A
Puerto A
1= entrada
0= salida
Modo
ELABORADO POR: ING. SILVIA PATRICIA GUTIERREZ FONSECA
00= modo 0
103
01= modo 1
1X= modo 2
APUNTES DE SISTEMAS DIGITALES II
Figura 5.7 El byte de comando para el registro de control del 8255A. Programacin de
los puertos A, B y C.
V.3 Perifricos
Los dispositivos que estn bajo el control directo de la computadora estn conectados
en lnea. Estos dispositivos estn diseados para leer informacin hacia adentro o afuera de la
unidad de memoria ante un comando de la CPU y se considera que son parte del sistema total
de la computadora. Los dispositivos de entrada o salida conectados a la computadora tambin
se llaman perifricos. Entre los perifricos ms comunes estn los teclados, los monitores y
las impresoras. Los perifricos que proporcionan almacenamiento auxiliar para el sistema son
Los monitores de vdeo son los perifricos de uso ms comn. Consisten en un teclado
como dispositivo de entrada y una pantalla como dispositivo de salida. Hay diferentes tipos
de monitores de vdeo, pero los ms populares utilizan un tubo de rayos catdicos (CRT). El
CRT contiene un can electrnico que enva un haz de electrones a una pantalla
fosforescente al frente del tubo. El haz puede desviarse en forma horizontal y vertical. Para
producir un patrn en la pantalla, una rejilla dentro del CRT recibe un voltaje variable que
hace que el haz entre en contacto con la pantalla y la haga brillar en puntos seleccionados.
Las seales horizontales y verticales desvan el haz y lo hacen barrer por el tubo, haciendo
que aparezca en la pantalla un patrn visual. Una caracterstica de los monitores es un cursor
que marca la posicin en que se insertar el siguiente carcter en la pantalla. El cursor puede
moverse a cualquier posicin en la pantalla, sobre un carcter nico, una palabra o cualquier
lnea. Las teclas de edicin agregan o borran informacin con base en la posicin del cursor.
El monitor puede operar en forma de carcter nico, de donde todos los caracteres
introducidos en la pantalla a travs del teclado se trasmiten a la computadora en forma
simultanea. En el modo de bloque, el texto editado se almacena primero en una memoria
local dentro de la terminal. El texto se transfiere a la computadora como un bloque de datos.
emplea para imprimir las imgenes de caracteres. Despus, el patrn se transfiere sobre el
papel igual que en una maquina copiadora.
Los discos magnticos tienen superficies rotatorias de alta velocidad, con una cubierta
de material magntico. El acceso se consigue al mover un mecanismo de lectura -escritura
sobre una pista en la superficie magnetizada. Sobre todo, los discos se utilizan para el
almacenamiento de grandes cantidades de programas y datos.
cada perifrico. En este trabajo se presentaron ciertas tcnicas comunes a la mayora de los
perifricos.
Ante todo, deber tenerse presente que la Seleccin y Formulacin del Problema
implica una descripcin breve y general de las caractersticas del problema, sin tomar en
cuenta en ella los detalles y restricciones; es muy importante que esto se realice al iniciar la
solucin del problema, tratndose de evitar las influencias que sobre el ingeniero tengan los
detalles, restricciones y la solucin hasta ahora lograda. Debido al hecho de que esta etapa
requiere relativamente poco tiempo, suele drsele poca importancia, cuando en realidad es
definitiva.
El trmino amplitud se usar con respecto a la formulacin del problema para indicar :
el grado de especificacin supuesto de los estados iniciales y finales, al
iniciarse el proceso de diseo.
la parte del problema total que el diseador atacar personalmente. El grado de
especificacin supuesto de los estados iniciales y finales, al iniciarse el proceso
de diseo, determine el nmero y variedad de soluciones alternativas a
disposicin del diseador.
El grado hasta el cual un diseador es capaz y est justificado para mantener una
formulacin extensa de un problema, depende de los factores siguientes:
1. El alcance de sus responsabilidades. La capacidad oficial del diseador es la
determinante principal de las decisiones que est autorizado a objetar y a cambiar.
2. La situacin econmica. En general, cuanto menos importante es el problema para
la empresa, desde un punto de vista econmico, menores son las posibilidades que
puedan ser investigadas justificadamente, salvo las especificaciones que puedan ser
cambiadas; hay cosas que se deben aceptar como son, debido a lo improductivo
que resulta dedicarles atencin. El volumen tiene una gran influencia a este
respecto.
3. El limite arbitrario (si acaso existe) que se haya puesto al tiempo y al dinero que
pueden ser dedicados al problema.
4. Circunstancias especiales. Por ejemplo, las personas involucradas en el problema
pueden hacer que sea imposible poner en duda las decisiones tomadas previamente,
aun cuando no estn justificadas por su organizacin deficiente.
tienen la habilidad de identificar un problema en la "vida real". Estas dos situaciones hacen
que el diseador sea vulnerable al siguiente tipo de fallas:
Una falla que un diseador debe procurar evitar cuando hace el enfoque de un
problema, es la de resolver parcial o totalmente un problema ficticio innecesario, ya que en tal
caso, el problema en s, casi nunca requiere su atencin.
La segunda falla principal consiste en atacar la solucin actual en lugar del problema
mismo, ya que el diseo actual es simplemente una solucin, entre muchas, del problema a
resolver y la solucin actual no es el problema; sin embargo, con frecuencia el diseador
ataca el diseo actual como si lo fuera. Nunca est por dems hacer hincapi respecto a la
facilidad con que puede incurrirse en esta falla. Existe diferencia, crucial y sutil, entre
empezar con la solucin actual y trabajar en ella en un intento de eliminar las deficiencias, y
empezar con la definicin bsica del problema y sintetizar una solucin superior mediante el
proceso de diseo. El 1timo procedimiento es el principal factor en la obtencin de un diseo
ms eficiente en periodos a largo plazo.
Entrada Salida
(Estado A) (Estado B)
Ntese que en esta fase no hay lugar para una descripcin o consideracin detallada de
la solucin actual, sino que es un planteo general del problema hecho antes de enfrascarse en
los detalles de la situacin. Este enfoque amplio, hecho al principio, maximiza la probabilidad
de que el diseador defina el problema satisfactoriamente.
VI.2Anlisis de Alternativas
Esta fase del proceso de diseo se refiere a un intento para encontrar las soluciones
posibles que satisfagan las restricciones impuestas, e indudablemente, durante la valuacin,
formulacin y anlisis del problema, el diseador concebir o se tropezar con varias de las
soluciones posibles. Sin embargo, es precisamente en esta etapa cuando el diseador
concentra sus esfuerzos en la elaboracin de soluciones.
En la fase siguiente del proceso de diseo, el disea dor evaluar las alternativas en
cada categora, eliminando progresivamente las inferiores y sintetizando eventualmente la
solucin completa que represente la combinacin ms favorable de soluciones parciales. A
partir de aqu, el diseador del mtodo de ensamble evaluar subsecuentemente las secuencias
posibles de ensamble, el nmero de estaciones de trabajo, su disposicin, etc., y las
combinara, a todas ellas, hasta que encuentre la mejor solucin general.
Debido a que las ideas propias del ingeniero constituyen el principal factor del xito en
su trabajo de diseo, y en ltima instancia, de su prestigio profesional, haremos hincapi en la
elaboracin de ideas. En lo sucesivo, nos referimos a la inventiva como a la capacidad de una
persona para elaborar ideas, en cantidad, calidad y diversidad. La utilidad de la misma es
maximizar los diseos ideados.
d) Intente hacer lista de verificacin de buenas ideas y preguntas, las cuales han
demostrado, con anterioridad, la conveniencia de tomarlas en consideracin, ya
que esto resulta un auxiliar de la memoria, y su objetivo es orientar el
pensamiento de una persona en varias direcciones. En trminos de la analoga del
espacio antes mencionada, el uso de las listas de verificacin obliga a realizar
saltos a puntos remotos, eliminando la tendencia de agrupacin.
En resumen, esta fase cubre una bsqueda parcialmente fortuita, sistemtica y directa,
con base en las restricciones, volumen y criterios. Primariamente, consiste en la bsqueda de
soluciones progresivamente mejores en el caudal de conocimientos del diseador.
VI.3Seleccin de la Alternativa
propiedad puede describirse como un proceso de ampliacin, tanto del nmero como de la
diversidad de soluciones alternativas, para hacer posteriormente su seleccin.
conocer el diseo, se han de dar todos los detalles importantes para su comunicacin. Para
ello ha de comprender elementos tales como los materiales y sus caractersticas, los mtodos
para adaptar dichos materiales a su objeto o a su trabajo, la relacin de las piezas dentro del
conjunto y el efecto del producto terminado sobre los que pueden verlo, usarlo o tengan
alguna relacin con el mismo.
Diseo es una palabra usada mas o menos en forma indefinida en todas las artes al
referirse a composicin, estilo, declaracin o a cualquier relacin de partes de una entidad
completa. En algunas reas, notablemente en l rea de arquitectura y en la de aquellos
productos del diseo, el arte y la ingeniera se ven afectados el uno respecto del otro, de tal
modo que la completa libertad en el diseo se ve restringida.
El diseo esttico es el que se aplica algn objeto til; persigue fines decorativos
solamente, y no tiene nada que ver con la utilidad del objeto.
Todo lo anterior no es tan difcil como se pudiera pensar. La clave real esta
principalmente en la habilidad para dibujar, tanto a mano alzada como con instrumentos;
luego se desarrolla el instinto creador. En este momento, todo conocimiento, la destreza y la
experiencia del diseador entran a juego. A medida que piensa en las maneras de resolver el
problema, registra sus ideas y desarrolla su proyecto. A causa de su aspecto creador, el
proyectar o disear es personalmente muy interesante y satisfactorio.
Todo diseador, cualquiera que sea el campo o el producto de que se trate, debe tener
un adiestramiento completo en la presentacin grfica. Sin l, un diseador fracasara
rotundamente, porque, a medida que se progresan en la concepcin del proyecto las ideas
propias de los diseadores deben registrase en forma de esquemas y dibujos. Adems,
conforme se va desarrollando el proyecto debe discutirse, y someterse a su aprobacin, con
personas como el proyectista jefe, el ingeniero jefe y los ejecutivos de la gerencia. Esto
significa que se hace necesaria la comunicacin clara y concisa, la cual se efecta por medio
de los esquemas y dibujos hechos por el diseador. Los dibujos del proyecto o diseo son
frecuentemente completados y apoyados con datos matemticos y diagramas, que incluyen
algunas veces datos de computadora, pero los esquemas y dibujos de los proyectistas, as
como su exposicin y las explicaciones construyen los aspectos ms significativo de la
comunicacin. Como se ha dicho con frecuencia, mientras es casi imposible describir ni aun
simple componente por medio de palabras, la comunican se hace muy simple y directamente
por medio de un dibujo.
Los dibujos de proyecto no son como los dems dibujos, la diferencia estriba en que
los de proyecto proporcionan la informacin a partir de la cual han de prepararse los dibujos
de montaje y de detalle. Los dibujos de proyecto se dividen en dos clases: preliminares y
finales o definitivos.
La base para la evaluacin la proporcionan los criterios identificados como parte del
anlisis del problema, al menos en una forma general. En muchos problemas de ingeniera,
el criterio principal es la ganancia en la inversin, la cual en su ms amplio sentido se refiere
al beneficio esperado de una solucin alternativa en relacin con su costo. En el diseo del
producto, esto requiere valorar los beneficios de cada alternativa del diseo, expresados en
forma de ingresos por concepto de ventas y de servicios al pblico, junto con una estimacin
del costo total de cada una de ellas; por ejemplo, en el caso de construccin de puentes,
presas o carreteras, las estimaciones se refieren a los servicios al pblico y al costo de
construccin de la obra.
Interpretacin es una forma de dar a los dems una visin utilizando un sistema de
comunicacin atractivo que ofrezca una explicacin con el objetivo. El proyecto debe estar
bien especificado, expresndonos claramente entre los que estn familiarizados con l, y leerlo
e interpretarlo con facilidad, cuando haya sido escrito por otro.
misma. Nunca est por dems hacer hincapi en la importancia que tiene la habilidad del
diseador para comunicar sus ideas en forma efectiva.
6.7 Conclusiones
Una conclusin bien escrita es un texto conciso que apoya el tema y deja saber al
lector que se ha dado fin a la reflexin - discusin.
CONCLUSION
Como intentamos mostrar en este informe, en la actualidad la interaccin de la
electrnica con otros campos de la ciencia y la tecnologa es tan estrecha, que con frecuencia
resulta difcil distinguir los limites entre las cuestiones cientficas y las apreciaciones tcnicas.
1. - Rolando J. Tocci
SISTEMAS DIGITALES PRINCIPIOS Y APLICACIONES
5. Edicin
Ed. Prentice Hall
3. - Barry B. Brey
LOS MICROPROCESADORES INTEL
3a. Edicin
Ed. Prentice Hall