APOSTILAcap 1e2a299137

Prof. Jos Daniel S.
Bernardo Eletrnica II
1- TRANSISTORES DE EFEITO DE CAMPO - FET

O Transistor de Efeito de Campo, ou FET (Field Effect Transistor) um dispositivo se-
micondutor que se assemelha em alguns aspectos ao Transistor Bipolar de Juno (TBJ) j
estudado, mas que tem constituio e funcionamento diferentes:
em um TBJ, a corrente de base que controla a corrente de coletor para emissor; nos
FET o controle de corrente feito atravs da tenso aplicada a um de seus terminais;
os TBJ so encontrados em dois tipos, os NPN e os PNP; os FET so identificados
quanto ao material da estrutura principal, que cria um canal dentro do dispositivo; exis-
tem FET com canais do tipo N, onde os portadores de carga so eltrons e do tipo P
cujos portadores de carga so lacunas;
o TBJ, como o prprio nome diz, um transistor bipolar, por que tm dois portadores
de carga, eltrons e lacunas; os FET possuem apenas um nico portador de carga,
eltrons (canal N) ou lacunas (canal P), sendo chamados, por isso, de unipolares.
Os dois tipos principais de FET so os JFET e os MOSFET, que sero vistos a seguir.
1.1- TRANSISTORES JFET
O diagrama simplificado de um JFET (Junction Field Effect

D
Transistor = Transistor de Efeito de Campo de Juno) pode ser
visto direita. Um bloco de material semicondutor N ladeado por
outros dois de material P. Existem dois terminais nas extremidades CANAL N
do bloco central (D Drain ou Dreno e S Source ou Fonte) e um ter-
ceiro ligado a ambos os blocos laterais (G Gate ou Porta). Basica-
D
mente, o fluxo de corrente entre D e G P N P
S pode ser controlado a partir da ten-
so aplicada no terminal G em rela-
CANAL P
o ao S. A regio compreendida
dentro dos blocos laterais denomi-
nada canal, e este um JFET de ca- S
G N P N
nal N.
Tambm existem os JFET de canal P, como o mostrado
esquerda.
O funcionamento destes dispositivos baseia-se nos efei-
tos da tenso sobre uma juno PN polarizada reversamente
S (teoria do diodo semicondutor).
Barreira de potencial
{
Quando uma juno PN polarizada

reversamente, como mostrado ao lado, a regi- + -
o de barreira de potencial ou de depleo - - - + + +
aumentar, e a corrente no dispositivo ser + -
praticamente nula. Quanto maior a tenso re- - - - + + +
versa aplicada, maior ser a largura da regio + -
- - - + + +
de depleo. Esta a chave do funcionamento
dos FET, como ser visto a seguir. P N
- +
POLARIZAO IR
REVERSA
VR
1
Prof. Jos Daniel S. Bernardo Eletrnica II
A polarizao das junes PN Gate Source (VGS) de um JFET deve ser reversa. No ca-
so de um JFET do tipo canal N, o negativo da fonte ficar no Gate e o positivo no Source. J
o Dreno dever ser positivo em relao ao Source (VDS). Essa polarizao mostrada abaixo,
direita (existem alguns modelos onde Dreno e Source
D POSITIVO EM
so intercambiveis - interchangeable nos manuais). D RELAO A S
Os trs diagramas a seguir mostram a influncia
da tenso reversa VGS sobre a corrente ID, considerando
uma certa tenso VDS aplicada entre Dreno e Source.
ID
A partir da esquerda, para VGS=0, a regio de de-
pleo (em cinza nos desenhos) pequena, quase no G NEGATIVO EM
criando impedimento passagem da corrente ID entre RELAO A S VDS
P N P
Dreno e Source. Na medida em que se aumenta a ten- G
so negativa no Gate, a regio de depleo entre os ma-
teriais P e N tambm aumenta, criando um estrangula-
mento ou constrio do canal, denominado pinch-off,
podendo chegar, como no exemplo, para VGS=-4V, a VGS
ocup-lo totalmente. O fluxo de corrente entre Dreno e
Source ID depende da largura do canal dentro da regio S
S O PONTO
P. Para VGS muito negativa, ID pode chegar a zero. COMUM
Portanto, para um FET de canal N, quanto maior a tenso negativa entre Gate e Sour-
ce (VGS) menor ser a corrente entre Dreno e Source (ID).
D D D
REGIO DE REGIO DE REGIO DE
DEPLEO
ID DEPLEO ID DEPLEO ID
VDS VDS VDS

P N P P N P P N P
G G G
VGS=0V VGS=-2V VGS=-4V
S S S
O formato irregular da regio de depleo deve-se ao fato de que o material do canal N

apresenta uma caracterstica resistiva, e a tenso se distribui ao longo desse material, entre
Dreno e Source. Na parte superior da regio de depleo, perto do Dreno (positivo da fonte),
a tenso positiva maior que na parte inferior, perto do Source, que est ligado ao potencial
zero da fonte. Por esse motivo, a regio de depleo maior em cima, onde a diferena de
potencial VGS maior do que na parte inferior.
Se, por outro lado, VGS for mantida constante, por exemplo, em zero volt, e VDS for
gradativamente aumentada, a corrente ID tambm aumentar. Com o aumento de VDS, a
diferena de potencial reversa entre Gate e Dreno aumenta, aumentando as regies de
depleo, e fazendo com que, em algum momento, ocorra o pinch-off. Mas, neste caso, a
corrente ID no diminui nem cai a zero e sim fica constante para um determinado valor de VGS
se tornando independente de VDS. Ou seja, aps o pinch-off, um aumento de VDS no implica
em aumento de ID que permanece constante (ID s cair a zero se VGS for muito negativa). O
FET nessa situao comporta-se como uma fonte de corrente. A tenso VDS onde ocorre o
pinch-off, para VGS=0 denomina-se VP (tenso VDS para que ocorra o pinch-off) e a corrente
nesse ponto IDSS (corrente entre Dreno e Source com o Gate curto-circuitado (Shorted) com
o Source (o que significa dizer que ambos tm o mesmo potencial eltrico) que a mxima
corrente de Dreno do dispositivo.
O comportamento descrito acima pode ser visto na famlia de curvas a seguir.
2
As curvas VDS X ID de um JFET REGIO REGIO DE REGIO DE

canal N mostradas ao lado, foram tra- HMICA SATURAO RUPTURA
ID (mA)
adas no Excel, com valores obtidos
atravs de ensaio no Multisim. Foi
definido um valor para a tenso VGS e
aumentado gradativamente o valor de IDSS
VDS. Tomando como exemplo VGS=0,
podemos perceber que a corrente
aumenta, quase linearmente, de zero
at pouco menos de 100mA. Essa a
regio hmica. A partir do pinch-off
(pontos pretos no grfico) a tenso
VDS continua sendo aumentada, mas
a corrente ID se estabiliza, na chama-
da regio de saturao. O valor da
tenso de pinch-off entre Dreno e
Source para VGS=0 o VP, e a corren-
te de Dreno nesse ponto a IDSS. Pa-
ra cada tenso VGS haver um valor VDS (V)
de tenso de pinch-off mas haver PONTOS DE FET CANAL N
PINCH-OFF VP (VGS = 0)
apenas um valor de VP (indicado co-
mo negativo), quando VGS=0 (em al-
guns manuais, mostrado um valor de VGSoff para determinadas condies, que pode ser uti-
lizado como VP). No grfico, VP=-5,5V e IDSS=96mA. Por fim, se a tenso limite entre Dreno e
Source for ultrapassada, o dispositivo pode ser danificado, pois entrar na regio de ruptura
para a juno, normalmente informada nos manuais com V(BR)GSS (tenso de ruptura BR =
BReakdown com Gate e Source em curto), V(BR)DSS, VDSmax, VGSOmax etc.
O comportamento observado nas curvas deve-se ao fato de que a resistncia interna
entre Dreno e Source (rds) varia em funo da polarizao do dispositivo. Quanto mais negati-
va for a tenso VGS, maior ser a resistncia entre Dreno e Source; o mesmo vale para VDS:
quanto maior essa tenso, maior ser tambm o valor da resistncia entre Dreno e Source.
As demais curvas, para valores de VGS negativos, apresentam a mesma caracterstica,
mas com correntes ID menores. Se VGS for muito negativa (no exemplo, inferior a -5V) a cor-
rente ID cai praticamente a zero.
Em resumo, como foi colocado inicialmente, em um JFET a corrente de Dreno, ID,
controlada atravs da tenso entre Gate e Source. Para se obter esse controle, a juno Ga-
te/Source deve ser polarizada reversamente, o que
significa que a corrente de Gate ser praticamente ze- D NEGATIVO EM
ro. Essa uma caracterstica importante dos FET em D RELAO A S
geral: alta impedncia de entrada.
Sendo IG igual a zero (juno PN Gate Source ID
polarizada reversamente), a corrente IS ser idntica a
ID, ou seja: G POSITIVO EM
IG = 0 e ID = I S RELAO A S VDS
N P N
Um JFET canal P apresenta as mesmas carac- G
tersticas de um do tipo canal N, mas as tenses de
polarizao sero opostas, bem como o sentido da
corrente ID, como mostrado ao lado.
A grande maioria dos transistores JFET comer- VGS
ciais do tipo canal N.
S
S O PONTO
COMUM
3
D D
esquerda, os smbolos mais utilizados para re-
CANAL
presentar os JFET. Existem outros dispositivos semi-
G G condutores cujos diagramas apresentam semelhana
N
com estes. preciso cuidado para no confundi-los.
S S Como nos diodos e transistores bipolares, a seta
D D
dos smbolos aponta o material tipo N, indicando o sen-
tido da corrente direta na juno.
CANAL
G
P G
S S
Exemplo 1
O JFET ao lado tem VGSoff=-4V e IDSS=12mA. Determine o valor m- VDD
nimo de VDD para colocar o dispositivo na regio de corrente constante, pa-
ra VGS=0. O valor de RD de 560.
RD
D
VP o menor valor de VDS para que o dispositivo entre na regio de G
saturao (regio de corrente constante), com VGS=0:
VGS S
IDSS a corrente de Dreno na regio de saturao
A tenso sobre RD ser:
Ou seja, para entrar na regio de corrente constante ou de saturao, a tenso de ali-

mentao deve ser, no mnimo, de 10,72V.
O valor de rds, a resistncia dinmica entre Dreno e Source ser:

O que acontece com a corrente de Dreno (ID), com a tenso entre Dreno e Source
(VDS) e com a resistncia dinmica entre Dreno e Source (rds) se a tenso de alimenta-
o (VDD) subir para 15V?
ID e consequentemente VRD permanecem constantes em 12mA e 6,72V
(na regio de saturao, a corrente ID constante)
Na regio de saturao, para manter a corrente de Dreno (ID) constante, a resistncia

interna do dispositivo (rds) aumenta.
4
1.1.1- CURVA DE TRANSFERNCIA DE UM JFET
Em um TBJ, a relao entre a corrente de controle (IB) e a corrente controlada (IC)

dada pelo parmetro (ou hFE): IC = X IB. Em um JFET, a tenso VGS que controla a cor-
rente ID. A relao entre essas duas variveis no linear como no caso do TBJ, e expres-
sa pela equao de Shockley:
onde:
ID a corrente de Dreno para um determinado valor de VGS
IDSS a corrente de Dreno de saturao para VGS = 0 (mxima corrente do FET)
VGS a tenso entre Gate e Source (valor negativo) para obter uma determinada
corrente ID
VP (valor negativo) a tenso de pinch-off (incio da regio de saturao) para
VGS = 0
Para o grfico da pg. 3, os valores de IDSS e VP so, aproximadamente, 96mA e -5,5V.

Resolvendo a equao para valores de VGS entre 0 e -5V, teremos as correntes ID abaixo:
VGS 0 -1 -2 -3 -4 -5 V
ID 96 64,3 38,9 19,8 7,1 0,8 mA
Com esses dados, podemos traar a curva de transferncia VGS X ID de um JFET, que
mostrada abaixo, juntamente com a curva VDS X ID. Essa curva tambm pode ser obtida pe-
lo mtodo grfico, transportando os pontos de pinch-off da curva da direita para a outra.
CURVA DE TRANSFERNCIA VGS X ID CURVAS VDS X ID
VGS (V) FET CANAL N VDS (V)
A partir da equao de Shockley, podemos isolar a varivel VGS:
e assim determinar qual deve ser a tenso VGS para obter uma determinada corrente ID. As
duas equaes mostradas servem apenas para a regio de saturao (aps o pinch-off) de
um JFET e apenas para regime contnuo, ou seja, quando no esto envolvidos sinais alter-
nados.
5
A seguir ser feita a demonstrao de polarizao de um JFET 2N5457 atravs das

equaes e tambm da reta de carga.
Exemplo 2
Dado o circuito e as curvas caractersticas do JFET 2N5457, de- VDD
termine ID e VDS para as quatro tenses de VGS mostradas no grfico da
esquerda, utilizando a equao de Shockley e tambm a reta de carga e RD
a curva de transferncia. A tenso de alimentao de 15V e RD = 3K.
RESOLUO D
G
Do grfico esquerda, podemos determinar o valor de VP, que e-
quivale ao valor de VDS para a situao de pinch-off, onde comea a regi- VGS S
o de saturao (ID constante): VP=-3,5V (indicada tambm no grfico
como VGSoff=-3,5V) e IDSS=4,7mA.
REGIO DE
SATURAO
IDSS =
4,7mA
IDQ =
ID = 2,5mA
2,5mA
VDSQ = 7,5V
VP = 3,5V
VGS = -1V
A reta de carga do circuito (em azul, com os quatro pontos de polarizao destacados)
pode ser determinada por:
Para VGS=-1V, temos que IDQ=2,5mA e VDSQ=7,5V. Na curva de transferncia, direita,

o mesmos resultados para VGS e ID so obtidos (linhas em verde).
Se calcularmos ID atravs da equao de Shockley, teremos:
Os valores de ID para os demais nveis de VGS, podem ser encontrados pelos mesmos
mtodos, e so iguais para os dois grficos, exceto por IDSS, que no da esquerda de 4,7mA
e no da direita de 5mA.
Pela equao de Shockley, teremos:
- para VGS = -2V, ID = 0,86mA
- para VGS = -3V, ID = 96A
6
Atravs do diagrama ao lado, podemos determinar as equa- VDD

es de polarizao de um JFET, relacionadas a seguir. ID
RD VRD
VDG
D
G
IG VDS
Para VGS = -1V, o resultado de ID obtido pela eq. de Shoc- VGS
IS S
kley foi 2,4mA. A partir desse valor podemos determinar os demais: VGS
Utilizando a eq. de Shockley com o termo VGS isolado, apenas para demonstrao da
frmula, temos que:
Os resultados para as quatro tenses VGS do grfico (0, -1V, -2V e-3V) so apresenta-
dos a seguir:
VGS MTODO VDS ID VRD rds
CURVAS VDS X ID 2,7 4,1 12,3 658
0 CURVA V GS X ID 0 5 15 0
EQ. DE SHOCKLEY 0,9 4,7 14,1 191
CURVAS VDS X ID 7,5 2,5 7,5 3000
-1 CURVA V GS X ID 7,5 2,5 7,5 3000
EQ. DE SHOCKLEY 7,8 2,4 7,2 3250
CURVAS VDS X ID 12 1 3 12000
-2 CURVA V GS X ID 12 1 3 12000
EQ. DE SHOCKLEY 12,4 0,86 2,6 14400
CURVAS VDS X ID 14,4 0,2 0,6 72000
-3 CURVA V GS X ID 14,4 0,2 0,6 72000
EQ. DE SHOCKLEY 14,71 0,096 0,29 153200
V V mA V
A anlise da tabela revela o que j foi discutido: quanto maior a tenso negativa de Ga-
te (VGS), menor ser a corrente ID. Isso se deve ao aumento da regio de depleo causada
pela polarizao reversa, o que aumenta o pinch-off, efeito visvel quando se calcula a resis-
tncia dinmica para corrente contnua (modelo CC) entre Dreno e Source (rds), que aumenta.
Os resultados obtidos pelos mtodos grficos e pela equao so praticamente iguais
para os pontos dentro da regio de saturao (com exceo de rd para VGS=-3V), mas, fora
dela (onde a reta de carga cruza a curva de VGS=0), isso no acontece. Fora da regio de sa-
turao, a equao de Shockley no funciona e a curva VGS X ID ligeiramente diferente da
que associa VDS X ID. Estes resultados so apenas para comprovar o funcionamento do dis-
positivo em vrias tenses VGS, principalmente quanto resistncia entre Dreno e Source.
conveniente lembrar que a equao de Shockley s pode ser utilizada em regime
contnuo, ou seja, quando no esto envolvidos sinais alternados.
7
1.1.2- FOLHA DE INFORMAES (DATASHEET) DE UM JFET
A seguir sero apresentadas partes da folha de informaes de um JFET canal N da

NXP (antiga Philips). Os principais pontos esto destacados.
8
Nas tabelas da pgina anterior e desta, aparecem alguns pontos em destaque, entre
eles os valores limite de tenso (VDS, VGDO e VGSO), de corrente (ID) e de potncia total permi-
tida (Ptot=VDSID) para o dispositivo, alm de IDSS (corrente ID para o incio da regio de satura-
o quando VGS=0), que sero utilizados para polarizao do dispositivo. Tambm V(BR)GSS
(tenso de ruptura breakdown da juno Gate Source) e IGSS (corrente reversa de Gate).
A tabela abaixo mostra os valores de yfs (ou gm) e de yos, respectivamente transcon-
dutncia e admitncia de sada do dispositivo, que sero usadas no modelo CA e explicadas
mais frente.
.
As curvas abaixo so para o BF245C. Compare-as com as da pg. 5, e tambm com

as do BF245B (pg. 14 e 15), e verifique diferenas e similaridades.
9
1.1.3- POLARIZAO DE UM JFET
VDD A polarizao de um JFET canal N, como j demonstra-

ID
do, necessita uma tenso negativa no Gate do dispositivo. O
uso de duas fontes nem sempre possvel, mas existe outra
RD VRD maneira de obter a polarizao adequada, denominada auto-
polarizao, que pode ser vista no diagrama ao lado, e que
VDG
consiste na introduo de um resistor de Source, RS e outro de
D
IG = 0 G Gate, RG.
VDS Como a corrente de Gate zero, a tenso sobre RG tam-
RG ID S bm ser zero. Isso significa que VG = 0 (potencial de terra). A
VRG VGS
tenso VRS ser o produto de RS por ID, o que resulta em um
valor positivo em relao ao terra. Supondo RS = 1K e ID =
RS VRS
3mA, VRS ser de 3V. Como VG zero, teremos que a tenso
de Source ser de +3V em relao ao Gate, ou seja, VGS = -3V,
polarizando reversamente a juno Gate Source.
O valor de RG geralmente bem alto, pois uma das prin-
cipais caractersticas de um JFET seu alto valor de impedncia de entrada (Zin), em funo
da polarizao reversa Gate Source e um RG de valor baixo diminuiria Zin. Os valores de RD e
RS dependem do ponto de polarizao (ID e VDS) desejado para o circuito.
Exemplo 3 VDD
Para o JFET do diagrama ao lado, sabe-se que ID
VDD=12V, RG 12M, RD + RS = 5K, ID=2mA e VGS=-1,5V. De-
RD VRD
terminar VDS e os valores de RD e RS.
VDG
D
IG = 0 G
}
VDS
RG ID S
VRG VGS
RS VRS
ou
10
VDD
Outra forma de autopolarizao atravs de um divisor
resistivo na base, como mostrado ao lado. Desta maneira, pos-
svel definir uma tenso VG (igual a VRG2) para polarizar o Gate,
ID
juntamente com a tenso sobre RS. Como IG = 0, a estabilidade
do divisor de tenso RG1 RG2 est garantida. Novamente, devem
RG1 VRG1 RD VRD
ser utilizados valores altos em RG1 e RG2, para no diminuir a
impedncia de entrada do dispositivo. VDG
D
G
Exemplo 4 IG = 0 VDS
Para o circuito ao lado, VDD=10V, RG1=3,3M, ID S
RG2=680K, RS = 500 e RD = 1K. Para VDS=3V, determine ID VGS
e VGS.
RG2 VRG2 RS VRS
1.1.4- O AMPLIFICADOR DE PEQUENOS SINAIS COM JFET
Este tipo de dispositivo no apresenta um ganho de tenso to elevado quanto um

TBJ, sendo mais adequado seu uso quando se necessita de uma alta impedncia de entrada
(Zin). Vrios estgios amplificadores, incluindo JFET e TBJ, so normalmente utilizados para
aliar as caracteristicas mais interessantes de cada um desses dispositivos. Os capacitores C1,
C2 e C3 tm as mesmas funes que os do circuito similar com TBJ.
VDD
RD
D
G C2
Vo
C1 S
Vi
RG RS
C3
C1 e C2 so capacitores de acoplamento, e isolam, respectivamente, o nvel contnuo

de polarizao de Gate e Dreno da fonte CA na entrada e da carga na sada. C3 o capacitor
de desacoplamento, que impede que a variao da corrente ID causada pelo sinal CA de en-
trada desenvolva uma tenso sobre RS, alterando o ponto de polarizao do circuito (reali-
mentao negativa), o que diminuiria o ganho de tenso do estgio, como ser visto mais a
frente.
11
DVGS=
2V
DIDS
7mA ponto Q
DVDS
4V
A variao de tenso imposta na entrada do circuito pelo sinal Vi, provocar uma alte-
rao na polarizao CC: durante o semiciclo positivo, VGS fica menos negativa e durante o
semiciclo negativo VGS fica mais negativa. Isso causar uma mudana correspondente em ID,
e consequentemente na tenso entre Dreno e Source (sada do circuito). Esse efeito pode ser
obervado no grfico acima. importante notar que o sinal de sada (VDS) est defasado de
180 (sofre inverso de fase) em relao ao de entrada (VGS).
Esse grfico apenas um esboo para demonstrar o comportamento do circuito. O m-
todo mais adequado para a soluo em regime CA o dos parmetros hbridos, que associa
em um mesmo circuito equivalente do quadripolo do dispositivo estudado, variveis como
Condutncia (G), Admitncia (Y) e Resistncia (R).
12
1.1.4a- PARMETROS HBRIDOS EM TRANSISTORES JFET

O chamado modelo hbrido de um JFET mostrado abaixo:
a corrente como a fonte de corrente
ID IG=0 depende da
controlada pela tenso o circuito de Gate tenso de entrada (vgs)
IG=0
polarizao reversa da ID VGS fica em aberto e da transcondutncia (gm)
juno Gate Source G D
D
G modelo id
hbrido vgs rd vo
IG=0 S
S
VGS vgs x (-gm)
J sabido que a tenso Gate Source (VGS) controla a corrente de Dreno (ID). Preci-
samos agora determinar qual a relao matemtica entre essas duas variveis para um sinal
CA (a eq. de Shockley vista anteriormente serve apenas para sinais contnuos). Essa relao
o parmetro gm, denominado transcondutncia (g o smbolo de Condutncia, o inverso da
Resistncia, aqui usado em minsculo para designar um parmetro varivel), e que aparece
nos manuais como yfs, onde y indica Admitncia, que o inverso da Impedncia, f de forward
(direto) representa um parmetro de transferncia direta e s indica que o terminal de refern-
cia (ligado entrada e sada do quadripolo) o Source.
O gerador de corrente definido por:
e a tenso vo por:
expresso que define a relao entre a tenso de sada (vo) e a de entrada (vgs) do
JFET, onde:
vo e a tenso CA na sada (sinal amplificado)
vgs e a tenso CA na entrada (sinal que ser amplificado)
gm a transcondutncia do JFET, detalhada adiante
rd a impedncia entre Dreno e Source para o sinal CA, tambm detalhada adi-
ante
O sinal negativo em gm indica a inverso de fase entre entrada e sada. A unidade de

medida dos parmetros gm e yfs, dada em Siemens (S), e em alguns manuais em mhos
(inverso de ohms).
13
Em seguida, ser demonstrada a determinao dos parmetros gm e ZO do dispositivo,

sendo que este ltimo (ZO) refere-se apenas impedncia de sada do JFET, sem levar em
conta os resistores externos de polarizao, cuja influncia ser considerada mais adiante. Os
valores utilizados sero os mesmos do Exemplo 5, que ser visto mais a frente, utilizando o
BF245B.
Do grfico abaixo, podemos observar que, para uma variao de cerca de 0,47V em
VGS, teremos uma variao correspondente de cerca de 1,5mA em ID.
O parmetro gm (tambm descrito nos manuais com yfs ou gfs) representa o quanto
uma variao de tenso de entrada (vgs) afeta a corrente de sada (id) e pode ser determinado
por:
Do manual, na pg. 9, podemos constatar que o parmetro yfs definido na faixa de

3mS a 6,5mS. Isso significa que haver um valor diferente para cada ponto da curva. O que
foi encontrado acima para VGS=-1,5V com uma variao (DVGS) de cerca de 0,24V.
DID =
1,5mA
DVGS =
0,47V
VGS =
-1,5V
14
A impedncia de sada Zo do dispositivo ser:
O parmetro yos a admitncia (y) (inverso da impedncia) da sada (o) com o terminal
Source (s) como ponto comum entre entrada e sada. Esse parmetro pode ser determinado
atravs da variao de VDS para uma certa variao de ID, como mostrado no grfico abaixo.
Ento,
Do manual, na pg. 9, podemos ver que o valor tpico para yos de 25S, ou:
Obs.: O valor de DID encontrado no grfico foi bastante aproximado, pois no h reso-
luo para uma determinao exata.
ponto Q
DID =
0,1mA DVDS=
4V
15
At agora, apenas o modelo do transistor JFET foi visto. preciso introduzir os compo-
nentes do circuito da pg. 11. Esse procedimento envolve algumas etapas que sero vistas a
seguir.
Para regime CA, os capacitores e a fonte VDD comportam-se como curtos circuitos para
o sinal alternado. Pode se obervar que o capacitor C3 coloca em curto tambm o resistor RS,
que deixa de fazer parte do circuito CA (mas continua com seu papel na autopolarizao, no
circuito CC), e que o curto representado pela fonte VDD coloca o resistor RD em paralelo com
os terminais de Dreno e Source.
Em seguida, o modelo hbrido proposto na pg. 13 ser acrescido dos resistores RG e
RD, resultando no circuito equivalente da direita. O resistor RG influi apenas na impedncia de
entrada do circuito.
VDD
RD
G D

D
G C2 id
vgs RG rd RD vo
C1 S
S
RG RS vgs x (-gm)
C3
Analisando o modelo, podemos observar que a tenso de sada vo ser:
A impedncia de entrada ser o prprio valor de RG, e a de sada igual ao paralelo de rd

com RD:
O ganho de tenso do estgio ser definido por:
GANHO DE TENSO
COM O CAPACITOR C3
O ganho de tenso ser negativo em funo da inverso de fase entre os sinais de en-
trada e sada do estgio.
Caso o capacitor de desacoplamento de Source, C3, seja retirado, ocorrer a despola-
rizao CC do transistor, o que levar a queda no ganho (diminuio da tenso na sada).
Nesse caso, o clculo da tenso de sada ser mais complexo, como mostrado abaixo:
GANHO DE TENSO
SEM O CAPACITOR C3
O valor da transcondutncia gm aparece sem o sinal negativo no denominador da e-

quao acima.
16
Exemplo 5
Para o circuito abaixo, que utiliza um JFET BF245B, determinar o valor dos resistores
RD e RS, os ganhos de tenso com e sem o capacitor de desacoplamento e as impedncias
de entrada e sada. Sabe-se que VDD=15V, VGSQ=-1,5V, VDSQ=10V, RG=1M, Vi=1Vpp e
f(vi)=1KHz. Comprovar os resultados atravs do mtodo grfico (curvas caractersticas).
VDD
RD
D
G C2
Vo
C1 S
Vi
RG RS
C3
Para sinal contnuo (regime CC)

Para o grfico da prxima pgina, o ponto quiescente (ponto Q) ser na interseco da
curva VGS=-1,5V com a linha perpendicular ao ponto VDSQ=10V. A reta de carga do circuito
deve passar pelo ponto Q e pelo ponto de tenso VDD=15V, e chegar at o eixo das correntes
de Dreno, onde se pode determinar que ID=12mA. A IDQ aproximadamente 4mA.
Como visto anteriormente, quando se utiliza apenas o resistor RG (sem divisor resistivo
RG1 RG2), a tenso VRS ser igual a VGS.
Confirmando a reta de carga, da pgina seguinte:
E o ponto quiescente para VGSQ=-1,5V:
VDSQ=10V e IDQ=4mA
17
ID=
12mA
IDQ= ponto Q
4mA
VDSQ=
10V VDD= 15V
Para sinal alternado (regime CA)

Aplicando a equao vista anteriormente para o sinal de 1Vpp proposto, teremos:
O ganho de tenso (com C3 instalado) ser, portanto:

GANHO DE TENSO
COM O CAPACITOR C3
O ganho de tenso AV (com C3 instalado) pode ser determinado tambm pela expres-
so abaixo, j mostrada anteriormente:
18
As impedncias de entrada e sada sero:

Caso rd>>RD, o valor de Zo
ser praticamente igual a RD.
Sem a presena de C3, a tenso de sada deve diminuir por conta da realimentao
negativa:
Ou seja, a tenso de sada cai para:

GANHO DE TENSO
SEM O CAPACITOR C3
A perda em dB causada pela retirada do capacitor C3 pode ser calculada por:
onde vo ser a tenso sem o capacitor e vi com o capacitor.
Anlise atravs das curvas caractersticas

Este um mtodo aproximado, apenas para demonstrao dos conceitos envolvidos.
Para esta anlise ser correta, necessrio introduzir um novo conceito a respeito da
reta de carga traada anteriormente para regime CC (pgs. 17 e 18). No clculo anterior, a
corrente ID foi determinada para a soma de RD e RS, mas, para o sinal alternado, o capacitor
C3 funciona como um curto, o que elimina o resistor RS do clculo. Por outro lado, o valor da
impedncia de sada rd do JFET (ligada em paralelo com RD para o regime CA) deve ser con-
siderada. O clculo de ID para traado da reta de carga para regime CA ficar assim:
O valor calculado est fora do grfico, que dever ser adaptado como mostrado na p-
gina seguinte. A nova reta de carga (em azul) dever ligar ponto de corrente calculado acima
(ID= 17,52mA) com o ponto quiescente CC determinado anteriormente.
O semiciclo positivo do sinal de entrada vi, altera VGS de -1,5V para -1V, o que causa
uma mudana de iD para cerca de 5,8mA; a variao correspondente de VDS oposta, pois
essa tenso cai para aproximadamente 8,7V, o que comprova a inverso de fase deste tipo
de amplificador. No semiciclo negativo da entrada, ocorre o oposto do que foi mostrado aci-
ma.
O valor de DID foi cerca de 3,4mA, e o de DVDS foi prximo de 2,5V. Os valores encon-
trados so bem prximos dos obtidos pelo mtodo algbrico, na pgina anterior.
Na pg. 21, so apresentados dois oscilogramas referentes a um circuito real, montado
com um BF245B e resistores de polarizao de valor igual ao calculado (trimpots ajustados).
Os capacitores C1 e C2 utilizados foram de 2,2F e C3 de 22F (as capacitncias necessrias
tanto para acoplamento quanto desacoplamento so bem menores do que nos circuitos com
TBJ, em funo das maiores impedncias do JFET).
O primeiro oscilograma, para C3 conectado, mostra que para uma entrada de 1Vpp
(CH1), a sada foi de 3,28Vpp (CH2), pouco acima do calculado (2,74Vpp); no segundo, foi
retirado o capacitor C3, o que causa uma realimentao negativa no circuito, diminuindo a
tenso de sada e consequentemente o ganho de tenso do estgio. Neste caso, o valor da
tenso de sada caiu para 1,44Vpp, tambm prximo ao calculado acima, que foi de 1,26Vpp.
Nos dois oscilogramas pode ser observada, tambm, a defasagem de 180 entre entrada e
sada.
19
A tabela abaixo compara os resultados obtidos em regime CA para os dois mtodos

tericos e o mtodo grfico, com o capacitor C3 instalado.
MTODO DID Dvo AV Os valores de DID da tabela foram deter-
PARMETROS HBRIDOS 3,2* 2,74 2,74 minados por (DVRD foi medida no circuito):
RETA DE CARGA 3,4 2,5 2,5
CIRCUITO REAL 3,34** 3,28 3,28
mA V - e
Apesar do resultado de vo para a monta-

gem real (cerca de 25% superior aos valores te-
ricos), podemos afirmar que os mtodos propostos so confiveis para se obter valores apro-
ximados do comportamento desse tipo de circuito (todos os outros valores medidos, inclusive
os de polarizao CC, mostrados no quadro abaixo, foram muito prximos aos tericos). A
montagem final pode precisar de pequenos ajustes, caso se deseje obter exatamente os valo-
res de projeto. A correta obteno e interpretao dos parmetros do dispositivo essencial.
VALORES MEDIDOS
ID=
17,52mA VRS=1,5V; VRD=3,5V; VDS=10V
S
=
DV G V
1
DID=
3,4mA ponto Q
DVDS=
2,5V
20
21
EXERCCIOS
1.1- Para o grfico da pgina 3, determine os valores de rds para as condies da tabela
abaixo. Sublinhe os valores da regio de saturao.
VDS
1V 5V 12V
VGS=0
VGS=-3V
rDS ()
Resp.: (VGS=0) 33,3; 52,6, 116,5 (VGS=-3V) 83,3, 238,1, 521,7
1.2- Comprove todos os valores (oriundos de grficos ou equaes) da tabela da pg. 7,

para VGS igual a zero, -2V e -3V.
1.3- Para os valores mximos de IDSS e VGSoff (VP) de um BF245B (ver manual na pg. 8),
determine os valores de ID para tenso VGS de 0, -1V e -4V.
Resp.: 15mA, 11,48mA e 3,75mA
1.4- Para os valores mximos de IGSS de um BF245 (ver manual na pg. 8), determine sua
resistncia de entrada (Rin ou rgs) para as condies de teste do manual, a 25C e a 125C.
Resp.: 4G e 40M
1.5- Para o circuito bsico de polarizao de um JFET canal N com divisor resistivo, so
conhecidos: VDD=15V, RG1=18M, RG2=12M, RS+RD=4,5K, ID=2mA, VGS=-1V. Pede-se:
a- desenhe o circuito;
b- determine o valor de VDS;
c- determine os valores de RS e RD;
Resp.: 6V, 3,5K, 1K
1.6- Para a mesma configurao do exerccio 1.5, sabem-se as seguintes informaes:

VP= -3V, IDSS=9mA, VG=5V (tenso entre Gate e terra), ID=4mA, VD=11V (tenso entre Dreno
e terra). A corrente no divisor de tenso deve ser de 5A. Pede-se:
a- desenhe o circuito;
b- determine o valor de todos os resistores;
c- indique no circuito, todas os valores de resistncias, tenses e correntes.
Resp.: 2M, 1M, 1K, 1,5K
1.7- Para o mesmo JFET do exerccio 1.6, pede-se:

a- desenhe o circuito do amplificador de pequenos sinais a partir do diagrama original;
b- determine o ganho de tenso do circuito, supondo uma tenso de entrada senoidal
de 0,5Vpp, sendo gm = 6mS e yos = 25S;
c- determine o novo ganho sem o capacitor de desacoplamento C3 e a queda em dB
em relao ao item anterior ( dB=20log(vo/vi) onde vo ser a tenso sem o capacitor
e vi com o capacitor).
Resp.: -5,85, -0,6, -19,78dB
22
1.8- Um JFET foi montado em um circuito com divisor de tenso resistivo no Gate e resisto-
res de Source e Dreno. Do JFET sabe-se que VP=-3V e que IDSS=9mA. A corrente no
divisor de tenso deve ser de 50A. Desenhe o circuito e determine os valores de to-
dos os resistores, para que VG=5V, ID=4mA, VD=11V. A fonte VDD de 15V.
Resp.: 200K, 100K, 1K, 1,5K
1.9- O circuito do exerccio anterior foi adaptado para trabalhar com sinais alternados, atra-
vs de capacitores de acoplamento e desacoplamento, todos de valores elevados e
adequados s suas funes no circuito. Sabendo-se do JFET que yfs=4mS (gm) e que
yos=40S, desenhe o novo circuito e determine Zi, Av, e Zo.
Resp.: 66,7K, -3,85, 962
23
24
1.2- TRANSISTORES MOSFET
Alm do JFET existe, como j comentado, outro tipo de Transistor de Efeito de Campo,
que o MOSFET. um dispositivo mais moderno que o JFET e, atualmente, mais utilizado
do que ele. Existe em dois tipos bsicos: o de depleo (depletion) e o de intensificao (e-
nhancement). Ambos podem ter, como o JFET, canais dos tipos N ou P, e so denominados,
respectivamente, NMOS e PMOS.
O termo MOSFET significa Transistor de Efeito de Campo com Semicondutor de xido
Metalizado (Metal Oxide Semiconductor Field Effect Transistor). Os dois tipos existentes, de-
pleo e intensificao, apresentam algumas diferenas entre eles, mas ambos tm os mes-
mos princpios bsicos de funcionamento dos JFET, e tambm sua caracterstica de permitir o
controle da corrente de Dreno atravs da tenso aplicada entre Gate e Source.
1.2.1- MOSFET TIPO DEPLEO
construdo sobre uma base denominada substrato (SS), que est, na maioria dos
dispositivos, interligada ao Source (quando no est, o substrato forma um quarto terminal
denominado SS, que pode funcionar como um se- DRENO CANAL
XIDO
gundo Gate). Regies dopadas so criadas no (D) N
substrato, formando Dreno e Source e, entre elas,
um canal. Os terminais de Dreno e Source so
N
interligados atravs de contatos metalizados a es-
METAL
sas regies, enquanto que o Gate isolado eletri- (CONTATOS)
camente por uma camada feita de xido de Silcio
(SiO2). Ao lado, pode ser visto um MOSFET canal SUBSTRATO
N
GATE P
N, que montado sobre um substrato tipo P. Fica SUBSTRATO
(G) (SS)
claro que, estando o Gate isolado do material se-
micondutor por um xido, no existir corrente de
Gate, independente da polaridade da tenso entre N
Gate e Source. Essa caracterstica (alta impedn-

cia de entrada) que j foi vista nos JFET, apenas SOURCE REGIES
para polarizao reversa Gate/Source, aqui ain- (S) DOPADAS TIPO N
da maior, devido isolao eltrica.
Abaixo, esquerda, temos o modelo de um MOSFET canal P onde, obviamente, tudo
inverso em relao ao anterior, e direita os smbolos de ambos (a seta, como no caso de
outros semicondutores, aponta o material tipo N, neste caso do canal, e no do substrato). O
Gate mostrado isolado do canal, e este representado pela linha contnua que liga Dreno e
Source. O substrato (onde est a seta) aparece ligado ao Source (forma mais comum).
DRENO CANAL
XIDO
(D) P D
P CANAL N
G
S
SUBSTRATO
P
GATE N
SUBSTRATO D
(G) (SS)
CANAL P
P G
S
SOURCE REGIES
(S) DOPADAS TIPO P
25
De forma semelhante ao JFET, os MOSFET do tipo depleo tm uma baixa resistn-

cia entre Dreno e Source, mesmo com VGS=0, em funo do canal que liga esses dois termi-
nais, e que possui portadores de carga (eltrons para o tipo N e lacunas para o P). Por esse
motivo, comparado ao contato normalmente fechado de um rel (NC - Normally Closed =
NF Normalmente Fechado), que abre quando a bobina do referido rel energizada (quan-
do VGS<0). Como em outros dispositivos j vistos, a partir da polarizao de Gate, consegue-
se controlar a resistncia Dreno Source.
Se for aplicada ao Gate de um MOSFET canal N (NMOS), uma tenso negativa, o
campo eltrico repelir os portadores de carga (eltrons) do canal, fazendo com que este
passe a ter uma maior resistncia eltrica (ID ser menor). Se por outro lado, a tenso aplica-
da ao Gate for positiva, mais portadores de carga (eltrons) sero atrados para o canal, fa-
zendo com que a resistncia deste diminua (ID ser maior). Como nos JFET, para uma VGS=0,
teremos certa corrente de Dreno, denominada IDSS. As trs situaes so mostradas abaixo.
ID=IDSS
DRENO
(D)
PORTADORES DE
N CARGA
IDSS (ELTRONS)
--
- -
- -
--
- -
-- SUBSTRATO VDD
N P
GATE --
- -
(G) --
- -
- -
VGS=0 --
CANAL N
SOURCE
(S)
ID<IDSS ID >IDSS
DRENO DRENO
(D) (D)
PORTADORES DE PORTADORES DE
N CARGA N CARGA
(ELTRONS) (ELTRONS)
ID ID
CAMPO
-- CAMPO - -
ELTRICO DO
- - ELTRICO DO - - -
- GATE (POSITIVO)
- - -- GATE (NEGATIVO) -
- -
REPELE - -
- - ATRAI ELTRONS
- -- - -
-
ELTRONS - -
- - - - - VDD
VDD
N
- N
- -- -
-
GATE - - GATE - - -
- SUBSTRATO (G) - - - - SUBSTRATO
(G)
- - P
-
- -
P
- - - - - -- -
-
-
-
-- -
- - - -
- CANAL N
VGS<0 CANAL N
VGS>0
N N
SOURCE SOURCE
(S) (S)
Portanto, em um MOSFET do tipo depleo de canal N, uma tenso negativa entre Ga-
te e Source diminui a corrente ID, enquanto que uma tenso positiva entre Gate e Source au-
menta essa corrente, e mesmo com VGS=0, haver corrente ID.
26
As curvas caractersticas VDS X ID mostram o comportamento de um MOSFET canal N.

OHMIC Quando VGS negativa, a
REGION SATURATION REGION corrente ID diminui. O grfico mostra
essa regio como sendo o modo de
depleo (Depletion Mode). O termo
depleo significa, aqui, diminuio,
no caso, dos portadores de carga
do canal.
Para valores positivos de
VGS, a corrente ID aumenta. Essa
regio denominada, no grfico, de
Enhancement Mode, que neste ca-
so tem um sentido de enriquecimen-
to ou intensificao, representando
o aumento dos portadores de carga
do canal. necessrio no confun-
dir esta regio de trabalho de um
MOSFET do tipo depleo com o
outro tipo de MOSFET, denominado de intensificao (enhancement). Como nos JFET, a re-
gio hmica, esquerda, comporta-se como uma resistncia, e na regio de saturao, di-
reita, a corrente ID permanece constante.
Para um MOSFET do tipo canal P (PMOS), todas as polarizaes sero inversas.
De forma semelhante aos JFET, a corrente ID para VGS=0 chama-se IDSS. A tenso VGS
que leva ID a zero, e que se chama VP (de pinch-off) no JFET, nos MOSFET denomina-se, na
maioria dos manuais, VGS(th) (th de threshold, ou limiar, no caso, do corte na corrente ID). A
equao de Shockley, em seus dois formatos, utilizada nos JFETS, continua valendo para os
MOSFETS do tipo depleo, apenas substituindo VP por VGS(th):
e pode ser utilizada para os clculos bsicos de polarizao do dispositivo, em conjunto com
a curva de transferncia VGS x ID, como a mos-
trada abaixo, para o MOSFET tipo depleo,
canal N, BSP149 cuja datasheet ser mostrado
adiante.
A partir da curva, podemos determinar
os valores aproximados de VGS(th) (circulo ver-
melho, quando ID cai a zero) e de IDSS (linhas
em vemelho, quando VGS=0), respectivamente
-1V e 0,42A.
Atualmente so encontrados MOSFET
para correntes de Dreno muito altas, utilizados
em circuitos de potncia, enquanto que os FET
so para correntes baixas, geralmente utiliza-
dos como amplificadores de pequenos sinais.
IDSS0,42A
Na prxima pgina ser mostrado um
exemplo de polarizao.
ID=0,2A
VGS=-0,31V
VGS(th)-1V
27
Exemplo 6 VDD
Para o MOSFET BSP149, cuja curva de transferncia est na pgina
anterior, determine os valores de RD e RS, para ID=200mA e VDS=4V (circui-
to com autopolarizao). O valor de RG ser de 10M e VDD=12V. RD
Da curva, foram determinados os valores de VGS(th)=-1V e D
IDSS=0,42A. Aplicando a eq. de Shockley temos:
G
S
RG RS
Como VG=0 (no h corrente de Gate, logo VRG=0), VRS=VGS=0,31V,

e IS=ID.
A resistncia interna entre Dreno e Source do MOSFET, rds, ser:
A comprovao (aproximada) pode ser vista, em azul, no grfico da pgina anterior.
Exemplo 7
Para o mesmo MOSFET do exerccio anterior, sendo Idiv=1A, ID=150mA, VDS=8V e
VD=10V e ,VDD=18V determine os valores de todos os resistores
VDD
do circuito ao lado (polarizao por divisor de tenso) e tambm
indique, no diagrama, todas tenses do circuito.
RD
RG1
D
G
S
RG2 RS
Os circuito dos dois exemplos acima foram ensaiados no Multisim (arquivos Exemplos
6 e 7.ms13), e os resultados, que aparecem na prxima pgina, so bem prximos dos calcu-
lados.
28
Exemplo 6
+ -
0.206 A
R4
38.45
V1
12V
BSP149
+ +
3.747 V 4.067 V
- -
R3
R2
10M +
1.55 0.319 V
-
Exemplo 7
+ -
0.156 A
V2 R5
18V 53.33
R7
16.4M BSP149 + +
7.605 V 9.7 V
- -
R6
R1
1.6M +
13.33 2.079 V
-
U9
V -0.413
+ -
DC 10MOhm
29
1.2.2- FOLHA DE INFORMAES (DATASHEET) DE UM MOSFET TIPO DEPLEO
Sero apresentadas algumas das caractersticas do BSP149, do fabricante alemo In-

fineon, escolhido por ser um dos possveis de ser simulados na verso do Multisim do autor.
Esse dispositivo possui um encapsulamento SMD (Surface Mounting Device = Dispositivo de
Montagem de Superfcie) diferente dos encapsulamentos tradicionais, denominados, entre
outros acrnimos, de PTH (Pin Through Hole = Pino Atravs de Furo).
30
Uma das caractersticas destacadas no manual RDS(on), max , que a maior resistncia
entre Dreno e Source na conduo (condio on), neste caso, de 3,5. A corrente mxima de
Dreno, ID e a potncia mxima (entre Dreno e Source) Ptot, ambas para 25C, so, respecti-
vamente, 0,66A e 1,8W. A tenso mxima entre Dreno e Source (tenso de ruptura ou BRe-
akdown), V(BR)DSS de 200V e a tenso de limiar de Gate VGS(th) aparece como um valor entre
-2,1V e -1V (neste caso, mais correto usar o valor do grfico, determinado na pg. 27, que
foi de -1V). A resistncia entre Dreno e Source na conduo (RDS(on)), variando entre 1,7 e
3,5 tambm mostrada, bem como a transcondutncia (gfs ou gm, relao entre ID e VGS)
entre 0,4S e 0,8S. Finalmente, as caractersticas do diodo reverso so apresentadas (ver de-
talhes na pg. 33).
31
32
Em alguns manuais, um diodo aparece no smbolo dos MOSFET, ligado inversamente

entre Dreno e Source. Esse diodo existe em todos esses dispositivos, constitudo pela juno
PN entre o Substrato (SS) e o Dreno (representado em azul abaixo). Como em boa parte des-
ses dispositivos o Source interligado ao Substrato (linhas em vermelho, abaixo), esse diodo
ficar efetivamente entre Dreno e Source.
DRENO
(D)
DRENO
(D)
N
SUBSTRATO
N
GATE P GATE
SUBSTRATO
(G) (SS) (G)
N
SOURCE
(S)
SOURCE
(S)
Esse diodo pode ser utilizado para absorver o pulso reverso que ocorre quando do a-
cionamento de cargas indutivas, como foi explicado anteriormente nos Transistores Bipolares
de Juno.
Especial ateno deve ser dada a este diodo quando os dispositivos estudados forem
utilizados em ponte (circuito tambm j estudado em TBJ). Para isso, ver artigo em:
https://toshiba.semicon-storage.com/info/docget.jsp?did=13416
1.2.3- UTILIZANDO UM MOSFET COMO GERADOR DE CORRENTE CONSTANTE
Uma das caractersticas a serem lembradas dos MOSFET do tipo depleo sua baixa
resistncia entre Dreno e Source, mesmo quando a tenso VGS zero. Isso faz com que eles
sejam teis em algumas funes especficas, como um gerador de corrente constante, que
um dispositivo que mantm a corrente em uma carga fixa em um determinado valor, indepen-
dente da resistncia da carga e da tenso da fonte.
Atravs da curva de transferncia da pgina anterior (e tambm na pg. 27), vimos que
quanto mais negativa a tenso VGS, menor ser a ID, chegando a zero quando VGS=-1V.
No circuito abaixo, o valor de RS calculado em funo da corrente desejada na carga.
A tenso sobre esse resistor ser a mesma aplicada entre Gate e Source, com negativo do
lado do Gate:
IS=ID=IL O valor do resistor RS calculado em

D S funo da corrente desejada na carga
(IS=ID=IL).
VGS RS
VCC Se a corrente ID tender a aumentar (em
funo de um aumento de VCC ou diminuio
G
RL de resistncia RL), VGS se tornar mais nega-
tiva, o que aumentar a resistncia interna
rds, limitando ID. Ou seja, a corrente da carga
ser sempre constante, independente da ten-
so da fonte ou da resistncia da carga.
33
Sistemas de iluminao com LED se utilizam desse recurso, pois a luminosidade do

dispositivo proporcional corrente. No exemplo a seguir, veremos um MOSFET sendo utili-
zado como gerador de corrente constante para um conjunto de LED de alto brilho.
Exemplo 8
Deseja-se acionar, simultaneamente, trinta LED de alto brilho a partir de uma fonte de
12V, corrente contnua, que pode sofrer variaes de 10% na tenso. Os LED precisam ser
alimentados com uma corrente constante de 30mA, e a tenso sobre cada um deles, para
essa corrente, de cerca de 3,3V. Projetar um circuito utilizando o BSP149, funcionado como
gerador de corrente constante para essa finalidade. Verifique tambm se a potncia mxima
sobre o transistor, no pior caso, no ser excedida. Deve ser utilizado um arranjo de conexo
dos LED adequado s caractersticas da fonte e do transistor.
Como a tenso de alimentao de 12V, apenas trs LED podero ser ligados em s-
rie, totalizando 9,9V (3 x 3,3V). Dez desses grupos de trs LED em srie sero ligados em
paralelo para totalizar os trinta propostos. A tenso do grupo ser de cerca de 9,9V e a cor-
rente total de 300mA (10 x 30mA). O grupo ser representado por um nico LED, com essas
caractersticas.
300mA
3,3V
300mA
30mA 30mA 30mA 30mA 30mA 30mA 30mA 30mA 30mA 30mA
9,9V 3,3V 9,9V
3,3V
IS=ID=IL 300mA
D S
VGS RS
VCC
G
9,9V
12V15%
O circuito o mesmo mostrado na pgina anterior. A partir da curva de transferncia do

transistor, determinamos que, para ID=0,3A, a tenso VGS ter de ser aproximadamente
0,17V. O valor de VGS tambm pode ser obtido pela equao de Shockley modificada:
34
O valor de Rs ser (para o valor obtido da equao):
A potncia mxima dissipada pelo transistor ser:
Do manual, sabemos que a corrente mxima ID de 0,66A, e o circuito consome me-

nos de metade (IL=0,3A); a potncia mxima do dispositivo (Ptot) de 1,8W e na pior situao
(mxima tenso de entrada) a potncia chegou, no circuito, a 943mW. Nos dois casos, por-
tanto, o transistor est trabalhando dentro e suas caractersticas limite.
Foi feita uma simulao no Multisim (Exemplo 8.ms13), que mostrada a seguir, com
resultados bem prximos dos calculados.
V 3.046
+ -
BSP149
Q1
Rs + -
Tj
Tc
0.303 A
.52
S1 Key = V
S2 Key = C
V -0.158
+ -
10.8V 13.2V +
9.997 V
33 10 -
Foram colocadas chaves no circuito para possibilitar a seleo da tenso de entrada

(12V10%) e carga (33 a resistncia do conjunto dos LED, obtida por 9,9V/0,3A; 10
uma resistncia apenas para testar o efeito de corrente constante independente de tenso de
entrada e carga*). Os resultados obtidos na simulao, para as seis combinaes possveis
de tenso de entrada e resistncia de carga esto na tabela abaixo, onde pode ser observado
o correto funcionamento do circuito. Os valores de rds foram calculados atravs de VDS/IL.
Vi RL IL VL VDS VGS rds
33 298 9,8 0,8 -0,155 2,7
10,8
10 303 3,0 7,6 -0,158 25
33 303 10,0 1,8 -0,158 5,9
12,0
10 303 3,0 8,8 -0,158 29
33 303 10 3 -0,158 9,9
13,2
10 303 3 10 -0,158 33
V mA V V V
* O valor da resistncia de carga no pode ser to alto que leve o produto RLxIL a ser
maior que a tenso da fonte.
35
EXERCCIOS
1.10- Refaa os desenhos da pg. 26 e esboce as curvas VDS X ID da pgina seguinte, para
um MOSFET tipo depleo canal P.
1.11- Verifique onde, para a tabela da pg. 35, a Ptot do transistor utilizado ultrapassada, e
analise o que levou a isso.
Resp.: 2,3W, 2,67W e 3,03W; RL muito baixa VDS alta.
1.12- preciso fornecer uma corrente constante de 150mA a uma determinada carga. O
MOSFET canal N do tipo depleo utilizado tem as seguintes caractersticas: Ptot=1,5W
, IDSS=300mA e VGS(th)=-2V. Desenhe o diagrama e determine:
a- o valor de RS;
b- considerando VCC constante em 15V, o menor valor de RL possvel para o circuito;
c- considerando RL constante em 40, a maior tenso de alimentao para o circuito.
Obs.: para os itens b- e c- ,considerar o fator de segurana 1,5 para a potncia.
Resp.: 3,9; 51,63; 13,26V.
1.13- No exemplo 8, pg. 34, o que acontece se um dos LED abrir?
36
37
1.2.4- MOSFET TIPO INTENSIFICAO (ENHANCEMENT)
O MOSFET do tipo intensificao (enhan- REGIO DOPADA

TIPO N
cement = aumento, intensificao) tem uma DRENO
XIDO
construo semelhante ao visto anteriormente (D)
(depleo), mas um funcionamento totalmente
diferente. Como pode ser visto ao lado, no exis- SEM
N
te um canal entre as regies dopadas de Dreno e CANAL
METAL
Source e a equao de Shockley no se aplica a (CONTATOS)
este tipo de transistor. A corrente de Dreno ze-
SUBSTRATO
ro at que a tenso entre Gate e Source (VGS) P
atinja determinado valor, ou seja, a resistncia GATE SUBSTRATO
(G) (SS)
entre Dreno e Source muito alta sem a polari-
zao de Gate adequada, pois no existem por-
N
tadores de carga no substrato.
No entanto, como o outro modelo visto, a
corrente de Gate ser zero, em funo da isola- SOURCE
o obtida atravs da camada de xido. O subs- (S) REGIO DOPADA
TIPO N
trato tambm interligado, na maioria das vezes,
ao Source como pode ser visto nas linhas tracejadas dos desenhos.
O MOSFET de intensificao mostrado acima do tipo canal N (como esse canal
formado ser visto adiante), e existe tambm o do tipo canal P, mostrado abaixo, juntamente
com os smbolos para os dois tipos. A linha contnua que ligava o Dreno ao Source nos mode-
los de depleo foi substituda por uma tracejada, em referncia alta resistncia que existe
entre esses dois terminais (quando a polarizao no adequada). A seta continua apontan-
do o material tipo N do semicondutor.
REGIO DOPADA
TIPO P
DRENO D
XIDO
(D)
SEM CANAL N
P
CANAL G
METAL
(CONTATOS) S
SUBSTRATO D
GATE N
SUBSTRATO
(G) (SS)
CANAL P
G
P
S
SOURCE
(S) REGIO DOPADA
TIPO P
O modelo de depleo comparado ao contato normalmente fechado de um rel (NC -

Normally Closed = NF Normalmente Fechado); o de intensificao, a um contato normal-
mente aberto (NO Normally Open = NA Normalmente Aberto).
Se VGS=0, a corrente de Dreno (ID) ser tambm zero, pois no existem portadores de
carga na regio entre Dreno e Source. No haver, portanto, uma corrente IDSS quando
VGS=0. Em um MOSFET tipo intensificao de canal N, s haver corrente de Dreno quando
as tenses entre Dreno e Gate (VGS) e Dreno e Source (VDS) forem positivas. O funcionamen-
to detalhado pode ser visto na pgina seguinte.
38
ID
Para um dispositivo canal N como o mos- DRENO
trado ao lado, quando uma tenso VGS positiva (D)
PORTADORES DE
aplicada ao Gate, com uma pequena tenso posi- N CARGA
tiva entre Dreno e Source, cargas negativas so (ELTRONS)
atradas do substrato (e positivas repelidas), para - - CAMPO
ELTRICO DO
a regio prxima ao Gate e entre Dreno e Source. -- -
GATE (POSITIVO)
-
O acmulo de eltrons nessa regio forma um - - -ATRAI ELTRONS
canal (regio hachurada em azul) para a passa- -
- -
VDD
gem da corrente de Dreno para Source. Quanto - -
-
maior a tenso positiva de Gate mais eltrons so GATE - -

(G) - - SUBSTRATO
atrados e maior ser a corrente de Dreno. -
- - P
A tenso VGS a partir da qual comea a o- VGS - -
-
correr corrente de Dreno, chama-se tenso de -

limiar, ou VT, mas na maioria dos manuais apare-
ce como VGS(th) (threshold = limiar). N
Fica claro agora que, se a tenso de Gate
for zero ou negativa, o canal no se formar, no SOURCE
(S)
sendo possvel haver corrente entre Dreno e
Source.
DRENO
ID No entanto, se a tenso positiva de Dreno
(D) aumentar, mantendo-se a de Gate constante, a
regio de depleo entre Dreno e Gate aumentar
N (regio hachurada em verde, ao lado) restringindo
-
o canal anteriormente formado (em azul). Se o
canal chegar ao ponto de pinch-off (estrangula-
-
PINCH-OFF mento), como nos dispositivos estudados anteri-
-
ormente, a corrente de Dreno permanecer cons-
- SUBSTRATO VDD tante, independente do aumento da tenso entre
- P
GATE - Dreno e Source.
(G) - As curvas caractersticas do BS170, um
-
- REGIO DE MOSFET tipo intensificao, canal N, cujo manual
VGS --
DEPLEO
- - ser visto adiante, so mostradas abaixo. Pode-
se observar que, na medida em que se aumenta a
N tenso positiva entre Gate e Source (VGS), a cor-
rente de Dreno (ID) tambm aumenta. O valor de
SOURCE
(S)
tenso entre Gate e Source que leva
ao corte (VGS(th)) no aparece no grfi-
co, e bem inferior a 4V (de acordo
com o manual, est entre 0,8V e 3V).
A regio de saturao, onde ID
permanece constante para uma de-
terminada VGS, independente de VDS,
ocorre a partir de VDS=5V, para ten-
ses VGS at 9V. Na verdade, a m-
xima corrente de Dreno deste transis-
tor de 0,5A (ver manual), o que limi-
ta VGS a pouco mais de 5V para sinais
contnuos.
39
Como j foi dito, a equao de Shockley no funciona para MOSFET tipo intensifica-
o. Para relacionar VGS e ID, utilizaremos a equao:
O valor de k, que relaciona VGS e ID, pode ser obtido isolando esse parmetro na equa-
o acima, para valores conhecidos (do grfico da pgina anterior) de ID e VGS:
Para o transistor BS170 sabemos, de seu manual, que o valor de VGS(th) situa-se entre
0,8V e 3V, com valor tpico de 2V. Do grfico da pgina anterior podemos determinar VGS=6V
e o valor correspondente de ID para essa tenso, que de 0,6A. A partir desses valores pode-
se determinar o valor de k:
Se a partir do valor de k para esse transistor quisermos determinar ID para VGS=4v, te-
remos:
o que pode ser comprovado aproximadamente pelo grfico.
1.2.5- POLARIZAO DE UM MOSFET TIPO INTENSIFICAO
Este tipo de transistor, ao contrrio dos dois an-

teriores, precisa, no Gate, de um potencial de mesma D D
polaridade que o de Dreno para conduzir: quando o
canal do tipo N, Gate e Dreno devem ser positivos
+ -
em relao ao Source; para o canal do tipo P, Gate e G + G -
Dreno devem ser negativos em relao ao Source.
Com essas polarizaes consegue-se o efeito de inten- S - +
S
sificao demonstrado nas pginas anteriores. Essa CANAL N CANAL P
polarizao, como mostrado ao lado, idntica dos
transistores bipolares de juno.
A forma mais simples de conseguir isso um resistor (de
VDD alto valor) ligado entre Dreno e Gate, como mostrado esquer- VDD
da, para um MOSFET com canal N.
RD Uma das caractersticas mais importantes deste tipo de RD
dispositivo a corrente de Gate igual zero. No haver, portan-
to, tenso sobre RG, o que far com que VG e VD sejam iguais,
D assim como VGS e VDS. O circuito pode ento ser desenhado, D
RG apenas para anlise, como mostrado direita.
As equaes bsicas deste circuito sero:
G G
S S
40
Exemplo 9
Para o MOSFET BSS138 do circuito, cuja curva caracterstica mostrada abaixo, de-
termine o valor de RD para obter uma corrente de Dreno de 100mA. Do circuito sabe-se que
RG=4,7M e que VDD=15V e do
transistor que VDDS=50V,
IDmx=220mA, VGS(th)=1,3V e
PDmx=360mW.
VDD
RD
D
RG
G
S
Do grfico, para VGS=3V, ID=0,8A. A partir desses valores podemos determinar o valor
da constante k, que relaciona VGS e ID:
e o valor de VGS para a corrente de Dreno desejada (100mA):
para o circuito, VDS=VGS=1,9V, logo:
U4
Ao lado mostrada a simulao
com o Multisim (Exemplo 9.ms13), com A 0.1
- +
resultados iguais aos calculados.
O valor da resistncia interna do R3 DC 1e-009Ohm
voltmetro colocado entre Gate e Sour- 131
ce, foi alterado para 10T (10 Tera V2
Ohms = 10x1012 Ohms) pois, devido 15V
alta impedncia entre Gate e Source, R4
valores inferiores alteram a polarizao 4.7M + U5
Q1 V
do circuito, levando a erros de medio. 1.909
-
A potncia dissipada pelo transis- DC 10MOhm
tor ser: BSS138LT1G
+ U6
1.909 V
-
DC 10TOhm
abaixo do seu limite (360mW).
41
Exemplo 10
Para o mesmo dispositivo do Exemplo 9, sabe-se que, para o cir-

cuito ao lado, RS=39, VGS=2V, VD=8V, VDD=24V, e que a corrente nos VDD
resistores do divisor de tenso de 1A. Determinar RG1, RG2, ID, VDS,
RD, PD e rds e verificar se algum dos limites mximos do dispositivo foi
ultrapassado.
RG1 RD
D
G
S
RG2 RS
A potncia foi superior mxima permitida para o dispositivo (360mW).
A simulao com o Multisim (Exemplo 10.ms13), pode ser vista abaixo.
U2
A 0.134
- +
U6
RD + DC 1e-009Ohm
15.853 V
118 -
DC 10MOhm
RG1
V1
16.71M 24V
+ U3
BSS138LT1G Q4
2.897 V
-
DC 10MOhm
U4 RG2
+ 7.29M + U1 RS + U5 + U7
7.294 V 2.044 V 5.25 V 8.147 V
- -
39 - -
DC 10MOhm DC 10MOhm
DC 10TOhm DC 10TOhm
42
1.2.5- FOLHAS DE INFORMAES (DATASHEET) DE MOSFET TIPO INTENSIFICAO
43
A ON Semiconductor a sucessora da Fairchild, tradicional empresa norte-americana

da rea de dispositivos semicondutores.
O BS170 um dispositivo para pequenos sinais (Small Signal), com tenses VDS at
60V e correntes ID at 0,5A, com potncia mxima PD de 350mW. A tenso que leva ruptura
da juno Dreno Source (V(BR)DSS) situa-se entre 60V e 90V.
Na prxima pgina so mostrados os valores de VGS(th), da resistncia entre Dreno e
Source na saturao (rDS(on)) e da transcondutncia (gfs , relao entre VGS e ID).
44
Os manuais de trs transistores da srie IRF (IRF840, IRFP250 apenas a primeira

pgina e IRF630 quase completo), so mostrados a seguir. So tambm MOSFET tipo
intensificao canal N, geralmente utilizados para controlar cargas de potncias elevadas (re-
ls, motores, fontes chaveadas), nas condies de corte e saturao (chaveamento).
Suportam tenses e correntes altas e sua resistncia Dreno Source rds(on) muito bai-
xa, o que produz baixas tenses entre e Dreno e Source, mesmo com altas corrente de Dre-
no. Em funo disso, a potncia dissipada nos dispositivos quando saturados ser baixa (ver
Exemplo 11). A famlia IRF possui muitos outros transistores, para uma vasta gama de corren-
tes e tenses, alguns dos quais so mostrados na tabela reduzida abaixo.
MODELO IDmx VDSmx

IRF150 38A 100V
IRF250 30A 200V
IRF350 14A 400V
IRF510 5,6 100V
IRF520 10A 100V
IRF530 14A 100V
IRF540 30A 100V
IRF610 3,3A 200V
IRF620 6A 200V
IRF630 9A 200V
IRF634 8,1A 250V
IRF640 18A 200V
IRF644 14A 250V
IRF720 3,3A 400V
IRF730 5,5A 400V
IRF740 10A 400V
IRF820 2,5A 500V
IRF830 4,5A 500V
IRF840 8A 500V
45
46
47
48
49
50
Exemplo 11
necessrio acionar um motor de 12V/4A a partir de um microcontrolador, utilizando a
tcnica PWM. Foram feitos ensaios com os MOSFET IRF840 e IRFP250 no Multisim; o motor
foi substitudo por um resistor de 3 (12V/4A). Os circuitos utilizados e os oscilogramas obti-
dos esto abaixo (foi omitido o diodo em paralelo com o motor, que necessrio na monta-
gem real). Foram aplicados dois nveis de pulso aos Gates dos MOSFET: 5V (TTL, direto da
sada do microcontrolador) e 12V (obtido atravs do transistor Q3, que inverte a fase do sinal),
selecionados pela chave S1. O PWM foi ajustado para 50% de duty cycle de forma a que os
clculos pedidos no sofram influncia da inverso de fase.
A partir das informaes fornecidas e dos manuais das pgs. 46 e 47, determine:
a- qual dos dois transistores o mais adequado para a funo, justificando adequa-
damente;
b- qual a tenso (mdia) no motor para cada um dos circuitos, com o pulso de 12V a-
plicado ao Gate;
c- qual a potncia (mdia) dissipada em cada um dos transistores;
XSC2
Tektronix
12V 3 3 12V
P 1 2 3 4 T
G
Q1 Q2
IRF840 IRFP250
12V 270
S1
Q3
BC547BG
1000 Key = Space
1000Hz
5V
Item a-
Nos oscilogramas (obtidos atravs do Multisim, arquivo Exemplo 11.ms13), o canal 1
(amarelo) est ligado ao Gate dos dois transistores, o canal 2 (azul) ao Dreno do IRF840 e o
canal 3 (lils) ao Dreno do IRFP250. A tenso sobre os motores ser a tenso da fonte menos
a tenso sobre o transistor.
Analisando os oscilogramas, pode se notar que, para o IRF840 (onda em azul) a ten-
so entre Dreno e Source no cai a zero na saturao, ficando em cerca de 3V quando o pul-
so no Gate de 5V e cerca de 2,5V quando o pulso no Gate de 12V (quanto maior a tenso
positiva no Gate em relao ao Source, menor ser a rds e menor o valor de VDS para uma
mesma corrente). J no IRFP250, as tenses Dreno Source (medidas no Multisim) foram,
respectivamente 350mV e 200mV.
51
Do manual, podemos perceber o porqu: para o IRF840, rds(on)=0,85, enquanto que

para o IRFP250, rds(on)=0,085. Ou seja, o segundo MOSFET tem uma queda de tenso entre
Dreno e Source menor que o primeiro, entregando uma tenso maior ao motor e dissipando
menos potncia. Fica claro que o transistor mais adequado para esta aplicao o IRFP250.
Item b-
Como o duty cycle de 50%, o valor mdio de tenso sobre o motor ser de metade
da tenso de pico.
Para o IRF840, com pulso de 12V no Gate, a tenso de pico ser:
A tenso mdia no motor ser:
Para o IRFP250, com pulso de 12V no Gate, a tenso de pico ser:
A tenso mdia no motor ser:
O objetivo de um PWM com duty cycle de 50% seria obter cerca de 50% de tenso na
carga. Com a queda do valor mdio da tenso no IRF840 isso no seria possvel.
52
Item c-
A potncia dissipada nos transistores ser a tenso mdia (quando o transistor conduz)
multiplicada pela corrente da carga, que ser a tenso mdia dividida pela resistncia da car-
ga.
Para o IRF840, teremos:
E para o IRFP250:
Resumindo, para o IRFP250, a tenso e a corrente na carga sero maiores, mas a po-
tncia dissipada no transistor muito menor, aumentando a eficincia do circuito. E, como j
dito anteriormente, tudo devido menor resistncia entre Dreno e Source (rds(on)) do IRFP250,
que pode ser determinada conforme mostrado a seguir.
Para o IRF840:
Para o IRFP250:
Os valores encontrados na simulao so bem prximos dos obtidos do manual: 0,85

para o IRF840 e 0,085 para o IRFP250. Para circuitos com tenses de alimentao superio-
res do exemplo, a perda de tenso na carga ser menor para o IRF840, mas a potncia dis-
sipada sobre o transistor continuar alta.
Convm lembrar que simuladores como o Multisim fazem clculos baseados em par-
metros fixos definidos para cada componente. Em um circuito real teremos mais variveis
(como temperatura e diferenas entre componentes) que podem resultar em valores diferen-
tes, embora provavelmente prximos, dos encontrados.
53
1.3- RESUMO GRFICO DAS CARACTERSTICAS DOS TRANSISTORES DE EFEITO DE CAMPO
A curva de transferncia VGSxID dos transistores de efeito de campo a informao

mais rpida para entender o funcionamento de um desses dispositivos. Essas curvas so
mostradas abaixo para cada um dos dispositivos estudados. Diversos exerccios, envolvendo
principalmente MOSFET, podem ser resolvidos atravs delas.
CANAL N CANAL P
ID ID
D D
IDSS IDSS
G G
JFET
S S
0 0
VP VGS VP VGS
ID ID
D D
MOSFET G G
IDSS IDSS
DEPLEO
S S
0 0
VP VGS VP VGS
ID ID
D D
MOSFET
INTENSIF. G G
S S
0 VGS 0 VGS
VGS(th) VGS(th)
54
1.4- DISPOSITIVOS CMOS
As sadas dos dispositivos lgicos (portas, microcontroladores e microprocessadores)

foram originalmente desenvolvidas utilizando lgica TTL (Transistor-Transistor Logic = Lgica
Transistor-Transistor), que utilizava transistores bipolares (TBJ) em uma configurao deno-
minada Totem-pole. Esses dispositivos tinham uma srie de inconvenientes, como baixa ca-
pacidade de corrente de sada, alta corrente de entrada e consumo elevado de potncia. Com
o advento dos MOSFET, os TBJ foram substitudos em praticamente todos os dispositivos de
lgica digital.
Apenas para comparao, uma porta lgica 74LS00 (NAND), que utiliza tecnologia
TTL, podia fornecer na sada at 400A (IOH) em nvel lgico 1 e drenar at 8mA (IOL) em nvel
lgico 0. Isso no suficiente, por exemplo, para acender um LED. Uma porta equivalente
com tecnologia CMOS (74HC00) pode fornecer ou drenar at 25mA (IO) na sada. Alm da
maior capacidade de corrente de sada, a corrente de entrada para acionamento (IIH e IIL para
o 74LS e II para o 74HC) bem menor no CMOS. Esse o padro, atualmente, em todos os
dispositivos lgicos, microprocessadores e microcontroladores. Uma comparao entre esses
dispositivos mostrada abaixo. Observe que em termos de velocidade de chaveamento (swit-
ching), no houve melhora, pelo menos para o dispositivo usado como exemplo.
recommended operating conditions/electrical characteristics

74LS00 74HC00
unit
min typ max min typ max
Vcc Supply voltage 4.75 5 5.25 2 5 6 V
VIH High-level input voltage 2 3.15 V
VIL Low-level input voltage 0.8 0,9 V
VOH High-level output volt. 2.7 3.4 4. 4 V
VOL Low-level output volt. 0.35 0.5 0.33 V
IOH High-level output curr. -0.4 mA
IOL Low-level output curr. 8 mA
IO Output curr. 25 mA
IIH High-level input current 20 A
IIL Low-level input current -0.4 mA
II Input current 1 A
ICCH Supply curr. output high 0.8 1.6 mA
ICCL Supply curr. output low 2.4 4.4 mA
ICC Supply current 20 A
TA Operating free-air temper. 0 70 -40 25 125 C
Condies recomendveis/caractersticas eltricas dos circuitos TTL
switching characteristics, Vcc = 5V, TA = 25C

74LS00 74HC00
unit
propagation delay time min typ max min typ max
tPLH Low-to-high output 9 15 ns
8 15
tPHL High-to-low output 10 15 ns
Caractersticas de chaveamento de circuitos TTL
O termo CMOS significa Complementary MOS, porque utiliza dois transistores MOS
complementares (inversos) na sada, ou seja, um do tipo canal N e outro canal P. Os transis-
tores utilizados so sempre do tipo intensificao (enhancement).
55
Uma sada CMOS tpica utiliza normalmente transistores MOS do tipo intensificao, e
tem a configurao mostrada abaixo, que representa uma porta inversora. importante notar
que o transistor Q1 est invertido (Source em cima). A direita est descrita a polarizao ne-
cessria para que os transistores conduzam.
VDD
Q1 canal P
S Uma tenso negativa
G no Gate em relao
Q1 ao Source ativa o
Vin D Vout transistor
A D Y Q2 canal N
Q2 Uma tenso positiva
G no Gate em relao
S ao Source ativa o
transistor
Vss
Quando uma tenso de 0V (nvel lgico zero) aplicada a Vin (A), o Gate de Q1 fica
negativo em relao ao seu Source, e Q1 conduz, fazendo com que a sada Vout (Y) ser igual
a VDD (nvel lgico 1). De forma oposta, quando a entrada recebe nvel lgico 1 (VDD), o Gate
de Q2 fica positivo em relao ao seu Source, e Q2 conduz, fazendo com que a sada seja
comutada para VSS (nvel lgico 0). Nas duas situaes, o transistor que no est conduzindo
apresenta uma resistncia muito alta.
A Y
A Y
0V Vdd
Vdd 0V
Existem dispositivos de lgica CMOS, como a famlia 40XX que trabalham com at 15V
de VDD. A maioria dos microprocessadores e microcontroladores trabalham com at 5V.
56
EXERCCIOS
1.14- Para o Exemplo 9 da pg. 41 determine o valor da corrente de Dreno, caso RD

seja igual a 64, e verifique se a potncia mxima do dispositivo foi ultrapassada.
Resp.:
1.15- Dois transistores MOSFET possuem caractersticas similares, exceo de

RDS(on), que para o modelo A de 5 e para o B de 0,8. Determine qual dos dois (A ou B)
o mais adequado para utilizar com circuitos de correntes elevadas (cerca de 5A), justificando
com clculos.
Resp.: O A dissipa 125W e o B apenas 20W
Os exerccios 1.16 a 1.18 a seguir, foram retirados de concursos da Petrobrs e do

ENADE. Eles utilizam transistores MOSFET, e para determinar o modo de funcionamento
destes necessrio analisar os diagramas que representam, todos eles, portas lgicas.
No exerccio 1.16, Circuito 1, o transistor su-
perior (Q1) do tipo canal N (NMOS). O Source
desse transistor est ligado ao positivo (+5V). Sa-
bemos que necessria uma diferena de potenci-
VGS
al entre Gate e Source (VGS) para polarizar esse S
transistor. Logo, se o Source est com 5V (nvel G
lgico 1) o Gate dever estar com 0V (nvel lgico Q1
0) para que esse transistor conduza de Dreno para 0 D 1
Source. Quando isso acontecer, a sada Z assumir
o valor de 5V (nvel lgico 1). Esta situao est 1 0
indicada em vermelho no diagrama ao lado. D
Para que o transistor inferior (Q2), do tipo ca- Q2
G
nal P (PMOS) conduza, necessrio que o Gate S
esteja polarizado adequadamente em relao ao VGS
Source. Como o Source est com 0V (nvel lgico
0), o Gate dever estar com 5V (nvel lgico 1). O
diagrama mostra essa situao em azul, e a sada
Z, nesse caso, ser 0V (novel lgico 0).
Conclui-se que o circuito representado uma porta inversora.
Os demais circuitos desse e dos outros exerccios devem ser analisados da mesma
forma.
A anlise feita acima diverge um pouco das polarizaes estudadas nos dois tipos de
MOSFET vistos (depleo e intensificao), mas a literatura informa que, nos circuitos inte-
grados que utilizam tecnologia MOS (diferente da CMOS) so utilizadas dopagens e larguras
de canal diferenciadas, o que altera o funcionamento bsico estudado (Tocci, Sistemas Digi-
tais, 5 Edio, pgs. 332 e 333).
O exerccio 1.19 (mesma fonte acima, pg. 333) deve ser interpretado atravs das ca-
ractersticas dos MOSFET tipo intensificao.
57
1.16- ENADE 2005 ENGENHARIA GRUPO II QUESTO 42
Resp.: (A)
58
1.17 - PETROBRS 1/2012 PROVA 51 QUESTO 60 TCNICO EM ELETRNICA
Resp.: (C)
59
1.18- PETROBRS 1/2012 PROVA 15 QUESTO 50 ENG. JNIOR ELETRNICA
Resp.: (E)
60
Vdd
1.19 O diagrama ao lado mostra uma porta inversora (NOT)
composta de transistores NMOS do tipo intensificao. O Gate de Q1
est ligado diretamente a VDD, o que faz com que esse transistor D
esteja sempre no modo de conduo.
No processo de fabricao, esses transistores so construdos Q1
G
de forma que a RDS(on) de Q1 seja muito maior que a RDS(on) de Q2. Q1
S Vout
usado como resistor de carga do circuito ( mais fcil obter uma
resistncia eltrica dessa forma do que criar um resistor de carbono, D
por exemplo, no circuito integrado da porta lgica). Q2
Quando aplicado nvel lgico 1 entrada Vin, Q2 conduz e a Vin G
sada Vout vai para nvel lgico zero (VSS). Quando a entrada recebe S
nvel lgico zero, Q2 deixa de conduzir e a sada vai para nvel lgico
1 (VDD), atravs da resistncia Dreno Source de Q1.
Vss
A partir das informaes acima, determine quais portas lgicas representam os dois di-
agramas a seguir.
Vdd Vdd
D D
G Q1 G Q1
Y
S Y S
D D D
Q2 Q2 Q3
A G A G G
S S S
D Vss Vss
Q3
B B
G
S
Vss
Resp.: Portas NAND e NOR
Fonte: Tocci, Sistemas Digitais, 5 Edio
61
62
2 - DISPOSITIVOS OPTOELETRNICOS
Dispositivos optoeletrnicos so todos aqueles que, de alguma forma, utilizam radiao

luminosa em seu funcionamento. Inmeros componentes se enquadram nessa categoria,
desde os antigos fotoresistores at os mais recentes OPTODIACS, passando pelos LED (j
vistos), fotodiodos, fototransistores, foto acopladores e chaves pticas. As clulas fotovoltai-
cas, que produzem energia eltrica a partir da luz e so cada vez mais utilizadas como fonte
de energia alternativa, tambm se enquadram entre esses componentes.
De modo geral, dispositivos optoeletrnicos podem emitir radiao luminosa, detectar
radiao luminosa ou ambas as coisas. Por radiao luminosa, entende-se todo o espectro
eletromagntico da luz, visvel e invisvel, ou seja, desde o infravermelho at o ultravioleta,
como mostrado no diagrama espectral abaixo.
Neste tipo de dispositivo, o comprimento de onda da radiao emitida (ou faixa de sen-
sibilidade do dispositivo para a recebida) deve ser levado em conta. Estamos falando do es-
pectro com comprimentos de onda entre menos de 400nm (nm = nanmetros, ou 10-9m) para
o ultravioleta (ultraviolet ou UV) at valores superiores a 700nm para o infravermelho (infrared
ou IR).
Alm da cor, a intensidade luminosa tambm importante. Existem trs unidades de
medida utilizadas para medir a intensidade de luz visvel (entre 400nm e 700nm aproximada-
mente): lumens, candelas e lux.
Fluxo luminoso (F), Lumen (lm) quantidade total de energia luminosa emitida por um
objeto, em todas as direes.
Intensidade luminosa (I), Candela (cd) a quantidade de energia luminosa emitida por
um objeto, em uma nica direo.
Iluminncia (E), Lux (lx) a quantidade de energia luminosa incidente sobre uma su-
perfcie de 1m2. Um lux equivale a um lmen por metro quadrado: 1lx = 1lm/m2.
Nos exerccios 2.5 e 2.6, no final deste captulo, foram utilizadas medidas de energia
luminosa genricas: mW/cm2 e mW.
Apenas para efeito de comparao, a tabela abaixo mostra a relao entre a iluminn-
cia, em lux, e diversas situaes cotidianas.
Iluminncia (lux) Superfcies iluminadas por
0,1.10-3 Noite sem lua, cu nublado
2.10-3 Noite sem lua (luz das estrelas)
50.10 a 360.10-3
-3
Lua cheia, sem nuvens
3,4 Imediatamente aps o por do sol
50 Sala de casa residencial
100 Dia muito nublado
320 a 500 Iluminao de local de trabalho
1.103 Dia nublado
10.103 a 25.103 Luz do sol indireta
32.103 a 100.103 Luz do sol direta
63
Uma informao que, embora bvia, deve ser dada, que todos os dispositivos optoe-
letrnicos devem ser transparentes radiao a que se destinam. Isso quer dizer que o mate-
rial de que so feitos visvel atravs de seu encapsulamento, quando se trata de dispositivos
que trabalhem na faixa de luz visvel. Dispositivos infravermelhos ou ultravioletas podem ter
encapsulamentos coloridos, mas que permitem a passagem da radiao luminosa emitida ou
recebida por ele.
Existem dispositivos sensveis luz que funcionam de acordo com diversos princpios,
mas, atualmente, os constitudos por semicondutores so os mais utilizados. Eles se baseiam
no fato da luz ser composta de partculas denominadas ftons. Quando esses ftons atingem
a superfcie do semicondutor, transferem energia aos eltrons deste, fazendo com que algu-
mas ligaes covalentes sejam rompidas, o que aumenta a quantidade de eltrons e lacunas
no material e, por conseguinte, diminuem sua resistividade. Os dispositivos optoeletrnicos de
modo geral, obedecem a esse princpio: o aumento da luz incidente diminui a resistncia el-
trica do dispositivo.
2.1 FOTORESISTORES
Os LDR (Light Dependent Resistor = Resistor

Dependente da Luz) so resistores cuja resistncia
eltrica diminui quando submetidos radiao lumino-
sa. Por seu baixo custo e, principalmente, pela sua
simplicidade, so ainda bastante utilizados em circui-
tos eletrnicos que precisam de elementos sensveis
luz. A escala, na parte de baixo da imagem ao lado,
em milmetros.
As curvas a seguir, retiradas do datasheet da srie de LDR GL55, mostram, esquer-
da, que a maior sensibilidade luz exatamente no centro da faixa visvel pelo ser humano
(cerca de 550nm, luz verde-azulada) e direita a resistncia eltrica do dispositivo em funo
da luz incidente sobre ele: para 1 lux a resistncia situa-se na faixa de centenas de Kilo ohms;
para 100 lux, fica abaixo de 10K, ou seja, a resistncia do componente diminui medida em
que a intensidade luminosa sobre ele aumenta. Este ltimo grfico para um dos integrantes
da famlia GL55; os demais possuem resistncias diferentes para as condies de luz indica-
das.
64
O smbolo utilizado genericamente para representar um LDR o de um resistor rece-

bendo radiao luminosa:
Ao lado mostrado, de forma simplifi-

cada, um sistema bastante comum, denomi-
nado rel fotossensvel, que permite acender
220VAC/100W automaticamente uma luminria quando a-
noitece.
Durante o dia, a resistncia do LDR
baixa, o que permite que circule corrente na
bobina do rel, fazendo com que o contato,
220V do tipo NF, fique aberto e a lmpada apaga-
da. noite, a resistncia do LDR aumenta,
fazendo com que o rel desligue o que fecha
o contato e acende a lmpada.
Neste tipo de montagem, preciso
cuidado para que a luz da lmpada no incida sobre o LDR, caso contrrio teremos um caso
de realimentao positiva, o que far com que se inicie um ciclo de ligar-desligar da lmpada,
que ficar piscando.
2.2 FOTODIODOS
Os fotodiodos apresentam, na polariza-

o direta, as mesmas caractersticas de um
diodo convencional, mas quando polarizados
reversamente, tm resistncia eltrica elevada
apenas no escuro. Caso incida luz sobre um
fotodiodo polarizado reversamente, so gera-
dos eltrons livres, o que possibilita um aumen-
to da corrente reversa. O comportamento
semelhante ao do LDR, mas apenas para a
polarizao reversa do fotodiodo. O aumento
da corrente reversa pequeno, o que faz com
que esse tipo de dispositivo necessite de circui-
tos amplificadores (geralmente transistores)
para acionar cargas.
Ao lado so mostrados diversos encap-
sulamentos para fotodiodos.
O aspecto fsico de um fotodiodo pode ser exatamente o mesmo de um led, mas seu
smbolo diferente, com as setas de luz entrando no dispositivo.
65
O encapsulamento do fotodiodo QSD2030 da Fairchild, cujas caractersticas aparecem

a seguir, o mostrado no final da pgina anterior.
Este dispositivo descrito acima como um fotodiodo PIN, o que significa que existe
uma camada de material semicondutor intrnseco I (sem dopagem) entre as regies P e N do
componente. Existe tambm outro tipo de fotodiodo denominado de avalanche, mais sensvel
e com resposta mais rpida. Esses dispositivos tm uma resposta linear para uma determina-
da faixa de comprimentos de onda, sendo, por isso, bastante usados em fotmetros, que so
dispositivos que medem a intensidade luminosa.
Outra informao o pico de sensibilidade situado em 880nm, ou seja, a maior sensibi-
lidade do componente na faixa do infravermelho. Essa a faixa do espectro utilizada pelos
controles remotos (que possuem um LED infravermelho) de equipamentos residenciais, como
TVs. O ngulo de recepo de cerca de 40, o que explica porque, s vezes, os controles
remotos no funcionam se estivermos um pouco ao lado do equipamento.
Na prxima pgina, so mostradas outras informaes desse dispositivo, como a m-
xima tenso reversa (VBR=50 V); a faixa de sensibilidade ao comprimento de onda (de 400nm
at 1100nm, o que representa toda a faixa de luz visvel mais o infravermelho); a tenso direta
(VF=1,3V); corrente reversa no escuro (ID=10nA, onde o D significa Dark = Escuro); corrente
reversa no claro (IL, de 15A a 25A, onde L significa Light = Luz) e as velocidades de comu-
tao (conduo e no conduo) representadas pelos tempos de subida (Rise Time) e de
descida (Fall Time), da ordem de 5ns, o que significa que o componente pode trabalhar com
velocidades relativamente altas de variao de luminosidade.
No controle remoto de equipamentos residenciais, a emisso lu-
minosa feita por um LED infravermelho, no visvel ao olho humano,
mas que percebido pelo equipamento a ser controlado (que possui
um fotodiodo ou um fototransistor). Uma forma de saber se o controle
est funcionando apont-lo para uma cmera de celular, cujo sensor
consegue perceber a luminosidade IR e mostr-la na tela. Outra atra-
vs do circuito ao lado. O fotodiodo est ligado entre coletor e base do
transistor, e polarizado reversamente. Quando atingido por energia
luminosa, sua resistncia diminui, o que permite que circule corrente de
base. Essa corrente amplificada e faz com que o LED ligado ao emis-
sor acenda. Resumindo: cada vez que ocorre um pulso luminoso gera-
do pelo controle remoto, o LED acende. Na prtica, ele ficar piscando.
Atravs do datasheet da prxima pgina, podemos ver que a va-
riao de corrente no fotodiodo entre escuro e claro da ordem de nA
para A, ou seja, a resistncia de um fotodiodo relativamente alta, mesmo quando submeti-
do a energia luminosa. Por esse motivo, no foi utilizado um resistor de base em srie com o
fotodiodo.
Dada sua sensibilidade a todo o espectro luminoso visvel, comum que os fotodiodos
sejam protegidos por um filtro ptico nos equipamentos receptores, para evitar interferncia
da luz ambiente.
66
67
2.3 FOTOTRANSISTORES
So transistores cuja conduo entre cole-

tor e emissor controlada pela quantidade de luz
que o dispositivo recebe. Quanto maior a intensi-
dade luminosa, menor ser a resistncia interna
coletor-emissor e maior a corrente de coletor.
A maioria do tipo NPN, trabalha na faixa
do infravermelho, e tem apenas dois terminais:
coletor e emissor. Quando presente, o terminal de
base geralmente ligado terra atravs de um
resistor, com a finalidade de diminuir a sensibili-
dade do dispositivo radiao luminosa. As mon-
tagens tpicas so mostradas a seguir.
Vo Vo
Vo Vo
A B C D
Nas montagens A e C (emissor comum), o sinal de sada est defasado de 180 em re-
lao ao sinal luminoso da entrada; nas montagens B e D (coletor comum ou seguidor de e-
missor) o sinal de sada est em fase com o sinal luminoso da entrada.
O datasheet de um fototransistor tpico mostrado a seguir.
Os fototransistores QSD123 e QSD124 da Fairchild so do tipo NPN, de Silcio, possu-

em um ngulo de recepo de luz de 24 e filtro para luz visvel (so de epxi translucido pre-
to). So indicados os LED infravermelhos das sries QED12X, QED22X e QED23X,para uso
conjunto (Matched Emitter). Neste tipo de dispositivo, o comprimento de onda do emissor
(LED) deve ser o mais prximo possvel daquele que trabalha o receptor (fototransistor).
68
Ao lado mostrado o aspecto fsico do com-

ponente.
As caractersticas eltricas mostram limites de
tenso para coletoremissor de 30V para polarizao
correta (positivo no coletor) e de 5V para o inverso,
com uma potncia mxima de coletor de apenas
100mW.
Tambm so mostrados o comprimento de
onda para a maior sensibilidade (880nm, faixa de
infravermelho), corrente mxima de coletor no escuro
(100nA), corrente mximas de coletor (16mA para o
QSD123 e 29mA para o QSD124, no claro), tenso
de saturao de coletor (0,4V) e as velocidades de
comutao (conduo e no conduo) representa-
das pelos tempos de subida (Rise Time) e de desci-
da (Fall Time), da ordem de 7ns.
Existem tambm fototransistores do tipo Darlington.
69
2.4 FOTOACOPLADORES (OPTOISOLADORES)
Os fotoacopladores ou optoisoladores (isoladores pticos) so largamente utilizados

quando necessrio isolar galvanicamente estgios diferentes de um ou vrios circuitos.
Isolao galvnica significa que no existe um caminho para a corrente entre dois es-
tgios de circuito eltrico. A forma mais comum a utilizao de transformadores, mostrada a
seguir. Esse mtodo funciona bem em baixas frequncias e sinais alternados. Mas, em co-
municao de dados, onde as frequncias so altas
e os sinais referenciados ao terra, seu funcionamen-
to no adequado.
Os oscilogramas do circuito (todos com
50s/div e 2V/div), demonstram que o sinal original
(em azul), quadrado, de 10KHz, e referenciado ao
terra da fonte, foi distorcido e alterado para um sinal
alternado (em vermelho) pelo transformador.
Os fotoacopladores (ou optoisoladores) so dispositivos semicondutores, compostos

de um LED infravermelho e um fototransistor (sensvel ao infravermelho), montados em um
nico invlucro, de tal forma que a emisso de luz do LED atinge diretamente o fototransistor.
So utilizados quando se necessita de isolao galvnica em sinais de baixa amplitude e fre-
quncias elevadas, como o caso em comunicao de dados.
70
Para o mesmo sinal de entrada anterior, se o acoplamento fosse feito atravs de um fo-
toacoplador, o resultado seria bem diferente, como mostrado abaixo. A onda na sada apre-
sentaria pouca distoro e a referncia terra seria mantida. A isolao galvnica desses
dispositivos pode chegar a 5000V, ou seja, suportam at esse valor de diferena de potencial
entre entrada e sada. Ambas as simulaes foram feitas no Multisim (optocoupler1.ms13).
Um exemplo tpico de aplicao quando se precisa interligar dois equipamentos por

cabos metlicos em reas sujeitas a riscos eltricos, como descargas atmosfricas (raios) ou
surtos de corrente ocasionados por descargas para terra, por exemplo.
Imaginemos dois sistemas, A e B, separados por uma distncia de 100 metros, e que
precisam se comunicar. Se for utilizada uma linha de comunicao com cabos metlicos entre
eles (circuito de cima), haver um ponto comum, que normalmente o negativo das fontes.
Se um distrbio eltrico ocorrer e afetar o cabo que interliga os equipamentos, ambos esto
sujeitos a ser danificados seriamente. Muitas vezes um raio, caindo prximo aos equipamen-
tos, leva perda total dos mesmos.
CIRCUITO CIRCUITO
A B
100m
CIRCUITO CIRCUITO
A B
Caso sejam utilizados optoacopladores (circuito de baixo) os pontos comuns das fontes
sero isolados (haver um terra ou negativo independente para cada fonte do circuito). Isso
evita que, um distrbio eltrico que atinja os cabos de comunicao se propague para dentro
dos equipamentos A e B, ficando restrito aos cabos em verde no desenho.
71
A foto ao lado mostra parte de um circuito

de portas Ethernet, que sofreu os efeitos de um
raio que caiu prximo ao local do equipamento. O
CI danificado caro e difcil de ser substitudo. Ca-
so fossem utilizados fotoacopladores, na maioria
das vezes o dano seria restrito a eles, que so f-
ceis de substituir e de baixo custo. Existem mdu-
los eletrnicos externos desenvolvidos especifica-
mente para esse fim, que compensam seu custo,
quando so vistos os danos que podem ocorrer
nesse tipo de acidente.
2.4.1 TIPOS DE OPTOACOPLADORES
Existem diversos tipos desses dispositivos. A seguir sero mostrados alguns deles.
72
O CNY17F e a famlia 4N2X tm como principal diferena a presen-

a do terminal de Base do fototransistor no segundo tipo. Alguns encapsu-
lamentos de dispositivos que no possuem esse terminal so de apenas
quatro terminais, como o mostrado ao lado.
O MCT6 um optoacoplador duplo, enquanto que a famlia 4N3X tem sada Darlington.
73
O H11AA1 tem dois LED invertidos na entrada, o que permite a ele trabalhar com si-
nais alternados.
74
A srie MOC30XX de OPTODIACS utilizada para interfacear circuitos

como microcontroladores com etapas de controle de potncia que utilizam
TRIACS. Ambos os componentes (DIACS e TRIACS) no sero estudados
nesta disciplina.
Por fim, convm mencionar que em sistemas de comunicao, poss-
vel obter uma tima isolao galvnica, com um mnimo de perdas, utilizando
fibras pticas. Os inconvenientes dessa tcnica so a fragilidade do material
(a fibra em si e as conexes), o custo e a dificuldade em realizar montagens e
manutenes (equipamentos especiais para fundir a fibra a so necessrios). Esse tipo de
soluo mais usada em sistemas onde, alm da isolao e imunidade a rudo, necessrio
trabalhar com alta velocidade na troca de informaes. As cabeaes de Internet e TV a cabo
das operadoras so feitas dessa forma, geralmente at o poste na porta do usurio. Aps es-
se ponto so utilizados cabos coaxiais.
2.5 CHAVES PTICAS
So dispositivos que tambm utilizam LED

e fototransistor, na faixa do infravemelho, mas
onde os dois dispositivos tm contato com o exte-
rior. Existem basicamente dois tipos: de interrup-
o e de reflexo do feixe luminoso.
O de interrupo do feixe, mostrado ao la-
do, usado como sensor para um objeto que a-
travesse o espao entre o componente emissor e o receptor. Pode ser utilizado como sensor
de fim de curso ou como contador de pulsos atravs de um disco acoplado ao eixo de um mo-
tor (abaixo), denominado encoder. Pode-se medir, atravs desse processo, velocidade ou
posio do eixo do motor.
O tipo de reflexo, mostrado acima, muito

utilizado hoje em dia em mquinas para secar as
mos em banheiros pblicos. Ao aproximar as
mos do sensor, o feixe do LED refletido de vol-
ta para o fototransistor, habilitando um timer a
manter o secador ligado por um determinado
tempo.
esquerda, o aspecto fsico de diversos
desses sensores.
75
2.6 CLULAS FOTOVOLTAICAS
Clulas fotovoltaicas (tambm denominadas clulas solares ou

painis solares) so dispositivos que convertem a energia luminosa
(geralmente do sol) em energia eltrica. Existem em vrios tamanhos,
como as mostradas a seguir. Quanto maior sua rea, maior o aprovei-
tamento da energia luminosa incidente e a capacidade de fornecimen-
to de corrente. Fornecem geralmente valores baixos de tenso cont-
nua (quase sempre 12V, obtidos pela associao de diversas clulas
que fornecem, individualmente, tenses inferiores), que podem ser
aplicados diretamente ao circuito que ser alimentado por elas ou en-
to so utilizados para carregar baterias. Atravs de circuitos eletrni-
cos denominados inversores, a tenso contnua fornecida por uma
clula desse tipo pode ser convertida em tenso alternada de 110V
ou 220V para alimentar equipamentos diversos. Junto com outras
tecnologias voltadas ao segmento de energia alternativa (elica, de
mars etc.) uma rea extremamente promissora, que produz ener-
gia limpa. Nos prximos anos seu custo deve diminuir e a utilizao aumentar bastante.
Acima mostrada uma calculadora com clula solar, que alimenta o equipamento e
carrega suas baterias para uso quando houver pouca luz no ambiente. Este tipo deve funcio-
nar tambm com iluminao interna (artificial).
Abaixo esquerda uma clula solar tpica para forne-
cimento de 5V/160mA, e direita um sistema de carga via
conector USB que possui tambm bateria (pode ser carre-
gado durante o dia e utili-
zado noite para recarga
ou alimentao de equi-
pamentos, como celula-
res, GPS etc.).
esquerda, uma ideia

que vem ganhando fora nos
ltimos anos, que a gerao
domiciliar de energia atravs
do sol, para utilizao prpria
ou at venda para a conces-
sionria da regio. Um equi-
pamento especial detecta se
a residncia est consumindo
energia da rede eltrica ou
fornecendo energia a ela, e
cobra ou credita valores, con-
forme o caso.
76
EXERCCIOS
2.1- ENADE 2014 ENG. ELTRICA QUESTO 34 ELETRNICA
Resp.: C
77
2.2- Para o circuito testador de controles remotos da pg. 65, qual a diferena entre li-
gar o LED e seu resistor limitador ao emissor (como est no circuito) ou ao coletor? Desenhe
a mudana e comente.
2.3- O circuito ao lado uma variao do testador de controles

remotos da pg. 65. Analise seu funcionamento e comente as diferen-
as em relao ao outro.
2.4- Nas simulaes das pg. 69 e 70 foram utilizados dois osciloscpios em cada em
cada um dos circuitos. Os osciloscpios tm dois canais de entrada, e apenas um foi utilizado
em cada um deles. Por que a montagem foi feita dessa forma?
2.5- Um LED IR alimentado com o sinal Vi mostrado abaixo (ele emite radiao
quando a tenso positiva). Desenhe as formas de onda de sada Vo (ondas quadradas) dos
dois circuitos mostrados.
Vi
Vo
Vo
t (s)
A B
Vo
t (s)
Vo
t (s)
78
2.6- PROVO 1999 ENG. ELTRICA QUESTO 12 ELETRNICA
79
80
2.7- PROVO 2000 ENG. ELTRICA QUESTO 11 ELETRNICA
81
82
2.8- ENADE 2005 GRUPO II ENG. ELTRICA QUESTO 44 ELETRNICA
Resp.: B
83
2.9- ENADE 2011 GRUPO II ENG. ELTRICA QUESTO 19 GERAL
Resp.: C
84
2.10- ENADE 2014 ENG. ELTRICA PROVA 17 QUESTO 23
Resp.: A
85
2.11- ENADE 2014 ENG. ELTRICA PROVA 17 QUESTO 24
Resp.: C (ALTERNATIVA IV EST ERRADA!)
86
2.12- ENADE 2014 ENG. CONT. E AUTOMAO PROVA 15 QUESTO 19
87
Resp.: A
88

APOSTILAcap 1e2a299137

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

APOSTILAcap 1e2a299137

Uploaded by

Copyright:

Available Formats

Prof. Jos Daniel S.

1- TRANSISTORES DE EFEITO DE CAMPO - FET

1.1- TRANSISTORES JFET

O diagrama simplificado de um JFET (Junction Field Effect

Quando uma juno PN polarizada

VDS VDS VDS

VGS=0V VGS=-2V VGS=-4V

O formato irregular da regio de depleo deve-se ao fato de que o material do canal N

As curvas VDS X ID de um JFET REGIO REGIO DE REGIO DE

IDSS a corrente de Dreno na regio de saturao

A tenso sobre RD ser:

Ou seja, para entrar na regio de corrente constante ou de saturao, a tenso de ali-

Na regio de saturao, para manter a corrente de Dreno (ID) constante, a resistncia

1.1.1- CURVA DE TRANSFERNCIA DE UM JFET

Em um TBJ, a relao entre a corrente de controle (IB) e a corrente controlada (IC)

Para o grfico da pg. 3, os valores de IDSS e VP so, aproximadamente, 96mA e -5,5V.

VGS (V) FET CANAL N VDS (V)

A partir da equao de Shockley, podemos isolar a varivel VGS:

A seguir ser feita a demonstrao de polarizao de um JFET 2N5457 atravs das

Para VGS=-1V, temos que IDQ=2,5mA e VDSQ=7,5V. Na curva de transferncia, direita,

Atravs do diagrama ao lado, podemos determinar as equa- VDD

1.1.2- FOLHA DE INFORMAES (DATASHEET) DE UM JFET

A seguir sero apresentadas partes da folha de informaes de um JFET canal N da

As curvas abaixo so para o BF245C. Compare-as com as da pg. 5, e tambm com

1.1.3- POLARIZAO DE UM JFET

VDD A polarizao de um JFET canal N, como j demonstra-

1.1.4- O AMPLIFICADOR DE PEQUENOS SINAIS COM JFET

Este tipo de dispositivo no apresenta um ganho de tenso to elevado quanto um

C1 e C2 so capacitores de acoplamento, e isolam, respectivamente, o nvel contnuo

1.1.4a- PARMETROS HBRIDOS EM TRANSISTORES JFET

O sinal negativo em gm indica a inverso de fase entre entrada e sada. A unidade de

Em seguida, ser demonstrada a determinao dos parmetros gm e ZO do dispositivo,

Do manual, na pg. 9, podemos constatar que o parmetro yfs definido na faixa de

A impedncia de sada Zo do dispositivo ser:

Analisando o modelo, podemos observar que a tenso de sada vo ser:

A impedncia de entrada ser o prprio valor de RG, e a de sada igual ao paralelo de rd

O ganho de tenso do estgio ser definido por:

O valor da transcondutncia gm aparece sem o sinal negativo no denominador da e-

Para sinal contnuo (regime CC)

Confirmando a reta de carga, da pgina seguinte:

E o ponto quiescente para VGSQ=-1,5V:

Para sinal alternado (regime CA)

O ganho de tenso (com C3 instalado) ser, portanto:

As impedncias de entrada e sada sero:

Ou seja, a tenso de sada cai para:

onde vo ser a tenso sem o capacitor e vi com o capacitor.

Anlise atravs das curvas caractersticas

A tabela abaixo compara os resultados obtidos em regime CA para os dois mtodos

Apesar do resultado de vo para a monta-

Resp.: (VGS=0) 33,3; 52,6, 116,5 (VGS=-3V) 83,3, 238,1, 521,7

1.2- Comprove todos os valores (oriundos de grficos ou equaes) da tabela da pg. 7,

1.6- Para a mesma configurao do exerccio 1.5, sabem-se as seguintes informaes:

1.7- Para o mesmo JFET do exerccio 1.6, pede-se:

1.2- TRANSISTORES MOSFET

1.2.1- MOSFET TIPO DEPLEO

Gate e Source. Essa caracterstica (alta impedn-

De forma semelhante ao JFET, os MOSFET do tipo depleo tm uma baixa resistn-

As curvas caractersticas VDS X ID mostram o comportamento de um MOSFET canal N.

Como VG=0 (no h corrente de Gate, logo VRG=0), VRS=VGS=0,31V,

A resistncia interna entre Dreno e Source do MOSFET, rds, ser:

A comprovao (aproximada) pode ser vista, em azul, no grfico da pgina anterior.

1.2.2- FOLHA DE INFORMAES (DATASHEET) DE UM MOSFET TIPO DEPLEO

Sero apresentadas algumas das caractersticas do BSP149, do fabricante alemo In-