Professional Documents
Culture Documents
Trs dispositivos diferentes As sadas desses registradores geralmente so conectadas em buffers tristate,
podem transmitir oito bits permitindo que sejam conectadas a um barramento de dados.
de dados, atravs de um
barramento de dados de
oito linhas para um
microprocessador.
Apenas um dispositivo
habilitado de cada vez,
para que a conteno de
barramento seja evitada.
1
02/12/2017
2
02/12/2017
3
02/12/2017
20
Diagrama de uma memria 32 x 4 e arranjo virtual das clulas de memria em 32 Diagrama de uma memria 32 x 4 e arranjo virtual das clulas de memria em 32
palavras de quatro bits: palavras de quatro bits:
Devido a armazenar 32
palavras, ela tem 32
localizaes de
armazenamento diferentes e
32 endereos binrios
diferentes,
de 00000 a 11111
(0 a 31 em decimais).
Diagrama de uma memria 32 x 4 e arranjo virtual das clulas de memria em 32 Diagrama de uma memria 32 x 4 e arranjo virtual das clulas de memria em 32
palavras de quatro bits: palavras de quatro bits:
4
02/12/2017
5
02/12/2017
ROM Tpica
Para leitura de uma palavra de dados de uma ROM necessrio:
Chamado tempo de
acesso (tACC), o atraso
uma medida da
velocidade de operao
da ROM.
6
02/12/2017
7
02/12/2017
8
02/12/2017
9
02/12/2017
A entrada de ativao de
Considera-se a RAM como composta por uma quantidade de registradores:
escrita WE ou R/W deve
- Cada um deles armazena uma nica palavra de dados, e cada um deles um
endereo. estar como 1.
A maioria dos CIs de memria possui uma ou mais entradas de CHIP SELECT (CS),
usadas para ativ-lo ou desabilit-lo completamente. A entrada
- No modo desativado, todas as entradas e sadas de dados ficam desabilitadas, CHIP SELECT
no se podendo ler ou escrever no chip. tambm tem
de estar ativada.
Para diminuir a quantidade de pinos no encapsulamento do CI, os fabricantes
combinam funes de entrada e sada de dados usando pinos comuns.
Os buffers de
entrada ficam
desativados durante
uma leitura.
Os buffers de sada
tristate ficam em Hi-
Z durante uma
escrita de dados.
Diagrama de tempo para um ciclo de leitura Diagrama de tempo para um ciclo de escrita
completo para um chip RAM tpico completo para um chip RAM tpico
10
02/12/2017
O CMOS MCM6264C de memria RAM de 8K x 8 um tipo de CI de SRAM, Armazena dados como cargas em capacitores, que gradualmente
com: desaparecem devido a descarga do capacitor.
- Ciclo de leitura e escrita de 12 ns. - necessrio dar recargas (refresh) nos dados periodicamente, atravs da recarga
- Consumo de energia em standby de apenas 100 mW. dos capacitores, normalmente a cada 2, 4, ou 8 ms.
11
02/12/2017
12-14 Estrutura e Operao da RAM Dinmica 12-15 Ciclos de Leitura/Escrita da RAM dinmica
12
02/12/2017
12-19 Expanso do Tamanho da Palavra e da Capacidade 12-19 Expanso do Tamanho da Palavra e da Capacidade
Oito CIs 2125A 1K x 1 organizados como uma memria 1K x 8
Em vrias aplicaes, a
capacidade de memria RAM ou
ROM ou o tamanho da palavra
no pode ser alcanado por um
nico chip de memria.
Vrios chips devem ser
combinados para prover a
capacidade e/ou o tamanho de
palavra.
12-19 Expanso do Tamanho da Palavra e da Capacidade 12-19 Expanso do Tamanho da Palavra e da Capacidade
A decodificao incompleta de endereo til quando dispositivos CIs DRAM com tamanho de palavra de 1-4 bits tm de ser
de memria diferentes so usados no mesmo sistema combinados para formar mdulos com tamanho de palavra maior
13