DECODIFICADORES

1).- Implementar usando Decodificadores un circuito que convierta los datos

dados en Código BCD a display de 7 segmentos (Cátodo común).

2).- Diseñar usando Decodificadores un circuito multiplicador de dos números

de 2 bits cada uno.

3).- Implementar las siguientes funciones con Decodificadores:

a) F1(A,B,C,D) = A D + B  + Ā  + A B 

b) F2(A,B,C,D) =   + A  C +  C D

c) F3(A,B,C,D) = A  D + B  D + A C D + B D + C  + A  

d) F4(A,B,C,D) = A B + Ā C +  

e) F5(W,X,Y,Z) = X  + W Z +  Z

f) F6(W,X,Y,Z) = Y  + W Y + W  

4).- Un Codificador de Paridad Par es un circuito ubicado en el Transmisor que

agrega un bit “1” (MSB) en un conjunto de datos cuando estos tienen un
numero impar de “unos”, y un bit “0” en caso contrario. Implementar un
verificador de paridad par para un dato de 4 bits (D 3 D2 D1 D0) usando
Decodificadores. Considerar D3: MSB.

5).- Diseñar usando Decodificadores de 3 a 8 y la mínima circuiteria adicional

un circuito combinacional con tres entradas de datos (A, B, C) y con una
entrada de selección X tal que:
Si X = 0, el circuito funcione como un Restador Completo
Si X = 1, el circuito realice el complemento a 2 del numero ingresado.
6).- Dar la tabla de verdad del siguiente circuito e implementarlo usando
Decodificadores:

7).- a) Implementar usando Decodificadores un conversor de Código GRAY

DECIMAL a Código 2 4 2 1 COMPLEMENTADO A 1.

b) Implementar un conversor de código 8 4 –2 –1 a código 6 3 1 –1

8).- Dar la tabla de verdad de la función F(A,B,C) del circuito siguiente:

9) En un centro de Procesamiento de Datos existen 4 computadoras A, B, C, D

donde A es la más importante y D la menos importante. Cada computadora
esta conectada a un interruptor que emite una señal “1” cuando la computadora
esta prendida y una señal “0” cuando esta apagada.
Estas señales van a un sistema de control y monitoreo que tiene dos salidas:
S1 que esta prendido cuando las computadoras B y D están funcionando sin
importar el estado de las otras,
S2 que esta prendido cuando funcionan A ó C sin importar el estado de las
otras.
Se pide implementar un circuito combinacional que funcione como sistema de
control usando un solo Decodificador y la mínima cantidad de compuertas de 4
entradas.

10).- Para el circuito siguiente, dar la tabla de verdad F(A,B,C)

Donde: FA1: FULL ADDER 1

FS: RESTADOR COMPLETO
FA2: FULL ADDER 2

11).- Un circuito tiene 4 variables de entrada: A, B, C, D y dos funciones lógicas

de salida F, G.
La función F vale “1” siempre que valga “1” dos ó más señales de entrada, en
otro caso, F vale “0”.
La función G vale “1” siempre que valgan “1” un numero par de señales de
entrada, en otro caso G es el complemento de F.
Se pide diseñar el circuito lógico de F y G usando UN decodificador y cada
función con una compuerta con el menor numero de entradas.

12).- Implementar las siguientes funciones usando DECODIFICADORES DE 3

A 8 y la menor cantidad de compuertas con la menor cantidad de entradas.

a) F1(A,B,C,D) = Ā B  +A  D + Ā B C

b) F2(W,X,Y,Z) = (W + ) ( W + X + )

13).- Un “CONTADOR DE UNOS” es un circuito combinacional que cuenta los

“unos” que ingresan en el circuito a través de una entrada paralela.
Se pide diseñar un CONTADOR DE UNOS para datos de 4 bits.
Usar el DECODIFICADOR más adecuado y para cada salida la compuerta con
la menor cantidad de entradas.
14).- Un VERIFICADOR DE PARIDAD es un circuito que agrega un bit “1” en la
posición mas significativa a un dato que ingresa al circuito si el numero de
“unos” es impar y agrega un bit “0” en la posición mas significativa si el numero
de “unos” es par. Este dato modificado es luego transmitido.
En el receptor se tiene un circuito que señala si el dato que se recibe tiene un
error ó no.
Se pide implementar el detector de error para un código OCTAL codificado en
binario usando SOLO DECODIFICADORES DE 2 A 4 (en la menor cantidad) y
una compuerta con la menor cantidad de entradas.

15).- Implementar usando 74LS138 (en la cantidad necesaria) y compuertas

adicionales de HASTA 3 ENTRADAS, las siguientes funciones:

F1 (A,B,C,D) =     + A  D + B C D + A B D + B  D + A  C 

F2 (A,B,C,D) = A B + C  + B C +  C + A 

16).- Implementar usando SOLO UN 74LS138 Y UNA compuerta logica

adicional las siguientes funciones:

F1(A,B,C,D) = BCD + Ā D + BC + ABC

F2(A,B,C,D) =   D +  B C  +  B  +  C D +  B   +  B
CD