You are on page 1of 2

UNIVERSIDAD POLITECNICA SALESIANA

SISTEMA NACIONAL ACADEMICO (W)


PLAN ANALITICO

Wed Dec 13 17:26:10 ECT 2017


PAGINA 1 DE 2

1. INFORMACIÓN GENERAL DEL PROYECTO ACADÉMICO

Denominación del INGENIERIA DE SISTEMAS - PROPUESTA UNIFICADA 10-01-2006 MENCION TELEMATICA


Código del proyecto : 90
Sede : QUITO
Campus : SUR
Carrera : INGENIERÍA DE SISTEMAS
Nivel de Formación : TERCER NIVEL
Número de Nivel : 10
Modalidad de Estudios : PRESENCIAL

2. NIVEL MICROCURRICULAR

DATOS INFORMATIVOS

Asignatura : ARQUITECTURA DE COMPUTADORAS


Código asignatura : 5746
Area Curricular : AREA DE FORMACION PROFESIONAL
Créditos : 6
Horas : 96
Nivel : 6

CONTENIDO
DESCRIPCIÓN DE LA ASIGNATURA
Introducción, El Computador, Unidad Central de Proceso, Unidad de Control, Organización Paralela.

OBJETIVOS DE APRENDIZAJE
Objetivo General:
Conocer la estructura lógica y física de las computadoras en general.
Objetivos Específicos:
Conocer sobre manejo y direccionamiento de memoria, pipeline y procesamiento paralelo.

CONTENIDOS COGNITIVOS PROCEDIMENTALES Y ACTITUDINALES

1. DEFINICIONES PRIMARIAS.
1.1. Definiciones básicas.
1.2. Evolución de los computadores.

2. EL COMPUTADOR.
2.1. Buses del sistema.
2.1.1. Funcionamiento del computador.
2.1.2. Buses del sistema.
2.1.3. Tipos de buses
2.2. Memoria Interna.
2.2.1. Conceptos básicos.
2.2.2. Memoria Principal.
2.2.3. Memoria Caché.
2.2.4. Características generales de memorias
2.3. Memoria Externa.
2.3.1. Tipos de memoria
2.3.2. Memorias magneticas
2.3.3 Memorias electronica
2.3.4 Memorias ópticas
2.4. Entrada / Salida.
2.4.1. Interfaces de comunicación
2.4.2. Modulos de E/S.
2.4.3. E/S programada.
2.4.4. E/S mediante interrupciones.
2.4.5. Acceso directo a memoria.
2.4.6. E/S Actualizados

3. UNIDAD CENTRAL DE PROCESO.


3.1 Lenguaje ensamblador
3.1.1. Instrucciones de máquina.
3.1.2. Operandos y operaciones.
3.1.4. Tipos de Direccionamiento.
3.1.5. Instrucciones de Direccionamiento.

pr020301_web publico
Wed Dec 13 17:26:10 ECT 2017
PAGINA 2 DE 2

3.2. Estructura y Funcionamiento del CPU.


3.2.1. Organización del procesador.
3.2.2. Organización de los registros.
3.2.3. Ciclo de Instrucción.
3.2.4. Segmentación de instrucciones.
3.2.5. Tendencias actuales de INTEL vs AMD
3.3. RISC Y CISC
3.3.1. Introducción
3.3.1. Ejecución de instrucciones.
3.3.2. Optimización de registros basada en el compilador.
3.3.3. Arquitectura de conjunto de instrucciones reducido.
3.3.4. Segmentación
3.3.5. Análisis comparativo
3.4. Procesadores superescalares.
3.4.1. Visión de conjunto.
3.4.2. Diseño.
3.4.3. Procesadores multinucleo

4. UNIDAD DE CONTROL.
4.1. Funcionamiento de la Unidad de Control.
4.1.1. Microperaciones.
4.1.2. Control del CPU.
4.1.3. Aplicaciones con microcontroladores
4.2. Control Microprogramado.
4.2.1. Conceptos.
4.2.2. Secuenciamiento de Microinstrucciones.
4.2.3. Ejecución de Microinstrucciones.
4.2.4. Aplicaciones.

5. ORGANIZACIÓN PARALELA.
5.1. Procesamiento Paralelo.
5.1.1. Multiprocesamiento.
5.1.2. Coherencia de cache y protocolo MESI.
5.1.3. Computación vectorial.
5.1.4. Procesadores paralelos.

MÉTODOS DE APRENDIZAJE
Se regirá a lo que se indica en el Reglamento Interno de Régimen Académico vigente en la Universidad Politécnica Salesiana.

EVALUACIÓN
Se regirá a lo que se indica en el Reglamento Interno de Régimen Académico vigente en la Universidad Politécnica Salesiana.

BIBLIOGRAFIA
BIBLIOGRAFIA BASE

[1] William Stalling, "Organización Y Arquitectura De Computadores". La Última Edición En Español Actualizada (Al 2013 La 7ma Edición)
BIBLIOGRAFÍA COMPLEMENTARIA
[2] Jesús Carretero Pérez, Félix García Carballeira, Fernando Péres Costoya. "Prácticas De Sistemas Operativos: De La Base Al Diseño" Mc Graw Hill,
2002, España

pr020301_web publico

You might also like