Aplicaciones, sistemas y técnicas para el tratamiento de la información (ASTI)

EJERCICIO DEL TEMA 4

1. LEON3 es un procesador RISC de 32 bits de código abierto

(http://www.gaisler.com/). Describir brevemente las siguientes características
(no más de 500 palabras en total):

a) Arquitectura del procesador

b) Buses externos
c) Juego de instrucciones
d) Módulos IP

a) El LEON3 es un modelo sintetizable VHDL de un procesador de 32 bits

compatible con la arquitectura SPARC V8. El procesador LEON3 tiene las
siguientes características:

• Conjunto de instrucciones SPARC V8 con extensiones V8e.

• Utiliza un pipeline de siete etapas: Fetch, Decode, Register Access, Execute,
Memory, Exception, Write.
• Hardware que permite multiplicar, dividir y unidades MAC.
• FPU IEEE-754 de alto rendimiento y totalmente canalizada.
• Instrucción separada y caché de datos (arquitectura de Harvard) con “snooping”.
• Cachés configurables: 1 - 4 formas, 1 - 256 kbytes/forma. Reemplazo aleatorio,
LRR o LRU.
• Instrucciones locales y memoria RAM de datos, 1 - 512 Kbytes.
• SPARC Reference MMU (SRMMU) con TLB configurable.
• Interfaz de bus AMBA-2.0 AHB.
• Soporte avanzado de depuración en el chip con instrucciones y un buffer de
seguimiento de datos.

• Compatibilidad con multiprocesador simétrico (SMP).

• Modo de apagado y activación del reloj.
• Hasta 125 MHz en FPGA y 400 MHz en tecnologías ASIC de 0.13 um.
• Alto rendimiento: 1.4 DMIPS / MHz, 1.8 CoreMark / MHz (gcc -4.1.2).

b) El LEON3 posee una interfaz de bus AMBA AHB (Advanced High-performance

Bus), la cual es una nueva generación de bus AMBA cuyo objetivo es satisfacer
los requisitos de los diseños sintetizables de alto rendimiento. AMBA AHB es un
nuevo nivel de bus que se encuentra por encima del APB (Advanced Peripheral
Bus) e implementa las funciones requeridas para los sistemas de alta frecuencia de
reloj de alto rendimiento, que incluyen:

• Transferencias de ráfaga.
• Transacciones divididas.
• Traspaso maestro de un solo ciclo.
• Operación de borde de reloj único.
• Implementación no tripartita.
• Configuraciones de bus de datos más amplias (64/128 bits).

c) Las instrucciones en el procesador LEON3 están codificadas en tres formatos de

32 bits. LEON3 implementa el estándar completo SPARC V8, incluidas las
instrucciones de multiplicación y división de hardware, y además implementa
instrucciones de acumulación múltiple de hardware. Las instrucciones se pueden
dividir en seis categorías: carga / almacenamiento, aritmética de enteros,
transferencia de control, registros de control de lectura / escritura, operaciones de
punto flotante y operaciones de coprocesador. Hay varios lugares libres en la tabla
de conjuntos de instrucciones del Formato 3 (op = 2). Las instrucciones de carga /
almacenamiento pueden usar espacios de direcciones alternativos definidos por el
campo ASI de 8 bits en el código de instrucción. LEON3 usa solo unos pocos
espacios de direcciones, y hay muchos espacios para posibles extensiones.

d) La mayoría de los núcleos se distribuyen como parte de la biblioteca IP de GRLIB.

Basada en el estándar de bus AMBA, la biblioteca GRLIB IP contiene núcleos
avanzados de alta calidad, como el procesador LEON3 SPARC, una unidad de
punto flotante IEEE-754 de doble precisión totalmente canalizada, un núcleo PCI
maestro / objetivo de 32 bits con DMA y FIFOs, controladores de memoria, codec
SpaceWire con soporte RMAP, 10/100/1000 Mbit MAC Ethernet, controladores
de dispositivo y host USB, controladores CAN, temporizador, controlador de
interrupciones, UART, controlador VGA, interfaz PS / 2, GPIO, AES Criptografía
y muchos más.