Instrumentação Eletrônica

i
UNIVERSIDADE FEDERAL DA PARAIBA
Departamento de Engenharia Eletrica e Sistemas de

Potência
Treinamento em Novas Tecnologias de Protec~ao e

Automac~ao
Laboratorio Digital de Sistemas de Potência
Disciplina: Instrumentac~ao Eletrônica
Professor: Raimundo Carlos Silverio Freire

Sumario
1 Generalidades sobre Instrumentac~ao Eletrônica 1
1.1 Condicionadores de Sinais . . . . . . . . . . . . . . . . . . . . . . . . . 3
1.1.1 Condicionadores de sinais analogicos . . . . . . . . . . . . . . . 5
1.2 Chaves Analogicas, Multiplexadores e Sample and Hold . . . . . . . . . 7
1.2.1 Chaves Analogicas . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.2.2 Multiplexadores . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.2.3 Sample and Hold . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2 Condicionadores de sensores passivos e condicionadores de sinal 9

2.1 De ni
c~ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.2 Sensores Passivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.2.1 Princpios Fsicos . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.2.2 Condicionadores de sensores passivos . . . . . . . . . . . . . . . 13
2.3 Sensores Ativos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.3.1 Princpios fsicos . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.3.2 Condicionadores para sensores ativos . . . . . . . . . . . . . . . 20
2.4 Lineariza
c~ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
2.4.1 Corre
c~oes a nvel do sensor . . . . . . . . . . . . . . . . . . . . . 22
2.4.2 Corre
c~oes a nvel do condicionador . . . . . . . . . . . . . . . . 23
2.5 Conclus~ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
ii
SUMARIO iii
3 Reduc~ao das Perturbac~oes nos Sistemas de Medic~ao 25

3.1 Introdu
c~ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.2 Generalidades . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.3 Principais grandezas ambientais que inuenciam os sistemas de medida 26
3.3.1 Temperatura . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.3.2 Umidade . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.3.3 Efeitos termoeletricos . . . . . . . . . . . . . . . . . . . . . . . . 27
3.3.4 Rudos internos dos componentes . . . . . . . . . . . . . . . . . 27
3.4 Interferências eletromagneticas . . . . . . . . . . . . . . . . . . . . . . . 28
3.4.1 Acomplamentos capacitivo . . . . . . . . . . . . . . . . . . . . . 28
3.4.2 Acoplamento indutivo . . . . . . . . . . . . . . . . . . . . . . . 30
3.5 Acoplamento por condu
c~ao . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.5.1 Confec
c~ao de um po
co de terra . . . . . . . . . . . . . . . . . . 32
3.5.2 Liga
c~oes entre massas . . . . . . . . . . . . . . . . . . . . . . . 32
3.5.3 Fixa
c~ao da blindagem a massa . . . . . . . . . . . . . . . . . . . 33
3.5.4 Estrutura diferencial simetrica . . . . . . . . . . . . . . . . . . . 36
3.5.5 Tens~ao de modo comum . . . . . . . . . . . . . . . . . . . . . . 38
3.6 Conclus~ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
4 Ampli cadores de Medic~ao 40

4.1 Ampli cadores de Instrumenta
c~ao . . . . . . . . . . . . . . . . . . . . . 40
4.1.1 Caractersticas Principais . . . . . . . . . . . . . . . . . . . . . 41
4.1.2 Taxa de Rejei
c~ao de Modo Comum - RRMC . . . . . . . . . . . 41
4.1.3 Implementa
c~oes Praticas . . . . . . . . . . . . . . . . . . . . . . 44
4.2 Ampli cador de Isolamento . . . . . . . . . . . . . . . . . . . . . . . . 47
4.2.1 Ampli cadores de Isolamento a Transformadores. . . . . . . . . 47
4.2.2 Ampli cadores de Isolamento a Acoplamento O ptico . . . . . . 48
SUMARIO iv
4.2.3 Caractersticas dos Ampli cadores de Isolamento . . . . . . . . 49

4.3 Ampli cadores Chaveados . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.4 Ampli cadores com Ganho Programavel . . . . . . . . . . . . . . . . . 52
4.4.1 Aplica
c~ao Pratica . . . . . . . . . . . . . . . . . . . . . . . . . . 53
4.4.2 Conversores Tens~ao-Corrente . . . . . . . . . . . . . . . . . . . 54
5 Tecnicas de Tratamento Analogico dos Sinais de Medic~ao 56

5.1 Filtros Analogicos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
5.1.1 Filtros Passivos . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
5.1.2 Filtros Ativos . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
5.1.3 Filtros Universais . . . . . . . . . . . . . . . . . . . . . . . . . . 57
5.1.4 Filtros a partir de giradores . . . . . . . . . . . . . . . . . . . . 58
5.1.5 Filtros a partir de celulas de Rauch . . . . . . . . . . . . . . . . 59
5.1.6 Filtros a Capacitores Comutados . . . . . . . . . . . . . . . . . 60
5.2 Multiplicadores Analogicos . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.2.1 De ni
c~oes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
5.2.2 Utiliza
ca~o dos multiplicadores no tratamento de sinais . . . . . 67
5.2.3 Precis~ao do multiplicador . . . . . . . . . . . . . . . . . . . . . 70
5.3 Conversores Logartmicos . . . . . . . . . . . . . . . . . . . . . . . . . . 70
5.3.1 De ni
ca~o . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
5.3.2 Implementa
c~oes Industriais . . . . . . . . . . . . . . . . . . . . 71
5.3.3 Estabilidade . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
5.3.4 Compensa
ca~o em temperatura . . . . . . . . . . . . . . . . . . . 73
5.4 Convers~ao Alternada-Contnua . . . . . . . . . . . . . . . . . . . . . . . 74
5.4.1 Conversor de valor absoluto . . . . . . . . . . . . . . . . . . . . 74
5.4.2 Conversor de valor e caz . . . . . . . . . . . . . . . . . . . . . . 74
5.4.3 Convers~ao a efeito termico . . . . . . . . . . . . . . . . . . . . . 75
SUMARIO v
5.4.4 Convers~ao por calculo . . . . . . . . . . . . . . . . . . . . . . . 76

5.4.5 Conversor de valor de pico . . . . . . . . . . . . . . . . . . . . . 76
5.5 Demoduladores Sncronos . . . . . . . . . . . . . . . . . . . . . . . . . 78
5.6 Correlacionadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
5.6.1 Princpio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
5.6.2 Correlacionadores em Tempo Real . . . . . . . . . . . . . . . . . 82
5.6.3 Correlacionadores em Linha . . . . . . . . . . . . . . . . . . . . 83
5.6.4 Realiza
c~oes Industriais . . . . . . . . . . . . . . . . . . . . . . . 83
5.6.5 Exemplos de Aplica
c~oes da Tecnica de Correla
c~ao . . . . . . . . 84
5.7 PLL - Phase Locked Loop . . . . . . . . . . . . . . . . . . . . . . . . . 85
5.7.1 Princpio Fundamental . . . . . . . . . . . . . . . . . . . . . . . 86
5.7.2 Funcionamento de um PLL para um sinal de entrada senoidal . 87
5.7.3 Realiza
co~es Praticas de um PLL . . . . . . . . . . . . . . . . . . 88
5.7.4 Estudo da Estabilidade da Malha . . . . . . . . . . . . . . . . . 93
6 Comparadores e Chaves Analogicas 94

6.1 Comparadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
6.1.1 Circuito Basico . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
6.1.2 Caractersticas . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
6.1.3 Comparador em Janela . . . . . . . . . . . . . . . . . . . . . . . 97
6.1.4 Precau
c~oes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
6.1.5 Comparadores com Histerese . . . . . . . . . . . . . . . . . . . . 98
6.1.6 Precis~ao do nvel de sada . . . . . . . . . . . . . . . . . . . . . 101
6.2 Chaves Analogicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
6.2.1 Chaves J-FET . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
6.2.2 Chaves a MOS-FET . . . . . . . . . . . . . . . . . . . . . . . . 106
6.2.3 Chaves a diodos . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
SUMARIO vi
6.2.4 Chaves a transistores bipolares . . . . . . . . . . . . . . . . . . 110

6.2.5 Imperfei
c~oes das chaves analogicas . . . . . . . . . . . . . . . . 112
7 Os Conversores A/D e D/A 115

7.1 Os Conversores D/A . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
7.1.1 Principais Arquiteturas de Conversores D/A . . . . . . . . . . . 115
7.1.2 Principais caractersticas de um conversor D/A . . . . . . . . . 119
7.1.3 Exemplo de Aplica
c~ao: um Filtro Programavel . . . . . . . . . . 121
7.2 Os Conversores A/D . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
7.2.1 Conversores Paralelos (ash) . . . . . . . . . . . . . . . . . . . . 123
7.2.2 Conversores de Aproxima
c~oes Sucessivas . . . . . . . . . . . . . 126
7.2.3 Conversores de Contagem de Pulsos . . . . . . . . . . . . . . . . 128
7.2.4 Principais Caractersticas dos Conversores A/D . . . . . . . . . 137
7.2.5 Exemplos de Aplica
c~oes . . . . . . . . . . . . . . . . . . . . . . 138
8 Sample and Hold e Multiplicadores 140

8.1 Sample and hold . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
8.1.1 Princpio de funcionamento . . . . . . . . . . . . . . . . . . . . 140
8.1.2 Amostragem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
8.1.3 Sample and hold . . . . . . . . . . . . . . . . . . . . . . . . . . 142
8.1.4 Rela
c~ao entre a resolu
ca~o de um A/D e a frequência do amostrador143
8.1.5 Principais caractersiticas de um sample and hold . . . . . . . . 145
8.1.6 Realiza
c~oes praticas . . . . . . . . . . . . . . . . . . . . . . . . . 147
8.2 Multiplexadores analogicos . . . . . . . . . . . . . . . . . . . . . . . . . 150
8.2.1 Numero de vias de um multiplexador . . . . . . . . . . . . . . . 151
8.2.2 Multiplexador diferencial . . . . . . . . . . . . . . . . . . . . . . 153
8.3 Funcionamento de multiplexadores e sample and hold em um canal de
aquisi
c~ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
SUMARIO vii
8.4 Multiplexadores digitais . . . . . . . . . . . . . . . . . . . . . . . . . . 155

8.4.1 Princpio de funcionamento . . . . . . . . . . . . . . . . . . . . 155
9 Sistemas de Aquisic~ao e de Tratamento de Sinais de Medic~ao 158

9.1 Introdu
c~ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
9.2 Sistemas de aquisi
c~ao de dados . . . . . . . . . . . . . . . . . . . . . . 158
9.2.1 Sistema de aquisi
c~ao de um canal . . . . . . . . . . . . . . . . . 158
c~ao de dados de n canais . . . . . . . . . . . . 159
c~ao de dados sincronizado . . . . . . . . . . . . 161
c~ao de dados rapido . . . . . . . . . . . . . . . 161
9.3 Concep
c~ao de um sistema de dados a microprocessador . . . . . . . . . 162
9.3.1 De ni
c~ao de con gura
c~oes de sistema a microprocessador . . . . 162
9.3.2 Aquisi
ca~o de sinais analogicas . . . . . . . . . . . . . . . . . . . 162
9.3.3 Ampli ca
c~ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
9.3.4 Taxa de aquisi
c~ao . . . . . . . . . . . . . . . . . . . . . . . . . . 164
9.3.5 Discretiza
c~ao do sinal analogico . . . . . . . . . . . . . . . . . . 164
9.3.6 Reconstitui
c~ao do sinal analogico . . . . . . . . . . . . . . . . . 164
9.4 Sistema de tratamento do sinal de medi
c~ao . . . . . . . . . . . . . . . . 165
9.4.1 Generalidades . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
9.4.2 Multiplicadores-acumuladores (MAC ) . . . . . . . . . . . . . . . 165
9.4.3 Processadores de sinais . . . . . . . . . . . . . . . . . . . . . . . 167
9.5 Sistemas de medi
c~ao associados a computadores pessoais . . . . . . . . 168
9.5.1 Um novo conceito de medi
c~ao: intrumenta
c~ao pessoal . . . . . . 168
9.5.2 A evolu
c~ao da instrumenta
c~ao pessoal . . . . . . . . . . . . . . 169
9.5.3 Perspectivas futuras da instrumenta
c~ao pessoal . . . . . . . . . 169
Lista de Tabelas
2.1 Metais mais utilizados em sensores de temperatura a varia
c~ao da resis-
tividade. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
5.1 Resumo das caracteristicas do comparador. . . . . . . . . . . . . . . . . 91
6.1 Exemplos de comparadores. . . . . . . . . . . . . . . . . . . . . . . . . 97
7.1 Combina
c~oes das chaves A e B e valores da saida. . . . . . . . . . . . . 125
7.2 Conversores A/D tens~ao-frequência da Analog Devices. . . . . . . . . . 130
9.1 Componetes com tecnologia CMOS. . . . . . . . . . . . . . . . . . . . 167
viii
Lista de Figuras
1.1 Diagrama de um sistema de aquisi
c~ao de dados e controle de processo
com n sample and hold e n condicionadores de sinais. . . . . . . . . . . 2
com 1 sample and hold e n condicionadores de sinais. . . . . . . . . . . 2
com 1 sample and hold e 1 condicionador de sinal. . . . . . . . . . . . . 3
1.4 Diagrama de blocos de um sistema de controle de processos. . . . . . . 3
1.5 Transdutor e condicionador em controle de processos. . . . . . . . . . . 4
1.6 Transdutor n~ao linear acoplado a um condicionador de lineariza
c~ao. . . 6
1.7 a) Componentes de sinal em controle de processos b) condicionamento
do sinal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.1 Diagrama de um extensômetro. . . . . . . . . . . . . . . . . . . . . . . 12

2.2 Montagem potenciometrica com sensores do tipo (a) tens~ao e (b) corrente. 14
2.3 Montagem em ponte. (a) Excita
c~ao xa. (b) Excita
c~ao variavel. . . . . 15
2.4 Oscilador de relaxa
c~ao. . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.5 Efeito Hall num material na presen
ca de um campo uniforma (a) e a
tens~ao Vl gerada (b). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.6 Circuito com fotodiodo. . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.7 Sensor ativo do tipo tens~ao (a) e seu condicionador (b). . . . . . . . . . 21
2.8 Sensor ativo do tipo corrente (a) e seu condicionador (b). . . . . . . . . 21
2.9 Sensor ativo do tipo carga eletrica (a) e seu condicionador (b). . . . . 22
ix
LISTA DE FIGURAS x
2.10 Sensor ativo do tipo tens~ao (a) e seu condicionador (b). . . . . . . . . . 23

2.11 Elimina
c~ao da inuência de Es sobre a tens~ao de sada Vs : . . . . . . . 24
3.1 Acoplamento capacitivo entre dois condutores . . . . . . . . . . . . . . 28

3.2 Rela
c~ao da capacitância entre dos condutores cilndricos . . . . . . . . 30
3.3 Acoplamento Indutivo . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.4 Redu
ca~o do acoplamento indutivo . . . . . . . . . . . . . . . . . . . . . 31
3.5 Entrela
camento dos cabos . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.6 Diferentes tipos de liga
c~ao de massas . . . . . . . . . . . . . . . . . . . 33
3.7 Corrente de massa Im devido a tens~ao VM 1M 2 . . . . . . . . . . . . . . 34
3.8 Inuência da corrente de massa . . . . . . . . . . . . . . . . . . . . . . 35
3.9 Exemplos de aterramento da blindagem . . . . . . . . . . . . . . . . . . 35
3.10 Acoplamento via trafo e acoplador optico . . . . . . . . . . . . . . . . . 36
3.11 Elimina
ca~o das tens~oes parasitas pelo uso da estrutura simetrica . . . . 37
3.12 Ampli cador diferencial . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4.1 Ampli cador diferencial com sinal de modo comum na entrada. . . . . 42

4.2 Circuito equivalente de entrada para o sinal de modo comum. . . . . . 42
4.3 Circuito equivalente com R1 = 0. . . . . . . . . . . . . . . . . . . . . . 42
4.4 Circuito de guarda. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.5 Ampli cador de instrumenta
c~ao. . . . . . . . . . . . . . . . . . . . . . . 45
4.6 Um quarto ampli cador que comp~oe a realiza
c~ao modular de um ampli-
cador de instrumenta
c~ao . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.7 Esquema de um ampli cador de instrumenta
c~ao em circuito integrado. 46
4.8 Ampli cador de isolamento a transformador. . . . . . . . . . . . . . . . 48
4.9 Ampli cador de isolamento com acoplamento optico. . . . . . . . . . . 48
4.10 Representa
c~ao simbolica de um ampli cador de isolamento. . . . . . . . 49
LISTA DE FIGURAS xi
4.11 Esquema simpli cado de um ampli cador de isolamento em funciona-

mento normal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.12 Princpio de um ampli cador chaveado. . . . . . . . . . . . . . . . . . . 51
4.13 Ampli cador com ganho programavel. . . . . . . . . . . . . . . . . . . . 53
4.14 Aplica
ca~o pratica de um ampli cador com ganho programavel em um
sistema de aquisi
c~ao de dados de corrente de fuga de isoladores de alta
tens~ao. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
4.15 Conversor tens~ao corrente utuante. . . . . . . . . . . . . . . . . . . . . 54
4.16 Conversor tens~ao corrente n~ao utuante. . . . . . . . . . . . . . . . . . 55
5.1 Filtro universal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

5.2 Girador. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
5.3 Filtro a partir de celula de Rauch. . . . . . . . . . . . . . . . . . . . . . 59
5.4 Estruturas de ltros rejeita-faixa . . . . . . . . . . . . . . . . . . . . . 60
5.5 Capacitor comutado. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
5.6 Integrador a capacitor comutado. . . . . . . . . . . . . . . . . . . . . . 62
5.7 Circuito generico de primeira ordem a capacitor comutado. . . . . . . . 63
5.8 Diagrama do ltro universal MF10 no modo 1. . . . . . . . . . . . . . . 64
5.9 Multiplicador com sada aberta e Multiplicador diferencial. . . . . . . . 66
5.10 Multiplicador Universal. . . . . . . . . . . . . . . . . . . . . . . . . . . 66
5.11 Divis~ao e raiz quadrada. . . . . . . . . . . . . . . . . . . . . . . . . . . 67
5.12 Ponte de medi
c~ao com sensor resistivo. . . . . . . . . . . . . . . . . . . 68
5.13 Lineariza
c~ao atraves de um multiplicador. . . . . . . . . . . . . . . . . 68
5.14 Controle de frequência atraves de tens~ao. . . . . . . . . . . . . . . . . . 69
5.15 Modula
c~ao em amplitude. . . . . . . . . . . . . . . . . . . . . . . . . . 70
5.16 Montagem basica de um conversor logartmico. . . . . . . . . . . . . . . 72
5.17 Anulando a inuência da corrente Ies. . . . . . . . . . . . . . . . . . . . 72
5.18 Compensa
c~ao das varia
co~es de K . . . . . . . . . . . . . . . . . . . . . . 73
LISTA DE FIGURAS xii
5.19 Conversor de valor absoluto. . . . . . . . . . . . . . . . . . . . . . . . . 74

5.20 Conversor de valor absoluto com sada referenciada a massa. . . . . . . 75
5.21 Conversor a efeito termico. . . . . . . . . . . . . . . . . . . . . . . . . . 75
5.22 Conversor de valor medio quadratico a partir de calculo. . . . . . . . . 76
5.23 Conversor de valor de pico. . . . . . . . . . . . . . . . . . . . . . . . . . 77
5.24 Montagem com melhoramento do conversor de valor de pico. . . . . . . 77
5.25 Medi
c~ao contnua de valor de pico de sinais senoidais. . . . . . . . . . 77
5.26 Chave a J-FET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
5.27 Diagrama de funcionamento do conversor sncrono. . . . . . . . . . . . 80
5.28 Montagem em blocos de um demodulador sncrono. . . . . . . . . . . . 80
5.29 Correlacionador analogico. . . . . . . . . . . . . . . . . . . . . . . . . . 81
5.30 Correlacionador em tempo real . . . . . . . . . . . . . . . . . . . . . . 82
5.31 Correlacionador em linha . . . . . . . . . . . . . . . . . . . . . . . . . . 83
5.32 Esquema de um correlacionador numerico. . . . . . . . . . . . . . . . . 84
5.33 Esquema em blocos de um PLL . . . . . . . . . . . . . . . . . . . . . . 86
5.34 Malha sem o FBP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
5.35 Comparador de fase a multiplicador analogico e FPB. . . . . . . . . . . 89
5.36 Diagrama de fase, no caso em que os sinais s~ao quadrados. . . . . . . . 90
5.37 Caracterstica de um comparador de fase no caso dos sinais quadrados. 90
5.38 Filtro passa baixa. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
5.39 Filtro passa-baixa com avan
co de fase. . . . . . . . . . . . . . . . . . . 92
5.40 Filtro passa baixa ativo com avan
co de fase. . . . . . . . . . . . . . . . 93
5.41 Diagrama de uxo caracterstico da malha. . . . . . . . . . . . . . . . . 93
6.1 Circuito basico de um comparador e sua caracterstica de transferência. 94

6.2 Montagem para aumentar a diferen
ca entre os sinais a serem comparados. 95
6.3 Montagem para obter um nvel de sada do comparador bem de nido. . 97
LISTA DE FIGURAS xiii
6.4 Comparador em janela. . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

6.5 Montagem inversora do comparador com histerese. . . . . . . . . . . . . 99
6.6 Montagem n~ao inversora. . . . . . . . . . . . . . . . . . . . . . . . . . . 100
6.7 Montagem com nvel de mudan
ca regulado por uma tens~ao de referência. 101
6.8 Montagem para melhorar a precis~ao do nvel de sada. . . . . . . . . . . 101
6.9 Outra alternativa para melhorar a precis~ao do nvel de sada. . . . . . . 102
6.10 Modelo simpli cado de uma chave. . . . . . . . . . . . . . . . . . . . . 103
6.11 Chave baseada em transistor J-FET. . . . . . . . . . . . . . . . . . . . 103
6.12 Montagem com prote
c~ao. . . . . . . . . . . . . . . . . . . . . . . . . . . 104
6.13 Interface para gerar um sinal de comando a partir de um sinal TTL . . 105
6.14 J-FET canal P utilizado como chave de corrente. . . . . . . . . . . . . 105
6.15 Montagem com um J-FET na malha de realimenta
ca~o para compensar
a varia
c~ao de RON . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
6.16 Transistor MOS- FET canal P. . . . . . . . . . . . . . . . . . . . . . . 107
6.17 Chave a MOS-FET. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
6.18 Chave C-MOS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
6.19 Chave a diodos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
6.20 Montagem paralela para uma chave a transistor bipolar. . . . . . . . . 110
6.21 Montagem serie para uma chave a transistor bipolar. . . . . . . . . . . 111
6.22 Caracterstica da montagem serie. . . . . . . . . . . . . . . . . . . . . . 111
6.23 Montagem serie melhorada. . . . . . . . . . . . . . . . . . . . . . . . . 112
6.24 Representa
c~ao de uma chave no estado fechado. . . . . . . . . . . . . . 113
6.25 Representa
c~ao de uma chave aberta e suas capacitâncias parasitas. . . . 113
7.1 Conversor D/A a resistência ponderadas. . . . . . . . . . . . . . . . . . 116

7.2 Conversor D/A a rede R-2R. . . . . . . . . . . . . . . . . . . . . . . . . 117
7.3 Conversor D/A a correntes ponderadas. . . . . . . . . . . . . . . . . . . 118
LISTA DE FIGURAS xiv
7.4 Conversor D/A de escala invertida. . . . . . . . . . . . . . . . . . . . . 119

7.5 Principais caractersticas de um D/A. . . . . . . . . . . . . . . . . . . . 121
7.6 Montagem de um ltro programavel. . . . . . . . . . . . . . . . . . . . 122
7.7 Conversor A/D paralelo de 3 bits. . . . . . . . . . . . . . . . . . . . . . 124
7.8 Melhoria da resolu
c~ao de um conversor A/D paralelo. . . . . . . . . . . 125
7.9 Conversor A/D de aproxima
c~oes sucessivas. . . . . . . . . . . . . . . . 127
7.10 Conversor tens~ao-frequência. . . . . . . . . . . . . . . . . . . . . . . . . 129
7.11 Conversor A/D de rampa simples. . . . . . . . . . . . . . . . . . . . . . 130
7.12 Conversor A/D de rampa dupla (a) e suas fases de convers~ao (b). . . . 132
7.13 Compensa
c~ao automatica do erro de desvio. . . . . . . . . . . . . . . . 134
7.14 Fases de um conversor A/D de rampa tripla. . . . . . . . . . . . . . . . 135
7.15 Erros introduzidos pela quantiza
c~ao. . . . . . . . . . . . . . . . . . . . 137
7.16 Organiza
c~ao de um ltro digital. . . . . . . . . . . . . . . . . . . . . . . 138
7.17 Comunica
c~ao por bra optica e via satelite. . . . . . . . . . . . . . . . 139
8.1 Princpio basico de um S/H. . . . . . . . . . . . . . . . . . . . . . . . . 140

8.2 Amostragem com um trem de impulsos. . . . . . . . . . . . . . . . . . 141
8.3 Espectro do sinal amostrado com um trem de impulsos. . . . . . . . . . 142
8.4 Sobreposi
ca~o de espectros (aliasing). . . . . . . . . . . . . . . . . . . . 142
8.5 Amostragem com trem de pulsos retangulares. . . . . . . . . . . . . . . 143
8.6 Espectro do sinal amostrado por um trem de pulsos retangulares. . . . 144
8.7 Caso onde o tempo de bloqueio e igual ao perodo de amostragem. . . . 144
8.8 Erro de desvio de ganho. . . . . . . . . . . . . . . . . . . . . . . . . . . 145
8.9 Erro devido a transparência e deriva da tens~ao no capacitor. . . . . . . 146
8.10 Erro devido a transi
c~ao amostragem-bloqueio. . . . . . . . . . . . . . . 147
8.11 Montagem em cascata. . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
8.12 Montagem em malha. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
LISTA DE FIGURAS xv
8.13 Montagem em malha melhorada para evitar satura

ca~o do ampli cador. 149
8.14 Montagem em malha melhorada. . . . . . . . . . . . . . . . . . . . . . 149
8.15 Montagem em integrador sem satura
c~ao do primeiro ampli cador. . . . 150
8.16 Diagrama basico de um multiplexador de N entradas. . . . . . . . . . . 150
8.17 Associa
c~ao em paralelo. . . . . . . . . . . . . . . . . . . . . . . . . . . 151
8.18 Associa
c~ao em paralelo melhorada. . . . . . . . . . . . . . . . . . . . . 152
8.19 Diagrama de tempo dentre dois chaveamentos sucessivos. . . . . . . . . 152
8.20 Associa
c~ao de multiplexadores para melhorar o tempo de multiplexa
c~ao. 153
8.21 Multiplexador com entradas diferenciais . . . . . . . . . . . . . . . . . 154
8.22 Diagrama de um canal de aquisi
c~ao. . . . . . . . . . . . . . . . . . . . . 155
8.23 Multiplexador com quatro entradas. . . . . . . . . . . . . . . . . . . . . 156
8.24 Multiplexador digital com entradas e sada de x bits. . . . . . . . . . . 156
8.25 Exemplo de convers~ao paralelo-serie. . . . . . . . . . . . . . . . . . . . 157
8.26 Canal de aquisi
c~ao utilizando multiplexador digital. . . . . . . . . . . . 157
9.1 Sistema de aquisi

c~ao de dados de um canal. . . . . . . . . . . . . . . . 159
9.2 Servo-sistema controlado por computador. . . . . . . . . . . . . . . . . 159
9.3 Sistema multicanal controlado por microprocessador. . . . . . . . . . . 160
9.4 Sistema de aquisi
c~ao de dados sincronizado. . . . . . . . . . . . . . . . 161
9.5 Con gura
c~ao padr~ao de um sistema a microprocessador utilizado na
aquisi
c~ao de dados. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
9.6 Forma canônica de um ltro de resposta ao impulso in nito. . . . . . . 166
9.7 Organiza
c~ao do processador TMS 32010: esquema e princpio. . . . . . 168
9.8 Sensores associados a um computador pessoal atraves de placas de aquisi
c~ao
de dados. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
Captulo 1
Generalidades sobre
Instrumentac~ao Eletrônica
O conceito de instrumenta
c~ao e muito amplo. A palavra instrumenta
c~ao e derivada
de instrumento, ent~ao tudo que se refere a instrumentos se refere a instrumenta
c~ao.
Pode-se divid-la em instrumenta
c~ao eletrônica, mecânica, biomedica, etc.
Neste texto, vamos associar a instrumenta
c~ao eletrônica ao processo de medi
c~ao e
controle. Esse processo pode ser feito de forma analogica ou digital.
Sistemas de aquisi
c~ao e controle est~ao representados nas guras 1:1, 1:2 e 1:3. Para o
controle de um processo s~ao usados n transdutores que convertem os sinais de interesse
em sinais eletricos, estes s~ao condicionados, amostrados pelos sample and hold (SH),
multiplexados e convertidos para a forma digital pelo conversor A/D. Um circuito de
interface transmite esses dados para um microcomputador (ou microprocessador, ou
microcontrolador) que os processa e gera sinais de controle para interferir no processo
de forma adequada.
A estrutura da gura 1 (mais complexa) e usada sempre que se deseja simultanei-
dade das amostras dos sinais, a estrutura da gura 2 (complexidade media) quando
esta simultaneidade n~ao e importante e a estrutura da gura 3 (mais simples) quando
os sinais s~ao de mesma natureza e ordem de grandeza.
Nessas estruturas, o dispositivo de importância fundamental que trata os dados
e gera os sinais de controle e o microcomputador, que e um dispositivo digital, que
opera com frequência de relogio espec ca e utiliza nveis logicos de tens~ao espec cos
1
Captulo 1. Generalidades sobre Instrumentac~ao Eletrônica 2
Transdutor 1 Condicionador 1 SH 1 M
I
Transdutor 2 Condicionador 2 SH 2 M C
. . . . . . U A/D
P . .. . . . . . X I R
. . . . . . . N O
R . . . . . . .
O T C
C Transdutor n Condicionador n SH n E O
R M
E Controlador 1 D/A F P
S
S A U
Controlador 2 C T
O .. . E A
.
.. . D
.
O
Controlador m R
Figura 1.1: Diagrama de um sistema de aquisi

c~ao de dados e controle de processo com
n sample and hold e n condicionadores de sinais.
Transdutor 1 Condicionador 1 M
I
M
Transdutor 2 Condicionador 2 U
C
. .. . . . SH A/D I R
P . . . . X
. .. . . . N O
R . . . .
T C
O
C Transdutor n Condicionador n E O
R M
E
S Controlador 1 D/A F P
A U
S
O Controlador 2 C T
.. . E A
.
.. . D
.
O
Controlador m R

1 sample and hold e n condicionadores de sinais.
para representar os nveis logicos "1" e "0". Os circuitos de interface devem converter
dados sados do computador para um formato que os dispositivos externos (impressora,
monitor, etc) possam entender e devem converter dados provenientes dos dispositivos
externos (transdutores, chaves, teclado, unidades de disco, etc) para um formato que
o microcomputador possa entender.
Os conversores A/D convertem os sinais analogocos para a forma digital e o multi-
plexador (MUX) seleciona que sinal deve ser convertido pelo A/D.
Os condicionadores de sinais realizam opera
c~oes com as variaveis do processo de
modo a adequa-las aos conversores A/D, aos circuitos de interface e aos sample and
hold. Estes amostram os sinais condicionados e retêm a amostra durante um intervalo
de tempo su ciente para a convers~ao A/D.
Transdutor 1 M
I
M
Transdutor 2 U
C
. .. . Condicionador SH A/D I R
P . . X
. .. . N O
R . .
T C
O
C Transdutor n E O
R M
E
S Controlador 1 D/A F P
A U
S
O Controlador 2 C T
.. . E A
.
.. . D
.
O
Controlador m R

1 sample and hold e 1 condicionador de sinal.
1.1 Condicionadores de Sinais

A gura 1:4 mostra um diagrama de blocos de uma malha de controle de processo,
com transdutores, condicionadores de sinais, acionadores, circuitos de interface e o
microprocessador.
Condic. Mi
Transdutor de sinais cro
In
ter pro
ces
fa sa
ce
Acionador dor
Figura 1.4: Diagrama de blocos de um sistema de controle de processos.

A maioria dos transdutores necessitam converter a extensa diversidade das variaveis
dinâmicas na malha de controle de processos, produzindo sinais com caractersticas
quanti cadas em rela
ca~o as variaveis dinâmicas. Os condicionadores de sinais reali-
zam as opera
c~oes com as variaveis do processo convertendo-as numa forma adequada
a interface com outros elementos da malha. A maioria das sadas dos transdutores
disponveis apresentam uma resposta linear, ou n~ao linear, exigindo, muitas vezes,
condicionamento analogico antes dos condicionadores digitais.
A rela
c~ao entre o sinal de sada e o sinal de entrada de um sistema chama-se fun
c~ao
de transferência. A rela
c~ao de transdu
c~ao pode alterar esta fun
c~ao de transferência
como um todo. A aplica
c~ao de processamento digital tem a necessidade de uma exa-
tid~ao compatvel com o sinal digital a ser processado. Geralmente, a representa
c~ao
correta de variaveis dinâmicas exige um conhecimento da exatid~ao de muitos elemen-

tos na malha de controle de processo. Isto resulta na necessidade de metodos utilizados
para expressar a exatid~ao dos transdutores e condicionadores. A gura 1:5 mostra a
liga
c~ao entre um transdutor e um condicionador de sinais.
x Transdutor Condicionador Y+ ∆ Y
K+ ∆ K G+ ∆ G
Figura 1.5: Transdutor e condicionador em controle de processos.

O sinal na sada do condicionador pode ser expresso por:
Y + Y = (K + K )(G + G)X (1.1)

em que K e G representam as incertezas na fun
c~ao de transferência do transdutor
e do condicionador de sinais. A exatid~ao e dada pela normaliza
c~ao percentual destas
incertezas em rela
c~ao aos valores nominais de suas grandezas. A rela
c~ao percentual
entre a menor e a maior grandeza transduzida e conhecida como resolu
c~ao.
A constante de tempo relaciona a resposta temporal da sada de um elemento de
controle com rela
c~ao as varia
c~oes na entrada. Geralmente, s~ao de nidas uma resposta
n~ao oscilante e outra oscilante. A resposta n~ao oscilante pode ser descrita por uma
equa
c~ao exponencial como:
Y (t) = Yi + (Yf ; Yi)(1 ; e; =t) (1.2)

em que Yi e a sada inicial, Yf e a sada nal e e a constante de tempo.
A sada do elemento apresenta um erro que e igual a diferen
ca entre Yf e Yi. A
constante de tempo expressa o tempo no qual a varia
c~ao do sinal na sada do elemento
e de aproximadamente 63% da varia
c~ao total.
A resposta oscilante pode ser representada como:
Y (t) = Y0e;tsen(2fnt) (1.3)

em que e a constante de amortecimento do elemento, fn e a frequência natural de
oscila
c~ao e Y0 e a amplitude.
A equa
c~ao (1.3) representa a resposta oscilante da sada de um elemento qualquer
de uma malha de controle. A constante de amortecimento a e a frequência natural fn
s~ao caractersticas do elemento e devem ser considerados em muitas aplica
c~oes.
1.1.1 Condicionadores de sinais analogicos

Os condicionadores de sinais analogicos envolvem alguns tipos de transforma
c~oes, vistos
a seguir:
Nvel do sinal
O metodo mais simples de condicionamento de sinal e o ajuste de seu nvel, envolvendo
ampli ca
c~ao de sinais ca ou cc. O exemplo mais comum e a ampli ca
c~ao de um sinal
com nvel dc elevado.
Linearizac~ao
O projeto de sistemas de controle enfrenta problemas na escolha das caractersticas dos
transdutores, que, muitas vezes, têm resposta n~ao linear. A escolha de dispositivos que
s~ao aproximadamente lineares pode representar di culdades quando surgir variaveis
dinâmicas de faixa larga. Uma das fun
c~oes dos condicionadores de sinais analogicos e
garantir a lineariza
ca~o da resposta dos transdutores.
Por exemplo, um transdutor que tenha resposta exponencial do tipo:
Y = V0 e;x (1.4)
exige um condicionador de lineariza
c~ao com caracterstica logartmica do tipo:
Ya = KlnY (1.5)
Assim a sada do condicionador varia linearmente com a intensidade do sinal, mas
com um o set KlnV0 e um fator de escala K , como mostra a gura 1:6.
Voexp(-ax) K ln Vo - K ax
Vo Transdutor Condicionador
Exponencial Logaritmico
Figura 1.6: Transdutor n~ao linear acoplado a um condicionador de lineariza

c~ao.
Filtragem e conversor de impedâncias

Rudos eletricos com intensidades consideraveis est~ao presentes em ambientes indus-
triais. Por exemplo, transientes de partidas de motores podem causar pulsos e outros
sinais indesejaveis na malha de controle de processo. Em muitos casos e necessario
o uso de ltros passa-baixas, passa-altas, passa-faixa ou rejeita-faixa para minimizar
a inuência desses rudos. Esses ltros podem ser passivos ou ativos, analogicos ou
digitais.
O conversor de impedância e um elemento importante no condicionamento de sinais,
quando a impedância interna do transdutor ou da linha de transmiss~ao pode causar
erros na medi
ca~o das variaveis dinâmicas.
Exemplo de condicionador de sinal

A gura 1:7(a) mostra um sinal com as componentes que o comp~oem: no qual Xu (t)
e o sinal util, X0(t) e o sinal estacionario e X (t) e o rudo. A gura 1:7(b) mostra um
diagrama de blocos do circuito condicionador para este sinal.
amplitude
Xu(t)
Xo(t)
Xr(t)
a)
tempo
sinal + A Xu(t)
Filtro Passa
Baixas + Amplificador
-
b) Xo(t)
Figura 1.7: a) Componentes de sinal em controle de processos b) condicionamento do

sinal.
1.2 Chaves Analogicas, Multiplexadores e Sample

and Hold
Os multiplexadores analogicos s~ao usados nos sistemas de aquisi
c~ao de dados com varias
entradas e s~ao implementados com circuitos logicos e chaves analogicas.
1.2.1 Chaves Analogicas

Uma chave pode ser mecânica ou eletrônica. As chaves mecânicas podem ser manuais
ou reles e têm as vantagens de grandes valores de tens~ao de isola
c~ao em aberto e altas
correntes de condu
ca~o, alem de uma baixa resistência de condu
c~ao. Como desvantagem
elas apresentam gastos de contatos com degrada
c~ao da vida util, rudos de comulta
c~ao
e baixas velocidades de chaveamento.
As chaves eletrônicas simulam as chaves mecânicas com vantagens com rela
c~ao a
velocidade de comulta
c~ao, vida ultil e tamanho. Elas podem ser de potência (tran-
sistores, tiristores, MOSFET, IGBT, etc) ou de sinal (transistores, JFET, MOSFET,
etc.), que s~ao as chaves analogicas de interesse na aquisi
c~ao de dados.
As chaves analogicas s~ao utilizadas nas implementa
c~oes dos sample and hold e dos
multiplexadores. Elas necessitam de uma fonte de alimenta
c~ao e têm dois terminais de
entrada/sada e um de controle.
Como as chaves mecânicas, as chaves analogicas tambem apresentam uma re-
sistência em aberto e uma resistência de condu
c~ao responsavel por uma dissipa
c~ao
de potência que depende da corrente de condu
c~ao.
Os circuitos integrados 4016 e 4066 têm 4 chaves analogicas independentes cada
um.
1.2.2 Multiplexadores
Um exemplo tpico de multiplexador analogico e a chave de onda usada nos antigos
receptores de radio. Exemplos de multiplexadores integrados s~ao os 4051, 4052, 4053
e 4067.
Os multiplexadores analogicos s~ao caracterizados pelo numero de canais, resistência

de condu
c~ao, resistência em aberto, isola
c~ao entre canais, rudo e velocidade maxima
de chaveamento. A partir de uma con gura
c~ao adequada pode-se implementar um
multiplexador com nN canais a partir de multiplexadores de N canais, com n e N s~ao
inteiros.
1.2.3 Sample and Hold

Os circuitos que amostram os sinais e os retêm durante o tempo de convers~ao A/D s~ao
chamados de sample and hold. Suas caractersticas principais s~ao os seus tempos de
aquisi
c~ao, de abertura e de reten
c~ao e sua taxa de queda. Exemplos de sample and
hold integrados s~ao os AD582 e AD583.
Captulo 2
Condicionadores de sensores
passivos e condicionadores de sinal
2.1 Denic~ao
Pode-se de nir um sensor como um dispositivo que converte uma grandeza M em
outra S com uma rela
c~ao de transforma
c~ao conhecida. No caso espec co de sensores
eletrônicos, M e a grandeza que se deseja medir e S e uma grandeza eletrica (tens~ao,
corrente, impedância). Quando a grandeza M e submetida a transforma
co~es sucessivas,
passando por grandezas intermediarias (M 1 M 2 ::: M n que podem ser de diferentes
naturezas), ate chegar a grandeza S, têm-se ent~ao os transdutores.
Os princpios fsicos utilizados pelos sensores s~ao variados. De uma maneira geral
os sensores s~ao classi cados em:
1. Sensores passivos, que variam alguma natureza passiva (resistência, capacitância,

indutância, ...) em fun
c~ao da grandeza de medi
c~ao. Estes sensores necessitam de
uma excita
ca~o externa para gerar a grandeza S.
2. Sensores ativos, que fornecem uma grandeza ativa (tens~ao, corrente, carga eletrica)
sem necessitar de nenhuma fonte de excita
c~ao externa.
9
Captulo 2. Condicionadores de sensores passivos e condicionadores de sinal 10
2.2 Sensores Passivos

2.2.1 Princpios Fsicos
Os sensores passivos apresentam dissipa
c~ao de energia sob a forma de efeito Joule
(RI2) ou armazenamento de energia eletrostatica ( 21 CV2) ou eletromagnetica ( 21 LI2):
A varia
c~ao da impedância e fun
c~ao da grandeza a ser medida que pode agir sobre os
parâmetros dimensionais ou propriedades eletricas do material usado como sensor. No
caso de a
ca~o da grandeza a ser medida sobre os parâmetros dimensionais, estes sen-
sores possuem um elemento movel ou deformavel em sua estrutura. No segundo caso,
usam-se materiais cujas propriedades eletricas (resistividade, permissividade eletrica,
permeabilidade magnetica,...) s~ao sensveis a grandeza de medi
c~ao.
Sensores passivos baseados na variac~ao da resistividade ()

A varia
ca~o da resistividade dos materiais pode ser devida a diferentes fatores, tais
como:
1. Composi
c~ao qumica. A varia
c~ao da composi
c~ao qumica e utilizada na medi
c~ao
da concentra
ca~o de um eletrolito ou umidade de um gas
2. Radia
c~ao luminosa. Este princpio e utilizado pelos foto-resistores, nos quais a
resistividade relaciona-se com a radia
c~ao luminosa da seguinte forma:
; 23
= o E E
o
em que E e a radia
c~ao luminosa incidente (Lux). Os materiais utilizados por estes
sensores s~ao geralmente semicondutores, podendo apresentar resistências muito
elevadas (104 a 109 ! para certos materiais policristalinos) ou baixas resistências
(10 a 103 ! para certos materiais monocristalinos)
3. Temperatura. A varia
c~ao da resistividade com a temperatura para os metais e
dada da seguinte forma:
= o(1 + T )
em que o e a resistividade a 0 oC, e o coe ciente de temperatura e T e a
diferen
ca entre a temperatura do sensor e 0 oC . A Tabela 2.1 apresenta os coe -
cientes de temperatura para alguns metais usados em sensores de temperatura.
Destes metais o que apresenta maior sensibilidade e o nquel, mas os riscos de

oxida
c~ao limitam seu uso para temperaturas maiores que 180 oC.Para os semi-
condutores, a varia
ca~o da resistência com a temperatura e dada pela seguinte
equa
c~ao:
1)
R(T ) = Ro exp B ( T1 ; To
na qual Ro e a resistência na temperatura T o B e um parâmetro dependente
da temperatura e que varia entre 3000 e 5000 K. Em trabalhos praticos pode-
se considerar B constante se a faixa de varia
c~ao da temperatura for pequena.
Um exemplo de sensores de temperatura feitos a partir de semicondutores s~ao os
termistores.
Tabela 2.1: Metais mais utilizados em sensores de temperatura a varia
c~ao da resistivi-
dade.
Metal o "!:cm] 10;3 de 0 a 100o C Intervalo de Uso
Cobre 1,56 4,25 -190 a 150o C
Nquel 6,38 6,6 -60 a 180o C
Platina 9,81 3,92 -250 a 1100o C
Irdio 9 4,98 -269 a 27o C
4. Modi ca
co~es nas dimens~oes do material. Sabe-se que a resistividade dos materiais
e tambem relacionada as suas dimens~oes fsicas, que podem ser modi cadas sob
a a
c~ao de esfor
cos externos. Um exemplo de implementa
c~ao de sensores para
a medi
c~ao de esfor
cos fsicos s~ao os extensômetros. A Figura 2:1 mostra um
extensômetro que e constitudo de um o depositado sobre um suporte exvel.
O arranjo do o e tal que a maior parte do seu comprimento e paralela a uma
mesma dire
c~ao. Os extensômetros s~ao usados na analise das deforma
c~oes sob a
a
c~ao de esfor
cos fsicos.
A resistência dos extensômetros varia de acordo com a seguinte equa
ca~o:
R = l ; S +
R l S
Fazendo-se SS = ;2 l l e = C (1 ; 2 ) l l com sendo a constante de Poisson
(aprox. 0,3 em zonas de deforma
c~oes elasticas) e C e a constante de Bridgman,
obtem-se:
R = "(1 + 2 ) + C (1 ; 2 )] l
R l
Suporte
Fio
Resistivo
Contatos
Figura 2.1: Diagrama de um extensômetro.
Neste tipo de sensor a sensibilidade e bastante pequena (da ordem de 2). Para ex-
tensômetros a semicondutores, a sensibilidade ca entre 100 e 200 o que indica seu
uso na medi
c~ao de pequenos esfor
cos, embora haja necessidade de compensa
c~ao
da varia
c~ao da resistência com a temperatura.
Sensores passivos baseados na variac~ao da permissividade eletrica (")

A varia
c~ao da permissividade pode ocorrer de duas formas:
1. Pela varia
c~ao da posi
c~ao do dieletrico no interior das placas do capacitor. O
dieletrico pode ser lquido ou solido.
2. Pela a
c~ao de fatores externos como a temperatura e umidade. No caso da tem-
peratura, a rela
c~ao simpli cada para "r e:
"r(T ) = "r (To) "1 ; (T ; To)]
Este princpio e pouco utilizado em sensores pois ele necessita de uma fonte de
excita
c~ao de frequência bastante elevada. O prncipio da varia
c~ao da permissivi-
dade em fun
c~ao da umidade e muito utilizado. Neste caso o dieletrico deve ser
hidro lo (boa capacidade de absor
c~ao de agua). O nylon e um dos polmeros
mais hidro los, que em condi
c~oes normais de temperatura e press~ao, pode absor-
ver 3 a 4% de seu peso de agua, que e restitudo integralmente em um ambiente
seco. O valor de "r e da ordem de 80 para a agua pura, de 2 a 7 para partculas
minerais secas e 1 para o ar. Desta forma, pode existir uma grande varia
c~ao da
permissividade de um material para os estados seco e umido.
Sensores passivos baseados na variac~ao da permeabilidade magnetica ()

A permeabilidade magnetica r dos materiais ferromagneticos varia quando s~ao subme-
tidos a um esfor
co mecânico (efeito Villari), ou seja, a curva de magnetiza
c~ao B=f(H)
e alterada. O valor de r pode aumentar ou diminuir dependendo do tipo de esfor
co,
do material e da sua densidade de uxo magnetico.
Reciprocamente, se houver uma mudan
ca na imanta
c~ao de um material ferro-
magnetico, aparecem no material esfor
cos internos que o deformam. Este efeito magneto-
estritivo e muito utilizado na realiza
c~ao de transdutores ultra-sônicos.
2.2.2 Condicionadores de sensores passivos

Os sensores passivos apresentam um varia
c~ao de sua impedância relacionada com a
grandeza de medi
c~ao Zc . Estes sensores devem ser excitados com uma fonte externa e
a varia
c~ao de Zc pode ser medida de duas formas distintas:
1. Pela varia
c~ao da amplitude Vm do sinal de medi
c~ao: este e o caso das pontes
potenciometricas, das montagens com fonte de corrente e das montagens em
ponte.
2. Pela varia
ca~o da frequência fm do sinal de medi
c~ao: este e o caso dos osciladores.
Condicionadores da amplitude do sinal de medic~ao

1. Montagem potenciometrica: no caso de sensores indutivos ou capacitivos a fonte
de excita
c~ao e senoidal do tipo tens~ao ou do tipo corrente (Figura 2.2). Com a
impedância complexa do sensor Zc = Rc + jXc variando de Zco a Zco + Z , a
varia
c~ao da tens~ao Vm sobre os terminais do sensor, para uma fonte de tens~ao
senoidal (Figura 2.2(a)) possui a seguinte forma:
Vm = Es (ZRs +RZc)2 1 + 1Zc
co s Zco +Rs
Neste caso temos Vm como uma fun
c~ao n~ao linear de Zc. Como Alternativa,
pode-se usar uma fonte de corrente senoidal como excita
c~ao (Figura 2.2(b)), e
neste caso teremos Vm da seguinte forma (se Rs >> Zc ):
Vm = Is Zc
Para sensores resistivos pode-se usar uma fonte de excita

c~ao senoidal ou contnua.
No caso de fonte de excita
c~ao do tipo tens~ao temos:
Vm = Es R R+c R
c s
em que Rc e a resistência do sensor. Supondo que Rc varia de Rco a Rco + Rc ,
a tens~ao sobre os terminais do sensor e Vmo + Vm, de tal forma que:
Vm = Es (R R+s R )2 Rc
co s
A sensibilidade do sensor e maior quando Rs = Rco,
Vm = E4s RRc (2.1)
co
A varia
c~ao de Vm e proporcional a varia
c~ao de Rc : E possvel substituir Rs por
um sensor idêntico funcionando em oposi
c~ao e obter uma sensibilidade duas vazes
maior que em 2.1:
Vm = E2s RRc (2.2)
co
As montagens potenciomatricas apresentam três incovenientes: baixa resolu
c~ao
de medi
c~ao, existência de uma tens~ao de repouso na ausência do fenômeno em
estudo e a sensibilidade depende da fonte de excita
c~ao.
Figura 2.2: Montagem potenciometrica com sensores do tipo (a) tens~ao e (b) corrente.
2. Montagem em ponte: esse tipo de montagem possibilita a implementa

c~ao de
diversas arquiteturas, cuja escolha de uma delas depende n~ao somente da natureza
da impedância desconhecida mas tambem da precis~ao da medi
c~ao desejada. Na
forma de condicionador para sinais de sensores, a ponte de Wheatstone tem como
fun
c~ao transformar uma varia
c~ao da impedância em um sinal eletrico. O interesse
pela ponte de Wheatstone deve-se a natureza diferencial da medi
c~ao que lhe da
menos sensibilidade ao rudo e a varia
c~oes da fonte de excita
c~ao. Seja o exemplo
da Figura 2.3(a). Supondo esta ponte balanceada, temos:
R1 R3 = R2 Rc0
resultando em: Vm = VA ; VB = 0, o que implica numa tens~ao de repouso nula.
Isto n~ao acontece com a montagem potenciometrica. Na Figura 2.3(b), Es
representa a varia
c~ao de E s , se essa varia
c~ao e pequena, ela tem pouca inuência
no valor de Vm . Voltando a Figura 2.3(a), com a ponte desequilibrada, a tens~ao
V m e dada por:
R c0 + Rc
Vm = VA ; VB = Es R + R + R ; R + R R 3

c0 c 1 2 3
em que Rc e a varia
c~ao de Rc em torno de Rc0.
Fazendo-se R3 = R2 = R1 = Rco, obtem-se:
Vm = E4s RRc 1Rco (2.3)
co 1 + 2Rco
Em torno do ponto de equilbrio, quando Rc e pequeno, a varia
c~ao de V m e
quase linear, mas o erro de n~ao linearidade aumenta rapidamente com o aumento
de Rc:
Figura 2.3: Montagem em ponte. (a) Excita

c~ao xa. (b) Excita
c~ao variavel.
Condicionadores da frequência do sinal de medic~ao

Estes condicionadores fornecem um sinal eletrico, cuja frequência traz informa
c~ao so-
bre a grandeza de medi
c~ao. Exemplos desse tipo de condicionador s~ao os osciladores
senoidais e de relaxa
c~ao.
Se o sensor e do tipo indutivo ou capacitivo, ele pode ser usado em um oscilador

senoidal, cuja frequência e geralemente determinada por um circuito LC, da seguinte
forma:
f0 = p1
2 L0C0
Supondo-se que o sensor e do tipo indutivo com indutância de repouso dada por
L0: Uma pequena varia
c~ao em L provoca uma varia
c~ao na frequência de oscila
c~ao
dada por:
f = ; 2LL f0
0
e desta forma f = f0(1 ; 2LL0 )
Se a grandeza a ser medida varia da forma m(t) = m0 + m1 cos(2Fm t) ent~ao
L = Lo + L = Lo + S m1 cos(2Fm t), com S sendo a sensibilidade do sensor. A
frequência de oscila
c~ao e dada ent~ao por:
f (t) = f0"1 ; 2SL m1 cos(2Fm t)]
0
De uma forma geral, o sinal modulado de sada do oscilador e da seguinte forma:

vs(t) = Vs sen2f (t). Temos caracterizado um sinal modulado em frequência, sendo
a modulante a grandeza a ser medida.
Circuitos osciladores senoidais com circuito LC a transistores podem ser montados
para frequências na faixa de VHF e assim o circuito oscilador pode ser usado como
transmissor juntamente com uma etapa de ampli ca
c~ao, se necessario. A vantagem de
se usar modula
c~ao em frequência e a imunidade do sinal a rudos, que pode ser bem
maior do que em sinais modulados em amplitude.
Circuitos condicionadores do tipo osciladores de relaxa
c~ao s~ao mais indicados para
sensores capacitivos. Estes osciladores geralmente produzem sinais retangulares cuja
frequência de oscila
ca~o e fun
c~ao do valor da capacitância (ou resistência, ou indutância)
do sensor. Como exemplo apresentamos o circuito da Figura 2.4. Nele, a frequência
de oscila
c~ao e dada por:
fo = 1
2RC ln(1 + 2RR23 )
Se o sensor utilizado e do tipo capacitivo, o sinal de sada do oscilador de relaxa
c~ao
e modulada em frequência pela grandeza a ser medida.
Figura 2.4: Oscilador de relaxa

c~ao.
2.3 Sensores Ativos

2.3.1 Princpios fsicos
Os sensores ativos têm como princpio um determinado efeito fsico, de tal forma que
e assegurada a convers~ao da grandeza a ser medida em uma grandeza eletrica. A
grandeza a ser medida pode ser mecânica, termica ou radia
c~ao e os efeitos fsicos s~ao
os seguintes:
Efeito piezoeletrico

Quando aplica-se um esfor
co mecânico sobre certos cristais (o quartzo por exemplo),
aparecem sobre faces opostos cargas eletricas. O efeito inverso foi posto em evidência
por Lippman. Estes cristais s~ao desprovidos de um centro cimetrico.
Efeito de induc~ao eletromagnetica

Quando um condutor se desloca em um campo magnetico constante, uma tens~ao e
induzido em seus terminais, proporcional a derivada do uxo inteceptado em rela
c~ao
ao tempo. Alguns sensores de velocidade usam este princpio.
Efeito Hall
O efeito Hall e deduzido da for
ca de Laplace:
F~m = q (~v ^ B~ )
aplicada sob uma partcula de carga q e com velocidade ~v na presen
ca de uma campo
B~ . A Figura 2.5(a) apresenta um material condutor atravesado por uma corrente I e
submetido a um campo magnetico uniforme B~ numa dire
c~ao ortogonal a corrente I. A
for
ca F~ m cria uma deex~ao transversal das partculas em movimento. Isto resulta em
um campo eletrico E~ h que cria uma for
ca Fe = q Eh oposta a Fm = q v B e uma
diferen
ca de potencial igual a:
Vh = W Eh = W v B
em que W e a largura do material. A velocidade v dos portadores de carga esta ligada
a mobilidade da seguinte forma:
v = El = VLl
em que L e o comprimento do material e V l e a tens~ao entre os pontos de entrada
e sada da corrente I no material (Figura 2.5(b)). Assim a tens~ao V h e descrita da
forma:
W
Vh = Vl B
L
Desta forma, a tens~ao V h e proporcional a intensidade de campo magnetico B. O
material mais utilizado em sensores a efeito Hall e o silcio ( = 1400 cm2=V=s para o
silcio fracamente dopado). Sensibilidades maiores podem ser obtidas com o arseniasto
de indium ( = 33.000 cm2=V=s).
Efeito magnetohidrodinâmico
Este efeito e semelhante ao anterior. Quando um lquido contendo cargas livres (ons)
escorre perpendicularmente a um campo magnetico B em um canal isolante, aparece
na dire
c~ao ortogonal a B uma tens~ao proporcional a B e a largura D do lquido:
V =K BD
I I
B Fm
El
B B
Fm Vl
L v
v Fm
v
I
(a) (b)
Figura 2.5: Efeito Hall num material na presen

ca de um campo uniforma (a) e a tens~ao
Vl gerada (b).
Efeito fotoeletrico

Os efeitos fotoeletricos s~ao inumeros. De uma maneira geral eles provocam a emiss~ao
de cargas eletricas nos materiais sob a exposi
c~ao de radia
c~ao luminosa, nos quais o com-
primento de onda e inferior a um valor caracterstico do material. Quando submete-se a
luz a jun
c~ao de um fotodiodo polarizado reversamente, ocorre um aumento do numero
de portadores minoritarios que implica num aumento da corrente reversa. Distingue-se
dois modos de funcionamento:
1. Modo fotocondutor: o fotodiodo e polarizado reversamente por uma fonte E s

(Figura 2.6). A corrente que aparece no circuito e dada por:
I = Io + I f
em que I o e a corrente pelo fotodiodo na ausência de luz e I f e proporcional a
energia luminosa incidente. Desta forma, a tens~ao sobre o resistor R e da forma:
Vr = R (Io + If )
2. Modo fotovoltaico: O fotodiodo funciona como conversor de energia luminosa

em carga eletrica. Para tanto e necessario que a energia luminosa incidente seja
maior que um certo limiar.
Figura 2.6: Circuito com fotodiodo.
Efeito termoeletrico

Quando se mantem um gradiente de temperatura num condutor e criado um campo
eletrico E dado pela seguinte equa
c~ao:
E~ = a grad~(T )
em que a e uma constante espec ca para cada material. Este fenômeno e conhecido
como efeito Seebeck. Os termopares s~ao fabricados usando este princpio. Eles s~ao for-
mados por dois condutores diferentes e a tens~ao que aparece na jun
ca~o dos condutores
e usada para medir a temperatura do ambiente em estudo.
2.3.2 Condicionadores para sensores ativos

Condicinadores para sensores que fornecem tens~ao
Uma arquitetura equivalente de um sensor que fornece tens~ao e mostrada na Figura
2.7(a). Estes sensores possuem uma resitência interna em serie com a f.e.m. gerada (Es )
pela grandeza a ser medida. Condicionadores para estes sensores devem apresentar uma
alta impedância de entrada. Um exemplo e mostrado na Figura 2.7(b). Este circuito
possui uma altssima impedância de entrada e um ganho de tens~ao, de forma que a
tens~ao de sada e dada por:
Vs = (1 + R 2
R ) Es
1
Figura 2.7: Sensor ativo do tipo tens~ao (a) e seu condicionador (b).
Condicionadores para sensores que fornecem corrente

Estes sensores possuem uma fonte de corrente em paralelo com uma resistência interna
(Figura 2.8(a)). A corrente e proporcional a grandeza de medi
c~ao. Condicionadores
para este tipo de sensor devem possuir uma resistência de entrada bastante baixa. Um
exemplo de implementa
c~ao de um destes condicionadores e mostrado na Figura 2.8(b).
Este circuito e um conversor corrente-tens~ao e a tens~ao de sada e dada por:
Vm = ;R2 Is
Figura 2.8: Sensor ativo do tipo corrente (a) e seu condicionador (b).
Condicionadores para sensores que fornecem carga eletrica

Estes sensores podem ser representados por uma fonte de corrente Is = dQ=dt , em
paralelo com um capacitor C s (Figura 2.9(a)). S~ao exemplos deste tipo de sensores
os cristais piezo-eletricos e pyro-eletricos. A impedância de entrada do condicionador

n~ao pode ser resistiva, sen~ao sera provocada uma descarga muito rapida da tens~ao do
capacitor C s, antes que possa ser feita sua medi
c~ao. Um exemplo de implementa
c~ao
de um condicionador para este tipo de sensores e mostrado na Figura 2.9(b). Este e
um conversor carga-tens~ao. Neste circuito, toda carga eletrica gerada pelo sensor e
transferida para o capacitor C, de forma que a tens~ao de sada e dada por:
Vs = ; CQ
Figura 2.9: Sensor ativo do tipo carga eletrica (a) e seu condicionador (b).
2.4 Linearizac~ao
Quando um sensor apresenta uma n~ao-linearidade, de tal modo que n~ao se possa con-
siderar constate a sensibilidade como constante para uma boa precis~ao da medi
c~ao, e
necessario uma corre
c~ao, que pode ser tanto a nvel do sensor como a nvel do condi-
cionador.
2.4.1 Correc~oes a nvel do sensor

As corre
c~oes a nvel do sensor podem ser:
1. Posicionamento do ponto de operaca~o. Este procedimento consiste em modi car

o ponto de opera
c~ao para uma regi~ao em que a varia
c~ao da sensibilidade seja
pequena.
2. Colocac~ao em paralelo com o sensor de uma impedância constante. Com este

metodo obtem-se uma impedância equivalente com n~ao-linearidade menor.
3. Funcionamento em oposic~ao. A coloca
c~ao de dois sensores (resistivos, por exem-
plo) idênticos em oposi
c~ao, provoca uma elimina
c~ao da n~ao-linearidade do sinal
V m , como mostrado pela equa
c~ao 2.2.
4. Correc~ao por realimentac~ao. O sensor e colocado numa malha de realimenta
c~ao
de um circuito ampli cador, tendo com entrada uma tens~ao de referência E r . Se
a impedância do sensor varia inversamente proporcional a grandeza a ser medida,
ent~ao a tens~ao de sada do ampli cador e proporcional a grandeza de medi
c~ao,
eliminando-se assim a n~ao-linearidade.
2.4.2 Correc~oes a nvel do condicionador
Vm a
Vm ⋅Vs/K b Σ Vs
X
Figura 2.10: Sensor ativo do tipo tens~ao (a) e seu condicionador (b).
Seja o diagrama da Figura 2.10. Este sistema e indicado para a montagem em ponte
com rela
c~ao entre a varia
c~ao da impedância Rc e a tens~ao de sada dada pela Equa
c~ao
2.3:
Vm = E4s RRc 1Rco
co 1 + 2Rco
Com um somador e um multiplicador como mostrado na Figura 2.10 elimina-se o

problema de n~ao-linearidade. Assim a sada V s e da forma:
Vs = a E4s Rc 1
2Rco 1 + 2Rco (1 ; b 2EKs )
Rc
Se o ganho b for ajustado de forma que seu valor seja igual a 2K

Es obtem-se:
Vs = a E4s RRc
co
Desta forma elimina-se a n~ao-linearidade de medi

c~ao, mas aparece um inconveniente
que e a tens~ao de alimenta
c~ao E s : Uma solu
c~ao para isto e utilizar o diagrama da Figura
2.11. Com este circuito a tens~ao Vs de sada e dada por:
Vs = ;2;V 2V+m E K = ;K Rc
2Rco
m s
Figura 2.11: Elimina

ca~o da inuência de Es sobre a tens~ao de sada Vs :
2.5 Conclus~ao
Os sensores s~ao elementos imprescindveis em sistemas de medi
c~ao. Como vimos, exis-
tem varias alternativas de implementa
c~ao de condicionadores, que variam segundo a
caracterstica do sinal de sada (amplitude, frequência, etc.), que traz a informa
c~ao
da grandeza de medi
c~ao. Um dos maiores problemas de alguns sensores e sua n~ao-
linearidade, que pode ser compensada quer seja a nvel do sensor ou do condiciona-
dor. Entretanto, essa lineariza
c~ao pode implicar em novos problemas, como a deriva
termica. Em alguns casos pode-se usar microprocessadores, que juntamente com con-
versores A/D's e D/A's, podem resolver o problema da deriva termica. Esta nova
solu
ca~o tambem tem desvantagens, como o atraso devido ao processamento.
Captulo 3
Reduc~ao das Perturbac~oes nos
Sistemas de Medic~ao
3.1 Introduc~ao
Sinais de interferência podem entrar em circuitos eletrônicos atraves da alimenta
c~ao e
das linhas de entrada e sada, das seguintes formas: 1) acoplamento capacitivo (efeito
eletrostatico entre condutores), que e mais crtico em pontos de alta impedância 2)
acoplarem magnetico devido a presen
ca de malhas fechadas 3) acoplamento eletro-
magneticamente, desde que os elementos do circuito se comportem como antenas e 4)
por quedas de tens~ao em linhas de aterramento e linhas de alimenta
c~ao, devido a sinais
de corrente de outras partes do circuito.
Diversas tecnicas de elimina
c~ao de rudos foram desenvolvidas para se evitar es-
ses aspectos indesejaveis. Entretanto, pode-se reduzir o efeito desses sinais a nveis
aceitaveis, mas n~ao elimina-los por completo, promovendo assim um aumento da
rela
ca~o sinal-rudo. Deve-se tambem ressaltar que os dispositivos s~ao sensveis a mu-
dan
cas de ambiente. Desta forma, se determinado equipamento trabalha bem na ban-
cada, o mesmo equipamento pode n~ao apresentar um bom desempenho no campo.
Citamos abaixo algumas fontes de sinais indesejaveis que aparecem no campo e que
pode-se evitar na bancada:
Esta
c~ao de Radio-TV - RF
25
Captulo 3. Reduc~ao das Perturbac~oes nos Sistemas de Medic~ao 26
Metrôs e coletivos eletricos - Interferência impulsiva e rudos na linha de ali-

menta
ca~o
Linhas de alta tens~ao
Motores e elevadores - surtos de corrente
Ambientes envolvendo controles por chaves (triac's, disjuntores, etc.) e controla-
dores de temperatura
Proximidade de dispositivos com grandes transformadores - acoplamento magnetico.
Alguns dos metodos comumente utilizados na tentativa de minimizar o problema
da interferência, como o aterramento e a blindagem, s~ao discutidos a seguir.
3.2 Generalidades
Todo sistema de medi
c~ao deve fazer a perfeita aquisi
c~ao do sinal para que possamos
ter informa
c~oes eis do parâmetro que se esta medindo. Os elementos que constituem
a cadeia de medi
c~ao (sensor, condicionador, cabos de liga
c~ao, aparelho receptor, entre
outros dispositivos) apresentam inevitavelmente imperfei
c~oes intrnsecas. Associadas
ainda a estas imperfei
c~oes est~ao os disturbios inerentes ao ambiente. Assim, a con-
cep
ca~o de uma cadeia de medi
c~ao necessita da analise detalhada das diferentes fontes
de perturba
c~ao (vibra
c~ao, umidade, temperatura, radia
c~oes diversas...), para que pos-
samos melhorar a qualidade da medi
c~ao.
3.3 Principais grandezas ambientais que inuenciam

os sistemas de medida
Algumas grandezas ambientais inuenciam as caractersticas dos sensores:
3.3.1 Temperatura
A varia
c~ao da temperatura resultante da troca termica entre o meio e o dispositivo e en-
tre as diferentes partes do dispositivo e responsavel pela altera
c~ao de caractersticas dos
mesmos. Em elementos passivos, tais como resistores por exemplo, podemos ter uma
varia
c~ao de resistência proporcional a varia
c~ao de temperatura (PTC) ou inversamente
(NTC). Em elementos ativos, transistores s~ao um bom exemplo, temos a altera
c~ao do
VBE e ICBO:
3.3.2 Umidade
Um dos principais efeitos causados pela umidade, que levou fabricantes a enquadrar
normas de funcionamento em equipamentos com rela
c~ao a esta grandeza, esta no fato de
a umidade alterar as dimens~oes fsicas dos componentes e tambem acelerar o processo
de envelhecimento destes.
Outro aspecto diz respeito as liga
c~oes feitas atraves de contato mecânico. A umi-
dade pode, nesses casos, diminuir o poder de isolamento entre duas superfcies. Utiliza-
se, para se evitar a umidade, a aplica
c~ao de vernizes ou o completo isolamento, se
possvel, do dispositivo do meio onde a umidade esteja em excesso.
3.3.3 Efeitos termoeletricos

Nas medi
c~oes de sinais de nvel muito baixo, as tens~oes termo-eletricas que aparecem
nas jun
co~es entre metais diferentes do circuito (jun
c~oes dos cabos de liga
c~ao-solda- o
de liga
ca~o, por exemplo) devido ao efeito Peltier, podem ser importantes em rela
c~ao
ao sinal a medir. Estas tens~oes n~ao seriam um problema se elas fossem conhecidas e
estaveis. Entretanto, elas variam com a temperatura, com taxas na ordem de 10;7
V=o C .
3.3.4 Rudos internos dos componentes

Os rudos intrnsecos dos componentes dependem principalmentedas faixa de frequências
de trabalho envolvidas. Vejamos o caso do resistor, cuja queda de tens~ao efetiva da em
seus terminais com rela
c~ao a faixa de frequência, e dada da seguinte forma:
2 = 4KTRf
Veff
com f = faixa de frequência
T = temperatura termodinâmica
K = constante de Boltzmann (1,3 10;23J=o C ).
De forma semelhante, para um diodo, a varia
c~ao de corrente e dada por:
2 = 2qI f
Ieff o
sendo q a carga de um eletrom e Io a corrente de polariza

c~ao do diodo.
Podemos modelar o rudo em elementos ativos a partir de fontes de corrente e tens~ao.
Elas permitem calcular o efeito do rudo na fun
c~ao de transferência do circuito.
3.4 Interferências eletromagneticas

Os sistemas por si so podem gerar sinais que se acoplam a eles proprios. Esses tipos
de acoplamento podem ser:
Capacitivos por campo eletrico E

Indutivo por campo magnetico H
Por condu
c~ao.
3.4.1 Acomplamentos capacitivo

Esse tipo de acoplamento e produzido pelo campo eletrico. A gura 3.1 mostra um
exemplo simples desse tipo de acoplamento. O condutor 1 e considerado uma fonte de
Condutor 1 Condutor 2
C12
C1m C2m
V1 R V2
Figura 3.1: Acoplamento capacitivo entre dois condutores

rudo e o condutor 2, que faz parte do sistema de medida, e o condutor que sofre a
perturba
c~ao.
O condutor 1 esta a um potencial V1 com rela
c~ao a massa e C12, C1m e C2m s~ao
as capacitâncias parasitas. Uma tens~ao de rudo V2 e ent~ao gerada no condutor 2, a
apartir de V1, e e dada por
V2 = V1 C C+12C 1 + 1 1 (3.1)
12 2m Rp(C12 +C2m )
que e a fun
c~ao de transferência de um ltro passa-alta com frequência de corte dada
por:
!o = R(C 1+ C )
12 2m
Na pratica, os valores de R s~ao tal que:
R p(C +1
12 C2m )
e a equa
c~ao (3.1) passa a ser
V2 = pRC12V1: (3.2)
Assim, na equa
c~ao (3.2), a amplitude do rudo e proporcional a frequência da fonte
V1 a capacitância C12 e a resistência R, bem como a amplitude de V1: Desta maneira,
algumas das formas de se reduzir o acoplamento s~ao:
A Separa
c~ao dos condutores 1 e 2
A prote
c~ao do condutor perturbardo por uma blindagem.
A rela
c~ao de capacitância entre dois condutores cilndricos ( gura 3.2) de diâmetro
d separados por uma distância D pode ser expressa por:
C12 = "2D
log d
em que " = 8 8:10;12F=m, no vacuo. No entanto, e facil mostra que para D 40d a
redu
c~ao da capacitância e insigni cante.
Na prote
c~ao por blindagem, a redu
c~ao efetiva do efeito do rudo e signi cativa.
No entanto, devemos tomar o cuidado de colocar uma blindagem de tamanho aproxi-
mado do condutor que se quer proteger, para n~ao corrermos o risco de inserir outras
capacitâncias no sistema.
d d
Cond. 1 Cond. 2
Figura 3.2: Rela

c~ao da capacitância entre dos condutores cilndricos
3.4.2 Acoplamento indutivo
O acoplamento indutivo e aquele produzido pela indu
c~ao de um campo magnetico de
um sistema em outro sistema.
Um campo magnetico senoidal B induz em uma superfcie fechada S uma tens~ao
V2, que e dada por:
V2 = pBS cos() (3.3)
em que e o a^ngulo entre o campo B e a normal a superfcie S . Reportando-se a gura
3.3, temos que a indutância mutua entre os dois condutores vai provocar uma tens~ao
V2 que sera dada por
V2 = pMI1 :
A indutância mutua depende da con gura
c~ao dos dois condutores.
L1
I1
1
V1 R1
M
2
L2
V2
R2
Figura 3.3: Acoplamento Indutivo
A redu
c~ao da perturba
c~ao pode ser feita em dois nveis:
Limita
c~ao do campo criado pelo condutor perturbador
Prote
c~ao do condutor perturbado contra o campo perturbador.
Limitac~ao do campo criado pelo condutor perturbador

Uma maneira de se atenuar o efeito do acoplamento indutivo entre dois condutores e
fazer com que a corrente que ua atraves de um condutor seja a mesma que percorre o
outro condutor, so que em sentido contrario (corrente de retorno), como mostrado na
gura 3.4, desde que estes estejam proximos.
I1
I1'
1'
Figura 3.4: Redu

c~ao do acoplamento indutivo
Protec~ao do condutor perturbado contra o campo perturbador

O condutor perturbado pode ser protegido de diversas maneiras: 1) orientar adequa-
damente os condutores, procurando-se colocar o condutor perturbado perpendicular
ao perturbador 2) blindar o cabo que conduz o sinal ou ent~ao entrela
car os cabos, de
modo a reduzir a superfcie que sofre o efeito do campo magnetico, como representado
na gura 3.5.
3.5 Acoplamento por conduc~ao

Considerando que todo condutor se comporta como uma resistência em serie com um
indutor, a passagem de corrente por este produz uma queda de tens~ao em seus termi-
nais. Assim, um condutor que esta ligado a um referencial n~ao esta realmente a um
unico referencial ao longo de seu comprimento.
I1
I1
Figura 3.5: Entrela

camento dos cabos
De nimos ent~ao a diferen
ca entre massa e terra. Massa e um ponto de referência
para determinado sistema, enquanto que terra e de fato o referencial absoluto para
qualquer sistema.
3.5.1 Confecc~ao de um poco de terra

Um po
co de terra permite a muitos usuarios utilizarem um referencial comum. Esse
referencial e importante em qualquer ambiente onde se utiliza equipamentos eletricos
diversos, uma vez que estes ter~ao de possuir um referencial de compara
c~ao quando
ligados entre si. Alem desse fato, existe a necessidade de se prover seguran
ca com
rela
c~ao a choques eletricos.
Existem algumas normas para a instala
c~ao de po
cos de terra:
O po
co de terra deve possuir um contato ntimo com o equipamento que se quer
proteger e o solo onde esta a xado. A qualidade do contato com a terra e de
primordial importância
Os cabos que distribuem os os terra de cada sistema devem estar proximos
destes sistemas
Os cabos de terra destes sistemas devem ser ligados entre si e ao po
co.
3.5.2 Ligac~oes entre massas

Mostram-se na gura 3.6 três tipos de liga
c~ao entre massas de equipamentos:
Liga
c~ao (a) - Estrutura normalmente utilizada por circuitos eletrônicos. E a
liga
c~ao mais simples, no entanto apresenta o incoveniente de provocar uma u-
tua
c~ao muito acentuada para fontes de sinais baixos que estejam acoplados a
fontes de sinais mais altos. O potencial da massa local depende do consumo de
todos os sistemas
Liga
c~ao (b) - Nessa con gura
c~ao os sistemas s~ao ligados diretamente a terra.
Nesse caso, ocorre o risco de acoplamento indutivo (em altas frequências), uma
vez que extensas malhas fechadas s~ao formadas. Outra desvantagem refere-se
a quantidade de os necessarios para se efetuar essa liga
c~ao em compara
c~ao a
liga
c~ao em (a)
Liga
c~ao (c) - Em frequências elevadas, esse tipo de liga
c~ao e essencial para se
evitar o acoplamento indutivo gerados por os longos. O cuidado que se deve
ter e com o a resistência efetiva do solo entre os sistemas, que pode ocasionar
utua
c~oes severas entre eles.
(a) 1 2 3 1 2 3 (b)
Conexão Série Conexão Paralela

(c)
1 2 3
Aterramento em Pontos Múltiplos
Figura 3.6: Diferentes tipos de liga

c~ao de massas
3.5.3 Fixac~ao da blindagem

a massa
Corrente de massa
Na gura 3.7 as massas de cada local n~ao est~ao no mesmo referencial, os pontos de terra
M1 e M2 possuem consequentemente potenciais diferentes. Assim, e gerada atraves
desses pontos uma corrente de malha de valor Im. Tudo se passa como se existesse
uma impedância efetiva de terra entre esses dois pontos, e a corrente Im provoca ent~ao
uma queda de tens~ao entre esses dois pontos de valor VM 1M 2.
Im
R Im Im R2
M1 + M2
V
M1M2
Figura 3.7: Corrente de massa Im devido a tens~ao VM 1M 2
Considere, a ttulo de exemplo, um sensor com resistência interna Rc enviando uma

tens~ao Vc para os terminais de um ampli cador A atraves de um cabo blindado, como
mostrado na gura 3.8. A blindagem atraves da qual passa a corrente Im, provoca uma
queda de tens~ao parasita Ve, na entrada do ampli cador, igual a:
Vm = ImRe
em que Re e a impedância devida a blindagem do cabo.
Portanto, Vm deve ser adicionada a tens~ao de entrada Vc . Assim, se faz necessario
referenciar a blindagem a terra de "fato", de modo a se eliminar o caminho da corrente
de malha Im:
Sugere-se a seguir formas de se eliminar o efeito da corrente de massa, como mos-
trado na gura 3.9.
Uma forma de tentarmos eliminar o efeito de Im e fazer a liga
c~ao da blindagem a
partir do ponto B ao ponto M1 (BM1): Ent~ao, tudo se passa como se fosse aplicada a
capacitância C3 a soma das tens~oes VCM 2 + VM 1M 2: O divisor capacitivo formado por
C1 e C2 fornece uma tens~ao Ve igual a:
Ve = C C+1 C (VCM 2 + VM 1M 2)
1 2
Uma segunda liga
c~ao seria DM2 : A tens~ao parasita nesse caso seria:
Ve = C C+1 C VCM 2:
1 2
Rc
Vc
+ Im Ve A
Im
M1 + M2
V
M1M2
Figura 3.8: Inuência da corrente de massa
Rc
C1
+
Vc C2 Ve A
A C3 C
B D V
CM2
M1 + M2
V
M1M2
Figura 3.9: Exemplos de aterramento da blindagem

Outra liga
c~ao que poderia ser feita e CD, o que acarretaria uma tens~ao em C3
nula. A tens~ao na entrada do ampli cador e ent~ao Ve = 0: A liga
c~ao AB n~ao e possvel
porque as correntes induzidas na blindagem por acoplamento capacitivo entrariam em
serie com o sinal de entrada. Assim a melhor liga
c~ao e CD:
Outra forma de se evitar o acoplamento e atraves de transformadores de isolamento
ou mesmo de circuitos opticos, como mostra a gura 3.10.
VO = A(V V )
1 2
RC1
V1 VO
RS
V1 V R
2 L
RC2
V
VS 2
V RG
G
Acoplamento Óptico
CIRCUITO CIRCUITO
1 2
Figura 3.10: Acoplamento via trafo e acoplador optico
3.5.4 Estrutura diferencial simetrica

A gura 3.11 mostra o exemplo de uma con gura
c~ao diferencial simetrica. Podemos
eliminar o efeito dos acoplamentos a partir de tal con gura
c~ao.
V V
Fon t e 3 A C ar g a
Z C
V 1 V 31 A
s1 1
Z L1
VM Z L2
V V C3 2 B
s2 Z2 2
V V
3 B
Figura 3.11: Elimina

c~ao das tens~oes parasitas pelo uso da estrutura simetrica
Elimina
c~ao do efeito capacitivo: As tens~oes parasitas introduzidas pela fonte V3
na entrada do ampli cador s~ao:
VA = V3 Z Z+L1 1
L1 C31 p
VB = V3 Z Z+L2 1 :
L2 C32 p
Como C31 = C32 e ZL1 = ZL2 pela simetria da estrutura, tem-se ent~ao VA ; VB =
0:
Elimina
c~ao do efeito indutivo: As tens~oes V1 e V2 induzidas por acoplamento,
por serem iguais, geram correntes iguais que v~ao car em serie com as fontes de
sinal e produzir~ao VA ; VB = 0
Elimina
c~ao do efeito de acoplamento por condu
c~ao: A tens~ao VM , entre a massa e
a fonte, n~ao interfere no sinal util no ampli cador, por entrar igualmente atraves
de VA e VB .
Sendo o sistema perfeitamente simetrico, VA e VB s~ao determinados unicamente

pelas fontes de sinal util Vs1 e Vs2.
3.5.5 Tens~ao de modo comum

Considere o ampli cador diferencial mostrado na gura 3.12. A tens~ao de entrada
difrencial e dada por : Vid = Vi2 ; Vi1 enquanto que a tens~ao de modo comum pode ser
expressa por Vic = Vi2+2 Vi1 : Na pratica, Vo2 = 0, e a tens~ao de sada se reduz a Vo = Vo1:
Para um ampli cador ideal , a rela
c~ao de sada e entrada e:
Vo = G(Vi2 ; Vi1):
V Vo 1
i1
V V
i2 o2
Figura 3.12: Ampli cador diferencial
Em virtude da n~ao simetria do ampli cador real, temos que as duas entradas s~ao
ampli cadas diferentemente. Desta forma,
Vo = A2Vi2 ; A1Vi1:
Combinando estas duas ultimas equa

c~oes, chegamos a:
Vi2 = Vic + V2id
Vi1 = Vic ; V2id :
A express~ao geral para a tens~ao de sada e dada ent~ao por:

Vo = A2 +2 A1 (Vi2 + 2 A A2 ; A1 V )
ic
2 + A1
A rela
c~ao de rejei
c~ao de modo comum RRMC e dada por:
RRMC = 2(AA2 +;AA1 )
2 1
Chega-se nalmente a:
1 V ):
Vo = Gd(Vid + RRMC ic
Um ampli cador diferencial ideal se caracteriza por A2 = A1 e RRMC = 1:

Ent~ao, para o caso real, teremos uma inuência menor da tens~ao de modo comum a
medida que a taxa de rejei
c~ao de modo comum (RRMC ) tenda a in nito. Isso pode ser
melhorado pelo perfeito casamento das impedâncias das fontes dos sinais de entrada,
impedâncias dos cabos de entrada, entre outros fatores que carregam simetricamente
a entrada do ampli cador.
Outras formas de reduzirmos o efeito das perturba
c~oes s~ao o desacoplamento das
fontes de alimenta
c~ao nos sistemas que operam com sinais a frequências distintas e
diferentes tipos de sinais (analogico e digital) e a ltragem, que deve eliminar sinais na
faixa de frequência do rudo.
3.6 Conclus~ao
As regras apresentadas descrevem sugest~oes basicas no projeto de blindagem e ater-
ramentos. No entanto, devemos ter cuidado na aplica
ca~o e levarmos em conta que
apenas na realiza
c~ao pratica e possvel veri car a e cacia da blindagem e do aterra-
mento, porem devemos partir de um fundamento pre-estabelacido. Tecnicas como a
anula
c~ao de sinais indesejaveis pelo envio de sinais de mesma intensidade defasados de
180o utilizados na avia
c~ao, por exemplo, s~ao aplica
c~oes mais modernas que requerem
um bom embasamento matematico e fsico assim como muitas horas de teste em ban-
cada. Assim, estas regras basicas n~ao resolvem totalmente o problema de rudo, mas
s~ao um ponto de referência.
Captulo 4
Ampli cadores de Medic~ao
A ampli ca
c~ao e muito importante em sistemas de medi
c~oes, mas nem sempre e ne-
cessario se ampli car o sinal a medir ou mesmo, as vezes, e ate necessario se atenuar
o sinal. Entretanto, quando os sinais fornecidos pelos sensores s~ao de nveis muito
baixos, e necessario que se fa
ca uma ampli ca
c~ao adequada para que a medi
c~ao seja
satisfatoria.
S~ao apresentados a seguir quatro tipos de ampli cadores de medi
c~ao bastante uti-
lizados, quais sejam: os ampli cadores de instrumenta
c~ao, isola
c~ao, chaveados e de
ganho programavel. Tambem s~ao apresentados os conversores tens~ao-corrente utili-
zando ampli cadores de instrumenta
c~ao.
4.1 Amplicadores de Instrumentac~ao

Em instrumenta
c~ao, muitas vezes, os sinais que se deseja medir s~ao diferenciais. Nestes
casos, os ampli cadores de instrumenta
c~ao s~ao bem adequados, pois conseguem am-
pli car sinais diferenciais bastante pequenos na presen
ca de um sinal de modo comum
elevado, proporcionando uma ampli ca
c~ao com ganho ajustavel, estavel e preciso.
Estes ampli cadores têm basicamente uma entrada diferencial e uma realimenta
c~ao
por ganho de tens~ao. Eles tambem apresentam um bom isolamento entre a fonte de
sinal e o resto do sistema de medi
c~ao.
40
Captulo 4. Ampli
cadores de Medic~ao 41
4.1.1 Caractersticas Principais

Ganho ajustavel, que em ampli cadores de instrumenta
c~ao integrados e geral-
mente programado entre 1 e 1000, por uma resistência externa1
Tens~ao de desvio e corrente de polariza
c~ao. A tens~ao de desvio tem origem na
impossibilidade pratica de se construir transistores integrados exatamente iguais,
mas ela pode ser compensada, entretanto sua varia
c~ao com a temperatura, ou
deriva termica, e muito mais difcil de compensar. A corrente de polariza
ca~o
que pode ser uma fonte de rudo importante, quando a impedância da fonte e
elevada2
Comportamento em frequência, que diz respeito a largura de faixa do ampli ca-
dor, seu tempo de resposta e de estabiliza
c~ao
Impedância de entrada e de sada. Geralmente a impedância de entrada e bas-
tante elevada e a de sada e bem pequena.
Taxa de rejei
c~ao de modo comum, que especi ca a rela
c~ao entre o ganho diferen-
cial e o ganho de modo comum do ampli cador.
4.1.2 Taxa de Rejeic~ao de Modo Comum - RRMC

Sabe-se que a sada de um ampli cador e proporcional a uma tens~ao diferencial e
tambem a uma tens~ao de modo comum, que e dada pelo valor medio dos dois sinais
em suas entradas.
No ampli cador diferencial da gura 4.1, a Taxa de Rejei
c~ao de Modo Comum -
RRMC e de nida como a rela
c~ao entre a tens~ao de modo comum VCM e a tens~ao Vp
gerada nos terminais de Zd devida a VCM . Em dB, o RRMC e expresso por:
RRCM = 20 log VVCM (4.1)
p
1 Os fabricantes fornecem informac~oes sobre a estabilidade do ganho em func~ao da temperatura e o

erro de n~ao linearidade do ganho (diferenca entre a curva real e ideal da sada em func~ao da entrada
diferencial).
2 Os fabricantes especicam as grandezas da tens~ ao de desvio e da corrente de polarizac~ao para os
valores extremos do ganho.
Captulo 4. Ampli
R ZCH
1
H
e Z d s
R
2 B
+
Z CB
V
CM
Figura 4.1: Ampli cador diferencial com sinal de modo comum na entrada.
R R
1 2
V
V CM + p _
H B
Zd
Z Z
CH CB
Figura 4.2: Circuito equivalente de entrada para o sinal de modo comum.
R Z
2 V
+ D p
Z
V CM CH
Z
CB
Figura 4.3: Circuito equivalente com R1 = 0.

Captulo 4. Ampli
Supondo-se que o sinal diferencial de entrada seja nulo, ent~ao o circuito equivalente
e o mostrado na gura 4.2. Note que neste esquema, se a ponte esta em equilbrio, a
tens~ao parasita e eliminada. A ponte em equilbrio signi ca que
R1ZCB = R2ZCH (4.2)
coim R1 e R2 as resistências dos condutores.
Supondo-se agora que a resistência R1 seja nula (ponte desequilibrada). Esta nova
situa
c~ao pode ser esquematizada como mostra a gura 4.3,e a partir dela e da equa
c~ao
(4.1) pode-se concluir que:
RRCM = 20 log VVCM
p
= 20 log R2==Z VCM
ZCB +R2 ==Zd VCM
d
RRCM = 20 log ZCBR+==Z R2==Zd (4.3)

2 d
com Zd >> R2 e ZCB >> R2, pode-se aproximar (4.3) para:
RRCM = 20 log ZRCB (4.4)
2
E bom lembrar que R2 e uma caracterstica do condutor que e externo a cadeia de

medida enquanto que ZCB e uma caracterstica do ampli cador. Ent~ao, para se elevar
o RRCM e interessante se aumentar ZCB tanto quanto possvel.
Para melhorar a rejei
c~ao de sinais de modo comum os ampli cadores costumam ser
equipados com um circuito de guarda como e mostrado na gura 4.4.
Seguindo a mesma analise anterior para este caso, com R1 nulo, tem-se que:
Vp = VCM R R+G Z ZR2 RZG ZR2 (4.5)
G f CB f CB
Ja que Zf >> RG , a partir da equa

c~ao (4.5), o RRCM e dado ent~ao por:
RRCM = 20 log ZRCB RZf
2 G
que e bem maior do que o RRMC dado pela equa
c~ao (4.4).
Captulo 4. Ampli
R ZCH
1 H
H Z f
e Z d
R B
2 B
R Z CB
2 G
+
V
CM
Figura 4.4: Circuito de guarda.
4.1.3 Implementac~oes Praticas

No circuito da gura 4.5 temos que:
I = V2 ;r V1
V20 = V2 + V2 ;r V1 R = V2 1 + Rr ; V1 Rr

2 ; V1

V1 = V1 ;
0 V R = V R ; V R
1 1+ 2
r r r
ent~ao a sada sera dada por:
Vo = k(V10 ; V20)

= k V1 1 + Rr ; V2 Rr ; V2 1 + Rr ; V1 Rr

R R
= k (V1 ; V2) 1 + r + (V1 ; V2) r

= k(V1 ; V2) 1 + r 2 R (4.6)
e o ganho por:
G = 1 + 2Rr 1 k

(4.7)
em que k = RR23 e o ganho do estagio diferencial.
Dessa forma, pode-se variar o ganho do ampli cador pelo ajuste de r.
Pode-se tambem observar que a impedância de entrada deste ampli cador e bas-
tante elevada.
Captulo 4. Ampli
R R
V + 2 3
1
_
R1
+
r _ V
I o
R
1
_ R
2
V +
2 R
3
Figura 4.5: Ampli cador de instrumenta

c~ao.
REFERENCE
R
R
R SENSE
+
SAÍDA
Figura 4.6: Um quarto ampli cador que comp~oe a realiza

ca~o modular de um ampli -
cador de instrumenta
c~ao .
Captulo 4. Ampli
As implementa
c~oes industriais modulares acrescentam na sada do ampli cador da
gura 4.5 um quarto ampli cador operacional como e mostrado na gura 4.6. neste,
o terminal reference permite que uma tens~ao externa possa regular o nvel de zero
da sada, o terminal sense permite incluir na malha de realimenta
c~ao do ampli cador
elementos externos para realizar convers~ao tens~ao-corrente ou aumento a potência de
sada.
O desempenho de ampli cadores de instrumenta
c~ao realizados a partir de ampli -
cadores operacionais e naturalmente limitado pelos ampli cadores que o constituem e
particularmente dependem da precis~ao dos resistores.
A tecnologia de circuitos integrados permite minimizar o numero de resistências em
um ampli cador de instrumenta
c~ao atraves do princpio mostrado na gura 4.7.
ZA
Vo
ZB
V1 V2 reference sense
RG RS
V ref
I2
I2
I
I 1
1
_ _
V V
Figura 4.7: Esquema de um ampli cador de instrumenta

c~ao em circuito integrado.
Os ampli cadores ZA e ZB s~ao conversores corrente-tens~ao com alta impedância de

transferência.
A tens~ao util V2 ; V1 e convertida na entrada de ZA em uma corrente diferencial
IA igual a
IA = V2R; V1 + I1 ; I2 (4.8)
G
Esta corrente se transforma em uma tens~ao s que e aplicada ao segundo estagio
diferencial que produz nas entradas de ZB uma outra corrente diferencial IB igual a
IB = s ;RVREF + I1 ; I2 (4.9)
S
Captulo 4. Ampli
Por sua vez, IB tambem e convertida por ZB em uma tens~ao diferencial que ativa
as fontes de corrente de modo a compensar o desequilbrio inicial quando aplicado
V2 ; V1. E com isso IA e IB s~ao anulados. Ent~ao, de acordo com as equa
c~oes (4.8)
e (4.9) temos:
I2 ; I1 = V2R; V1 = s ;RVREF
G S
R S
) s = VREF + R (V2 ; V1)
G
e o ganho do ampli cador e dado por
G = RRS (4.10)
G
4.2 Amplicador de Isolamento

Os ampli cadores de instrumenta
c~ao n~ao suportam uma tens~ao de modo comum su-
perior a sua tens~ao de polariza
c~ao. Entretanto em algumas aplica
c~oes as tens~oes de
modo comum chegam a ordem de kilovolts ou mais. Nestes casos se faz necessario um
bom isolamento galvânico entre a fonte de sinal a ser medido e o sistema de medi
c~ao.
Mostram-se a seguir dois tipos de ampli cadores de isolamento: a transformadores
e a acoplamento optico
4.2.1 Amplicadores de Isolamento a Transformadores.

A gura 4.8 apresenta um esquema de um ampli cador de isolamento a transformador.
O sinal a ser transmitido e modulado por um circuito modulador, que e polarizado por
alimenta
c~ao propria utuante, excitada por um oscilador atraves de um transformador.
O sinal modulado e transmitido ao demodulador por outro transformador.
O inconveniente desse tipo de acoplamento relaciona-se com a sensibilidade as ondas
eletromagneticas parasitas, para um tempo de resposta muito longo.
O ampli cador de isolamento modelo 3665 G-1 da Burr-Brown apresenta um erro
de n~ao linearidade de 0.01%, um isolamento entrada/sada para uma tens~ao de modo
comum de 5000 V , uma taxa de rejei
c~ao superior a 130 dB a 60 Hz e a modula
c~ao
utilizada e em largura de pulsos.
Captulo 4. Ampli
e
1
Modulador Demodulação
e s
2
+V
Alimentação Oscilador
-V
Figura 4.8: Ampli cador de isolamento a transformador.
4.2.2 Amplicadores de Isolamento a Acoplamento O ptico

O acoplador optico e constitudo de um LED e um fototransistor. A gura 4.9 mostra
o princpio deste ampli cador. Para compensar a n~ao linearidade do acoplador optico
e feito uma malha de realimenta
c~ao com um acoplador de referência.
V +
V +
R2 R'
1
R1
V R'
1 2
_
_ I
V2
+ I2
CM
+
Vo
I T
1 2
T
1
CR _
_ V
V
Figura 4.9: Ampli cador de isolamento com acoplamento optico.
A corrente no fototransistor T1 e dada por:

V + v1 ; v2
I1 = R + R (4.11)
2 1
Captulo 4. Ampli
Como a corrente fotoeletrica n~ao pode mudar de polaridade, a superposi

c~ao da
corrente constante VR+2 permite a transmiss~ao dos sinais bipolares de entrada. Se os
dois acopladores forem bem casados, a corrente I1 e a mesma do fototransistor T2, ou
seja:
I2 = I1
ent~ao
I = VR + v1 R; v2 ; VR0
+ +
2 1 2
!
Vo = VR + v1 R; v2 ; VR0 R01
+ +
2 1 2
R0
Vo = R1 (v1 ; v2) (4.12)
1
fazendo-se VR+2 = VR+2 .

0
O ampli cador de isolamento a acoplamento optico e mais rapido que o ampli cador
de isolamento a transformador.
4.2.3 Caractersticas dos Amplicadores de Isolamento

Devido a necessidade de grandes precau
c~oes quanto ao uso dos ampli cadores de iso-
lamento, algumas especi ca
c~oes particulares devem ser compreendidas.
A gura 4.10 apresenta a representa
c~ao por smbolo de um ampli cador de isola-
mento.
V1
H
saída
V2
B
G
_
V V+
Figura 4.10: Representa

c~ao simbolica de um ampli cador de isolamento.
Captulo 4. Ampli
Existe o conceito de barreira de isolamento que permite de nir as referências de

terras diferentes. A diferen
ca de potencial devido a existência de terras diferentes
entre a entrada e a sada e chamada de tens~ao de isolamento E iso.
O valor maximo da tens~ao de isolamento Eiso especi ca o valor maximo da corrente
de fuga IF . A gura 4.11 apresenta um esquema simpli cado de um ampli cador de
isolamento em funcionamento normal.
H
C
F
R
E -E F
1 2
B
G
carga
I
F
V IF
CM
E
iso
Figura 4.11: Esquema simpli cado de um ampli cador de isolamento em funcionamento

normal.
Atraves deste esquema pode-se observar que a tens~ao de modo comum agora e a
soma das tens~oes VCM e Eiso , embora a parcela de VCM seja bem pequena em rela
c~ao
a Eiso.
ECM = Eiso + VCM Eiso (4.13)
Para este tipo de ampli cador s~ao especi cados três taxas de rejei
c~ao
RRMC relativa a VCM
Riso relativa a Eiso
RMC relativa a ECM .
A sada e dada em rela
c~ao a entrada de tens~ao util ed = e1 ; e2 e as suas tens~oes
parasitas VCM e Eiso , da seguinte forma:
VCM ) + Eiso
s = G(ed + RRMC (4.14)
R iso
Como pode ser notado na equa
c~ao (4.14), o termo VCM
e ampli cado junto com o
TRCM
termo diferencial. O circuito de guarda permite aumentar consideravelmente RRMC
VCM .
e consequentemente diminuir o termo RRMC
Captulo 4. Ampli
4.3 Amplicadores Chaveados

A medi
c~ao de sinais pequenos se torna difcil devido ao problema da deriva termica
que esta presente nos circuitos eletrônicos. A tecnica de chaveamento consiste em
converter uma tens~ao de entrada contnua em uma tens~ao alternada, que e ampli cada
e reconvertida em uma tens~ao contnua proporcional a tens~ao inicial.
R
2
R e R
e(t) o 1 1 _
_ C Ro e4 R
o
+ V
+ e e o
2 3
SW 1 oscilador (fo) SW
2
Figura 4.12: Princpio de um ampli cador chaveado.
O princpio do ampli cador chaveado e mostrado na gura 4.12. As duas chaves

SW1 e SW2 possuem o mesmo sinal de comando com frequência f0 gerada por um
oscilador. Elas s~ao utilizadas para a modula
c~ao (convers~ao de contnua para alternada)
e demodula
c~ao (convers~ao de alternada para contnua) do sinal.
O sinal na entrada do ampli cador A1 e um sinal cuja amplitude e proporcional
ao sinal de entrada e a frequência e igual a do oscilador. Podemos expressa-lo como
sendo:
e1(t) = e(t) 21 + 2 cos !ot ; 32 cos 3!o t + 52 cos 5!ot::: (4.15)
Suponha que:
Vos e a tens~ao de desvio na entrada e que Vos e a tens~ao de deriva devido a

temperatura do ampli cador A1:
A banda passante de A1 (ganho = - RR ) e su ciente estreita para eliminar as 2
1
harmônicas de e1(t):
A sada de A1 e dada po:

R2 e(t) 1 + 2 cos ! t + 1 + R2 V + 1 + R2 V
e2(t) = ; R (4.16)
o
1 2 R1 os R1 os
Captulo 4. Ampli
Como pode ser observado em (4.16), tanto Vos como Vos s~ao ampli cados, entre-
tanto o capacitor C0 na sada de A1 elimina as componentes contnuas de e2(t) ent~ao:

R 2 2
e3(t) = ; R e(t) cos !o t (4.17)
1
A demodula
c~ao por sua vez e realizada pela chave SW2, que fornece a tens~ao e4(t)
da forma:

1 2 2 2
e4(t) = e3(t) 2 + cos !o t ; 3 cos 3!o t + 5 cos 5!o t::: (4.18)
Por m, o ltro passa-baixas deixa passar apenas a componente contnua de e4(t)

e a sada e:
R2 4 + V
Vo(t) = ;e(t) R (4.19)
2 os2
1
A tens~ao de desvio do segundo ampli cador operacional aparece em Vo(t), mas
este termo pode ser desprezado ja que o mesmo n~ao e ampli cado, como e mostrado
na equa
c~ao (4.19).
4.4 Amplicadores com Ganho Programavel

Em sistemas de aquisi
c~ao de dados, muitas vezes existem varios sensores de diversas
naturezas (press~ao, temperatura, umidade, for
ca mecânica, etc.), que possuem seus
proprios nveis de tens~oes e por isso necessitam de condicionadores diferentes. Por outro
lado, existem ainda situa
c~oes em que um unico sinal a ser adquirido pode apresentar
nveis de tens~oes diferentes em instantes distintos. Surge ent~ao a necessidade de utilizar
um ampli cador com ganho programavel.
O ganho deste tipo de ampli cador e programado de acordo com o nvel da entrada
a ser ampli cada. A mudan
ca do ganho e feita por chaves cujos comandos respeitam a
logica de programa
c~ao do ganho. A gura 4.13 mostra um esquema de um ampli cador
com ganho programavel. Nela podemos observar um bloco de comando das chaves,
que recebe como entrada informa
c~oes a respeito de qual ganho sera acionado. Chaves
multiplexadas podem ser utilizadas na implementa
c~ao destes ampli cadores e o controle
de seus comandos pode ser feito, por exemplo, por um microcontrolador.
Captulo 4. Ampli
R
R/8 S1
_
R/4 + SAÍDA
S2
R/2
S3
R
S4
COMANDO DAS
LÓGICA
CHAVES
Figura 4.13: Ampli cador com ganho programavel.
4.4.1 Aplicac~ao Pratica

A corrente de fuga em isoladores de alta tens~ao pode variar com alguns fatores, como as
condi
c~oes climaticas, a polui
c~ao da regi~ao, dentre outros. Em um sistema de aquisi
c~ao
para manuten
c~ao destes isoladores desenvolvido no Laboratorio de Instrumenta
c~ao
Eletrônica e Controle (LIEC) do DEE UFPB, foi implementado um estagio de ganho
programavel. O circuito montado para este m e apresentado na gura 4.14.
O sinal da corrente de fuga e aplicado na entrada do circuito e a sada e ligada a
uma das entradas de captura do A/D do microcontrolador. S~ao feitas ent~ao convers~oes
de dois ciclos do sinal da rede eletrica, seguido do reconhecimento e armazenamento
do maior valor entre as amostras. O valor e comparado com a metade da tens~ao de
referência do conversor A/D e se for menor, o ganho e dobrado atraves de sinais gerados
pelo microcontrolador, para acionar o controle do multiplexador. Este algoritmo e
executado ate que o maior valor entre as amostras seja maior que a metade da tens~ao
de referência do conversor A/D ou o ganho maximo (128) seja alcan
cado.
Captulo 4. Ampli
CONTROLE VINDO
DO
HC11
R
M
2R U
L
4R
T
8R I
P
16R L
E
X
128R
R
ENTRADA
_
+ SAÍDA
Figura 4.14: Aplica

c~ao pratica de um ampli cador com ganho programavel em um
sistema de aquisi
c~ao de dados de corrente de fuga de isoladores de alta tens~ao.
4.4.2 Conversores Tens~ao-Corrente
Nos dias atuais a tecnologia avan
ca no sentido de uma maior utiliza
c~ao da informa
c~ao
na forma de corrente. Isto porque a transmiss~ao de informa
c~ao na forma de corrente
reduz os rudos e melhora a rela
c~ao sinal/rudo. Por este e outros motivos, necessita-se
ent~ao de conversores tens~ao/corrente.
V +
1
_
R
3
sense
R
3 I
+ L I
_ 1
r _
V
o + R S'
L
R
_ R
V +
2
Figura 4.15: Conversor tens~ao corrente utuante.
A gura 4.15 mostra um conversor tens~ao/corrente alimentando uma carga RL

isolada da terra. Admitindo-se que:
Vo = G(e2 ; e1) (4.20)
Captulo 4. Ampli
ent~ao a corrente pela carga e dada por:

IL = RS + I1 (4.21)
Em situa
c~oes praticas, nas quais R3 >> RL, pode-se dizer que IL >> I1. Ent~ao, a
partir de (4.21) temos que:
G (e ; e )
IL = ; VRo = ; R 2 1 (4.22)
A corrente IL e independente da carga. Este tipo de conversor e conhecido como
conversor tens~ao /corrente utuante.
V +
1
_
R
+
r _
V
o
_
I
+ R L
V L
2
Vref _
Figura 4.16: Conversor tens~ao corrente n~ao utuante.

Quando a carga e referenciada com a terra, temos o conversor n~ao-utuante mos-
trado na gura 4.16, no qual a sada e dada por:
Vo = G(e2 ; e1) + Vref
ou ainda por:
Vo = RIL + Vref (4.23)
A partir da qual chega-se a:
G (e ; e )
IL = R (4.24)
2 1
Com os conversores tens~ao/corrente terminamos o estudo sobre ampli cadores de

medi
c~ao, lembrando que para cada tipo de ampli cador pode existir muitas manei-
ras de implementa
c~ao. A escolha da melhor maneira vai depender das especi ca
c~oes
desejadas
Captulo 5
Tecnicas de Tratamento Analogico
dos Sinais de Medic~ao
5.1 Filtros Analogicos
O ltros analogicos s~ao vistos neste captulo sem entrar em detalhes de sua teoria e
sntese, que s~ao largamente tratados em livros especializados.
5.1.1 Filtros Passivos

Os ltros passivos s~ao implementados com dispositivos passivos, dos tipos resistência,
indutância ou capacitância, sempre formando celulas RC, RL ou RLC.
5.1.2 Filtros Ativos

O baixo custo dos ampli cadores operacionais, fez dos ltros ativos bastante acessveis,
possuindo as seguintes vantagens:
Compensa
ca~o da energia perdida nos elementos ativos
Acoplamento possvel entre celulas elementares, sem modi ca
c~ao das caractersticas
das celulas
Permitem substituir indutâncias (giradores).
56
Captulo 5. Tecnicas de Tratamento Analogico dos Sinais de Medic~ao 57
C1
R0 C2
R5
R1
- R2
-
+ Spa -
+ Spb
+
R3 R4
Ve(s) Spf
Figura 5.1: Filtro universal.

Todos os tipos de ltros usuais como passa-baixa, passa-alta, passa-faixa e rejeita-
faixa, existem na forma modular e faceis de montar. As frequências de corte podem
ser escolhidas entre 10;3 Hz e 10 kHz. Elas podem ser ajustadas por um simples
resistência externa, uma tens~ao ou por uma palavra digital.
5.1.3 Filtros Universais

Modulos de ltros universais sao compostos por ampli cadores operacionais e permitem
realizar, a partir de componentes passivos externos, alguns ltros de segunda ordem.
O metodo de sntese e de variaveis de estado. Seja a montagem da Figura 5.1. Neste
circuito temos as sadas Spa(s) Spf (s) e Spb(s), que s~ao de ltros passa-alta, passa-
faixa e passa-baixa, respectivamente, para a entrada Ve (s): Estas sadas possuem as
seguintes fun
c~oes de transferências:
Spa(s) = 1 + RR05 R1C1R2C2s2
e(s) 1 + RR43 R C R C s2 + R C 1+ RR05 s + R0
1 1 2 2 2 2 1+ R3 R5
R4
Spf (s) = 1 + RR50 R2C2s
e(s) R
1 + R4 R C R C s2 + R C 1+ RR05 s + R0
3
1 1 2 2 2 2 1+ R3 R5
R4
Spf (s) = 1 + RR50 1
e(s) R
1 + R4 R C R C s2 + R C 1+ RR05 s + R0
3
1 1 2 2 2 2 1+ R3 R5 R4
Sabemos que os ltros de segunda ordem têm as seguintes fun

co~es de transferência:
s 2
Hpa(s) = H0 s2 + ! Q s + !2 (5.1)
o o
Hpf (s) = H0 s2 + !!oQQ ss + !2
o o
A
Z1
Z2
Z3
Z4
Z5
M
Figura 5.2: Girador.

! 2
Hpb(s) = H0 s2 + ! Q s + !2
o
o o
a partir das quais chega-se a conclus~ao que para os ltros da Figura 5.1:
1 + RR43 R0R1C1 12
Q = 1 + R0 R R C
R5 5 2 2
21
!o = R R C R C R0
5 1 1 2 2
5.1.4 Filtros a partir de giradores

Seja o circuito da Figura 5.2. Este circuito e chamado de girador. Os giradores s~ao
capazes de simular uma impedância qualquer, dentro das limita
c~oes fsicas dos compo-
nentes. A impedância entre os pontos A e M do girador e dada por:
ZAM = ZZ1ZZ3Z5
2 4
Para a implementa
c~ao de uma indutância, fazemos com que Z1 Z2, Z3 e Z5 sejam
resistências e Z4 um capacitor: Por exemplo, se e desejada uma impedância de valor
0 5 j! podemos fazer Z1 Z2, Z3 e Z5 iguais a R e Z4 igual a Cj!
1 ent~ao teremos:
ZAM = RR R 1 R = j! R2C

j!C
Y4 Y5
Ve(s) Y1 Y3
Vs(s)
Y2
Figura 5.3: Filtro a partir de celula de Rauch.
Fazendo-se R 2 2 k! e C = 100 nF , teremos a impedância desejada.

A implementa
c~ao de ltros com giradores e aconselhada sempre que os indutores do
ltro passivo equivalente sejam de valores elevados, ocupando muito espa
co e elevando
o custo. Nestes casos, o uso de giradores e uma boa alternativa.
5.1.5 Filtros a partir de celulas de Rauch

A estrutura de um ltro de segunda ordem a partir de celulas de Rauch e mostrada
na Figura 5.3 A fun
c~ao de transferência deste circuito e dada por:
H (s) = VVs ((ss)) = ; Y (Y + Y +Y1YY3 + Y ) + Y Y
e 5 1 2 3 4 3 4
na qual Y1 Y2 Y3 Y4 e Y5 s~ao as admitâncias dos dispositivos utilizados no circuito.
Assim, para a implementa
c~ao de ltros de segunda ordem com as equa
c~oes 5.1,
podemos fazer:
com Y2 = Y5 = sC e Y1 = Y3 = Y4 = R1 :
1 1 Q = 3 e H = ;1
Hpb(s) = ;1 s2 + R2 C 2
1 !o = RC 0
RC s + R2 C 2
3
com Y1 = Y5 = sC e Y2 = Y3 = Y4 = R1 :
RC s
1 1 Q = 3 e H = ;1
Hpf (s) = ;1 s2 + 1 !o = RC 0
RC s + R2 C 2
3 3
Ve(s) Ve(s)
Vs(s) Vs(s)
H0
Figura 5.4: Estruturas de ltros rejeita-faixa
com Y2 = Y5 = R1 e Y1 = Y3 = Y4 = sC :
Hpa(s) = ;1 s2 + 3 ss + 1 !o = RC
1 Q = 3 e H = ;1
2
0
RC R2 C 2
Um ltro rejeita-faixa pode ser implementado com uma das estruturas mostradas
na Figura 5.4. A fun
c~ao de transferência de um ltro rejeita-faixa e da forma:
Hrf (s) = H0 s2 + s! Q+ !so + !2
2 2
o o
5.1.6 Filtros a Capacitores Comutados

Princpio
O ajuste de frequência de corte em ltros convencionais e feito pelo ajuste manual de
uma resistência ou de uma capacitância. Para se evitar este tipo de ajuste manual
pode-se utilizar uma des seguintes alternativas:
A resistência RDS de um FET que e controlada pela tens~ao VGS : Mas o intervalo
de varia
c~ao de RDS e limitada.
Um conversor D/A funcionando como multiplicador de dois quadrantes. O inco-
veniente deste metodo e que a tens~ao de deslocamento e variavel com o comando
numerico.
A tecnica de capacitores comutados apresenta uma nova solu

c~ao. A ideia desta
tecnica consiste em simular uma resistência variavel com a frequência de comando de
chaveamento de um capacitor. Este efeito e exempli cado na Figura 5.5, supondo-se
V1 > V2: Quando a chave esta na posi
c~ao 1, o capacitor se carrega ate Q1 = CV1: Na
V1 V2
A B
Figura 5.5: Capacitor comutado.

posi
c~ao 2 o capacitor se carrega ate Q2 = CV2: Seja TH o perodo do sinal de comando
da chave, ent~ao durante TH a varia
ca~o de carga no capacitor e:
Q = Q1 ; Q2 = C (V1 ; V2)
Que corresponde a uma corrente I dada por:

I = Qt = T Q = C (V1T; V2 )
H H
Entre os terminais A e B , este dispositivo possui uma resistência equivalente igual
a:
RAB = V1 ;I V2 = TCH = C 1 f
h
em que fh e a frequência de acionamento da chave.
Montagem de Elementos Fundamentais

No circuito da Figura 5.6 temos um integrador feito com capacitores comutados. A
sequência de acionamento das chaves e mostrada na mesma gura. Com sabemos,
o capacitor C1 juntamente coma as chaves pode ser substitudo por uma resistência
equivalente dada por:
R1 = C 1 f
1 h
A fun
c~ao de transferência do integrador, supondo-se que a tens~ao de entrada Ve ca
constante durante o perodo de acionamento das chaves (TH ) e dada por:
Vs (to + TH ) = ; R 1C Ve TH + Vs (to)
1 1
Desta forma o ganho do integrador pode ser controlado pela frequência de aciona-
mento da chave.
C2
S1 S2
Ve
Vs
C1
Clock
Figura 5.6: Integrador a capacitor comutado.
O circuito da Figura 5.7 apresenta um circuito que implementa um fun

c~ao de trans-
ferência generica de primeira ordem. O acionamento das chaves e diferenciado pelas
fases I e P . A analise deste circuito e feita no tempo discreto, ou seja , t = nT .
Durantes as fases P , as cargas nos capacitores nos instantes de ndice n s~ao:
QPIC (n) = 0
QPSC (n) = SCV2P (n)
QPNC (n) = NCV3P (n)
QPC (n) = CV2P (n)
Durantes as fases I , as cargas nos capacitores nos instantes de ndice n ; 21 s~ao:

QIIC (n ; 21 ) = ICV1I (n ; 12 )
QISC (n ; 21 ) = 0
QINC (n ; 12 ) = NCV3I (n ; 12 )
QIC (n ; 21 ) = CVsI (n ; 12 )
Fazendo o balan
co de cargas, obtemos:
SCV2P (n) + NCV3P (n) + CVsP (n) = ICV1I (n ; 12 ) + NCV3I (n ; 21 ) + CVsI (n ; 21 )
IC
V1 I P
P I
C2
SC
V2 P P Vs
I I
NC
V3
Figura 5.7: Circuito generico de primeira ordem a capacitor comutado.

Manipulando estas equa
c~oes, obtemos:
VsP (z) = VsP (z) z;1 + IV1P (z) z;1 ; SV2P (z) ; NV3P (z) "1 ; z;1]
De acordo com a fun
c~ao de transferência discreta a ser implementada, pode-se
utilizar este circuito manipulando-se as entradas e sua sada.
Implementac~ao Comercial: MF10

O circuito integrado MF10 da National Semiconductor apresenta dois ltros a capacitor
comutado, com três pinos de sada cada um, correspondentes a três tipos de ltros:
passa-baixa, passa-faixa e rejeita-faixa. A Figura 5.8 apresenta a estrutura de um
dos ltros e as liga
c~oes com dispositivos externos. Cada ltro e de segunda ordem
e os parâmetros dos ltros s~ao determinados por resistores externos e pelo sinal de
chaveamento de frequência fh: Existe tambem um pino para a sele
c~ao da frequência
de corte, para o ltro passa-baixa, ou frequência central, para os ltros passa-faixa ou
fh ou f = fh :
rejeita-faixa. Este pino seleciona esta frequência em dois valores: fo = 100 o 50
O calculo dos parâmetros a partir dos elementos externos, para diferentes ltros, e
feito pelas seguintes equa
co~es:
Filtros rejeita-faixa e passa-baixa:
fh ou f = fh
fo = 100 o
50
R3
R2
Notch
R1 Passa-Faixa
Ve(s)
Passa-Baixa
Modo1
+V
CLOCK (Fh)
Figura 5.8: Diagrama do ltro universal MF10 no modo 1.
Q= RR3
2
R
H0 = R2
1
Filtro passa-faixa:
fh ou f = fh
fo = 100 o
50
R
Q = R3
2
R
H0 = R3
1
Com dois blocos de ltros num so circuito integrado, e possvel conseguir outras
con gura
c~oes como tambem ltros de quarta ordem. A estabilidade da frequência
caracterstica depende do sinal de chaveamento. S~ao recomendados osciladores a cristal
de quartzo para uma maior estabilidade. A frequência maxima de chaveamento e da
ordem de 1 5 MHz. A frequência maxima de trabalho n~ao deve passar de 30 Khz.
Na pratica, deve-se usar a seguinte rela
c~ao:
fo Q 200Khz.
5.2 Multiplicadores Analogicos

5.2.1 Denic~oes
O multiplicador analogico e um dispositivo no qual a grandeza de sada e proporcional
ao produto dos sinais de entrada, como na equa
c~ao (5.2):
S = X:Y
K : (5.2)
K e puramente um fator de escala. Se podemos entrar com valores X e Y com
sinais quaisquer (+,-), o multiplicador e dito de quatro quadrantes. Se apenas uma
das entradas pode possuir valores negativos e positivos, o multiplicador e dito de dois
quadrantes.
Algumas das tecnicas utilizadas na implementa
c~ao desses modulos s~ao as seguintes:
O uso das caractersticas exponenciais dos diodos,
O efeito magnetico-resistivo,
O Efeito Hall,
Modula
c~ao de sinais triangulares,
Modula
c~ao dos impulsos,
Convers~ao logartmica,
Transcondutância dos transistores bipolares, etc.
As duas ultimas tecnicas oferecem melhores desempenhos e s~ao confeccionadas em
dispositivos monolticos. A guras 5.9 e 5.10 mostram as principais estruturas.
Pela associa
c~ao em modulos dos multiplicadores, podemos formar dispositivos com
as caractersticas de multiplica
c~ao-divis~ao. Temos assim os modulos multifuncionais.
A tens~ao de sada para esses modulos pode ser dada por:
m
S = KY X Z : (5.3)
A implementa
c~ao desses modulos e baseada no princpio dosh conversores logar
i
tmos.
Z
Podemos ent~ao obter a express~ao (5.3) fazendo a opera
c~ao K: m log X + log Y e ent~ao
aplicando o antilogartmo para obter S: Esse tipo de opera
c~ao e utilizado pelo modulo
4301 da Burr Brown:
X1
R Sen sor -
X2
X +
R
-
S Y1 S
Y -
+
Y2
+
Figura 5.9: Multiplicador com sada aberta e Multiplicador diferencial.
X1
-
X2
+
Y1
-
Y2
+ -
A S
+
Z1
-
Z2
+
Figura 5.10: Multiplicador Universal.

5.2.2 Utilizac~ao dos multiplicadores no tratamento de sinais

Existem diversas possibilidades de utiliza
c~ao dos multiplicadores analogicos no trata-
mento de sinais.
1. Eleva
c~ao ao quadrado: Nesse caso, basta fazer a entrada Y = X: Pode ser
utilizada, por exemplo, para se avaliar o valor e caz de uma grandeza medida
2. Divis~ao: Podemos obter a divis~ao atraves da con gura
c~ao apresentada na gura
5.11 Temos ent~ao:
e' X
+
R e
R
- S
e -
S
+
Figura 5.11: Divis~ao e raiz quadrada.

S = ;K Xe
e como
e = ;e0 e e0 = XS
K:
E importante notar que X deve ser um valor positivo, para que a estabilidade do
sistema n~ao seja comprometida.
3. Raiz quadrada: podemos implementar a raiz quadrada como e mostrado na gura
5.11. Como e+ e e; devem possuir o mesmo sinal, o valor de e tem de ser positivo.
4. Lineariza
c~ao: Algumas medidas obtidas devem ser linearizadas para que possam
ser tratadas adequadamente ou no caso de leitura, uma vez que uma boa parte
dos sensores s~ao n~ao lineares. Como pode ser visto na gura 5.12, o sensor e
resistivo. Quando R varia de R ate R(1 + x) a varia
c~ao da amplitude da medida
fsica e dada por x:
R R(1+x)
+ -
2E e
+
R R
S
Figura 5.12: Ponte de medi

c~ao com sensor resistivo.
Da gura, temos que:
+x
VA = 2E 21 + x
VB = E
x
e = VA ; VB = E 1 +2 x :
2
O desequilbrio produzido pode ser traduzido por

e = E 1 +XX para X = x2 :
Como esta rela

c~ao e n~ao linear, teremos ent~ao que lineariza-la a partir de algum
dispositivo. Utilizamos ent~ao a con gura
c~ao apresentada na gura 5.13 para que pos-
samos obter uma sada S proporcional a perturba
c~ao e: Ficamos com
e
S
Figura 5.13: Lineariza

c~ao atraves de um multiplicador.
S = e + eS
S = 1 ;e e
S = KX:
mR
C mR
e
Vc
R
- R
C
i
-
+
+
S
Figura 5.14: Controle de frequência atraves de tens~ao.
1. Filtros comandados por tens~ao: observe-se a gura 5.14 Temos ent~ao:

E = eVK
c
obtendo ent~ao para i:

Vc :
i = e KR
Tudo se passa como se fosse aplicado diretamente um sinal atraves de uma re-
sistência equivalente a KR=Vc controlada pela tens~ao Vc : Podemos obter ent~ao
a fun
c~ao de transferência para este ltro e a frequência de corte correspondente:
F (p) = Se((pp)) = 2 ;p mRC Vc
p
p + mRC ; KR2C2
s
1
fo = 2RC Km Vc
2. Modula
c~ao da amplitude: Um sinal v(t) = Ax(t) cos(!ot + o) pode ser obtido
atraves de um multiplicador e de um somador como mostrado na gura 5.15:
onde o sinal modulante e x(t) e a portadora do sinal e A cos(!ot + o).
3. Demodula
c~ao: O sinal util x(t) e em geral um sinal de frequência baixa da forma
x(t) = Asen2Ft:
Suponhamos que o sinal modulado seja da forma:
v(t) = Asen2Ft:sen2ft:
Acos( ot+ o ) v(t)=A[1+m.x(t)]. cos( ot+ o)
S
m.x(t)
Figura 5.15: Modula

c~ao em amplitude.
Multiplicando por sen2Ft obtemos:
" #
v(t)sen2Ft = Asen2Ft 21 ; cos 42ft
Como 4f
2F podemos recuperar o sinal util A2 sen2Ft por uma ltragem
passa baixa.
5.2.3 Precis~ao do multiplicador

Na confec
c~ao fsica de dispositivos, geralmente existem fatores limitantes do seu de-
sempenho, que s~ao especi cados pelo fabricante. O erro de linearidade, por exemplo,
e calculado pela varia
c~ao maxima entre os valores teoricos e os valores reais na sada
quando e mantido um valor constante e veri ca-se ent~ao o valor do sinal necessario
para que se compense o erro na medida.
Alguns modulos s~ao munidos de potenciômetros de modo a anularem as tens~oes de
desvio (offset):
De um modo geral, deve-se levar em conta as especi ca
c~oes tecnicas quando se
deseja efetuar uma montagem. Assim, por exemplo, a precis~ao dos multiplicadores
logartmicos e degradada para sinais pequenos (sinais menores do que 100 mV ).
5.3 Conversores Logartmicos

5.3.1 Denic~ao
Um conversor logartmico e um modulo cuja grandeza de sada varia com o logaritmo
da grandeza de entrada. Desta maneira
S = K log EE
o
sendo Eo uma constante de mesma natureza que E e K o fator de escala da mesma

natureza que S: Alguns exemplos da aplica
c~ao desses conversores s~ao:
1. Compress~ao de dados - O uso da escala em decibeis e o exemplo de uma redu

c~ao
de grandeza de modo a trabalharmos com valores menores, facilitando assim a
compreens~ao
2. Tra
cado de curvas no diagrama de Bode
3. Detec
c~ao de correntes pequenas - ampli ca
c~ao de correntes de fotomultiplicado-
res, por exemplo
4. Lineariza
ca~o de sensores cujo sinal de sada varia de forma logartmica com a
grandeza que se deseja medir.
5. Melhoramento da rela
c~ao sinal/rudo de uma transmiss~ao.
5.3.2 Implementac~oes Industriais

Uma forma de se obter uma aproxima
c~ao das caractersticas teoricas dos dispositivos
semicondutores nas implementa
c~oes em que utilizamos as tecnicas de logaritmos ou
exponenciais, e empregar ampli cadores operacionais. Assim, a gura 5.16 mostra
uma maneira de se obter, atraves da tens~ao VBE do transistor, uma sada proporcional
ao logaritmo do sinal E considerando alguns fatores constantes e com a temperatura
variando numa pequena faixa.
Desse modo, utiliza-se a rela
c~ao entre a corrente de emissor e a tens~ao VBE do
transistor, que e dada por:

1 q
IE = IC = IES exp kT VBE ; 1
para alcan
car uma sada S da forma
S = ; kTq log E :
R:IES
Ic
I R
e -
S
+
Figura 5.16: Montagem basica de um conversor logartmico.
5.3.3 Estabilidade
Como em todo sistema eletrico real, para obter-se a sua estabilidade, temos de com-
pensar em frequência o circuito atraves de seus elementos discretos. Como pode ser
visto na gura 5.17, podemos alterar a banda de passagem e garantir a estabilidade
atraves de modi ca
c~oes feitas em RE e C:
R2
C
R
-
Re R1
A1 -
E S1
+ A3
+ S
C
R
-
Re R1 R2
A2
Eref S2
+
Figura 5.17: Anulando a inuência da corrente Ies.

5.3.4 Compensac~ao em temperatura

A precis~ao dos conversores esta estritamente ligada a dependência com a temperatura
devido aos termos kTq que variam proporcionalmente com T , e a corrente IES que dobra
a cada aumento de 8 oC:
1. Compensa
c~ao das varia
c~oes da corrente de satura
c~ao IES .
Essa compensa
c~ao pode ser feita a partir da tecnica mostrada na gura 5.17. Se
tivermos as correntes dos dois transistores IES1 e IES2 muito proximas uma da outra,
podemos obter uma sada dada por
S=R R2 KT log E
1 q Eref
E importante notar que o fator R2=R1 permite modi car a base do algoritmo para
um valor desejado.
1. Compensa
c~ao da varia
c~ao do fator K .
Utiliza-se nesse caso um dispositivo com coe ciente de temperatura positivo, um
termoresistor RT o qual, associado a resistência R3 da montagem na gura 5.18, produz
uma deriva de modo a compensar a altera
c~ao em K: A express~ao nal para S e
+
- S
R3
Rt
Figura 5.18: Compensa

c~ao das varia
c~oes de K .
S = ; RTR+R2 KT
q log E
E
T ref
com IIES
ES1
2 = 1:
5.4 Convers~ao Alternada-Contnua

Muitas vezes, precisamos converter um sinal alternado em um sinal contnuo. Podemos
ent~ao obter as informa
c~oes de um sinal alternado a partir de seu valor de pico, valor
e caz e valor medio absoluto.
5.4.1 Conversor de valor absoluto

Na convers~ao de valor absoluto, uma solu
c~ao comumente utilizada faz uso de uma
ponte reti cadora com diodos. No entanto, para evitar o efeito atenuador da tens~ao
das jun
c~oes do diodo reti cador, e feita a montagem mostrada na gura 5.19 que faz
uso de ampli cadores operacionais. A corrente IA que atravessa a carga utuante RC
representa o valor absoluto de e dividido por uma constante, sendo dado ent~ao por
IA = jRej : O Resistor RC pode ent~ao ser substitudo por um medidor.
Vo
+
Ia
e
- Rc
Figura 5.19: Conversor de valor absoluto.

A gura 5.20 mostra o em que e requerido que a carga seja referenciada a terra.
Com uma analise simples e facil chegar-se a que S = jej:
5.4.2 Conversor de valor ecaz

O valor e caz de uma grandeza e dado por
sZ T
Vef = T1 e2(t)dt: (5.4)
0
Quando o valor e caz do sinal varia pouco, seu valor medio pode ser obtido por
uma simples ltragem passa-baixas em que a constante de tempo tem de ser maior que
2 R2 2 R2
R1 R2 C
V1
-
A2 S
R1
+ D1 +
A1
e - D2
Figura 5.20: Conversor de valor absoluto com sada referenciada a massa.
o maior perodo do sinal, porem su cientemente curto de modo a n~ao se ter um tempo
de resposta demasiadamente excessivo. Essa tecnica e utilizada na convers~ao a efeito
termico para ser utilizada em avalia
c~oes numericas.
5.4.3 Convers~ao a efeito termico

Por de ni
c~ao, o valor e caz de uma tens~ao e igual ao valor de uma tens~ao contnua
que, durante o perodo T , produz uma quantidade de calor q ao passar por um resistor
de mesmo valor. Na gura 5.21 temos um conversor a efeito termico. S1 e S2 s~ao
+
T1 T2
+ A2
A1 - S
e
-
R1 R2
Figura 5.21: Conversor a efeito termico.

os sensores de temperatura. Se os acoplamentos termicos entre as resistências e os
sensores s~ao idênticos, a potência dissipada por R1 e R2 e igual a:

s2 = e2
R2 R1
na qual s = e%, quando R1 = R2.
Assim, temos ent~ao uma convers~ao eletrica em termica e novamente em eletrica.
Obviamente, existem algumas perdas nessas transforma
c~oes.
5.4.4 Convers~ao por calculo

O valor e caz de uma tens~ao e(t) pode ser encontrado atraves da montagem apresentada
na gura 5.22, cuja express~ao foi mostrada na equa
c~ao (5.4).
R C
e S = Vef
Figura 5.22: Conversor de valor medio quadratico a partir de calculo.
A precis~ao da convers~ao requer que a amplitude do sinal de entrada seja um pouco

elevada. Essa tecnica e utilizada pelo modulo 4340 da Burr Brown, que possui um
ampli cador capaz de elevar o sinal de entrada a um valor adequado, de modo a
diminuir o erro da convers~ao.
5.4.5 Conversor de valor de pico

Pode-se obter o valor de pico de uma tens~ao simplesmente pelo carregamento de um
capacitor a partir de um diodo para evitar erro de leitura devido a queda de tens~ao
no diodo, e feita a implementa
ca~o mostrada na gura 5.23. O ampli cador A2 isola o
capacitor de sada.
Quando e(t) < Vc o diodo e bloqueado. Caso contrario, o diodo conduz. O
incoveniente desta montagem e a satura
c~ao de A1 no momento em que e(t) < Vc ,
fazendo com que o diodo n~ao conduza levando a sada de A1 a se comportar como um
circuito aberto momentaneamente. A gura 5.24 mostra uma melhoria deste circuito.
+ Vc
A1 +
e(t) R C
- A2 E
S
-
Figura 5.23: Conversor de valor de pico.
R2
R2
+ Vc
A1 +
e(t) R1 C
- A2 E
S
-
Figura 5.24: Montagem com melhoramento do conversor de valor de pico.
2 2
2 V3 = -Esin(wt)
e(t)
e(t) = Esin(wt) R
-
Eco s( wt )
+ V2 =
RCw E
R
V1 . V 2
2 2
V3 = -Ec os (wt )
-
+
V1 = - ERCwco s(wt)
Figura 5.25: Medi

ca~o contnua de valor de pico de sinais senoidais.
No caso da medi
c~ao contnua de valor de pico de um sinal, a gura 5.25 mostra
uma alternativa para a medi
c~ao de pico de um sinal senoidal.
Certas aplica
c~oes exigem uma medida mais rapida do valor de pico em perodos
do sinal. O princpio da medi
c~ao se baseia na express~ao do valor de pico de um sinal
senoidal e(t) = Esen!t :
p
E = E 2sen2!t + E 2 cos2 !t:
O termo cos !t e obtido a partir de um circuito derivador:

V1 = ;RC dedt(t) = ;ERC! cos !t
As demais opera
c~oes s~ao idênticas ao esquema mostrado na gura 5.25.
5.5 Demoduladores Sncronos

A demodula
c~ao sncrona e utilizada para extrair um sinal senoidal util de um rudo. Ela
utiliza um comutador conversor de sinal como o exemplo mostrado na gura 5.26. Neste
comutador, quando o FET esta funcionando como uma chave fechada com Vc = 0,
o circuito da gura 5.26 se torna um ampli cador inversor quando e o FET esta
funcionando como uma chave aberta com Vc < Vp, o circuito se comporta como um
ampli cador n~ao inversor. Ent~ao a sada e dada por:
8
< e para Vc < Vp
s=:
;e para Vc = 0
em que Vp e a tens~ao de Pincho do FET.
O sinal util e e o sinal de comando Vc possuem a mesma frequência e uma defasagem
constante . O caso particular em que = 0 e ilustrado no diagrama da gura 5.27.
Neste caso a demodula
c~ao sncrona age como um reti cador de onda completa. No caso
geral em que 6= 0, o sinal e(t) e multiplicado por +1 ou por -1conforme a frequência
do sinal de comando fc. Portanto, o sinal de sada e dado por:
s(t) = e(t)g(t)
R
R
e
_
S
R
+
Vc
Figura 5.26: Chave a J-FET.
em que 8
< 1 para Vc > 0
g(t) = :
;1 para Vc < 0
Escrevendo na forma de serie de Fourier, obtemos:
1
g(t) = 4 2n 1+ 1 sen(2n + 1)!c t
X
(5.5)
n=0
Supondo-se que o sinal de entrada e senoidal de frequência f = mfc e de fase e

o sinal de comando e da forma da equa
c~ao (5.5), ent~ao a sada sera dada por:
1
s(t) = Esen(m!ct + ) 4 2n 1+ 1 sen(2n + 1)!c t
X
(5.6)
n=0
O valor medio da tens~ao de sada da equa

c~ao (5.6) e obtido por uma ltragem
passa-baixas adequada e e dado por:
8
m E cos para m = 2n + 1
< 2
s=: (5.7)
0 para m 6= 2n + 1
Se o sinal de entrada tem todas as harmônicas ent~ao somente as harmônicas mpares
contribuem para o valor medio da sada. Este inconveniente pode ser evitado substi-
tuindo o comutador de sinal por um multiplicador analogico, e o sinal retangular de
comando Vc pelo sinal senoidal de comando Vcsen!c t. E assim tem-se uma detec
c~ao
sncrona.
e(t)
e(t)=Esin t ω
Vc
s(t)
Figura 5.27: Diagrama de funcionamento do conversor sncrono.
Se a amplitude do sinal Vc e igual ao fator do multiplicador K , ent~ao a sada apos

a ltragem e dada por:
8
< E cos para f = fc
s=: 2 (5.8)
0 para f 6= fc
Como pode ser observado na equa

c~ao (??), a tens~ao de sada e diretamente propor-
cional a amplitude do sinal de entrada e independe do ângulo , como pode ser visto
na gura 5.28, na qual os sinais V1 e V2 s~ao de um oscilador em quadratura e possuem
amplitude igual ao fator de multiplica
c~ao dos dois multiplicadores.
V = 1 Eco s φ
V 3
eV 1 3 2
K
V1 =Ksin tωC
oscilador 2 2
V +V
e(t)= 3 4
Esin( ωt + )φ E
V2 =Kcos t ωC S=
2
V
4
eV 2
K
V = 1 Esin φ
4
2
Figura 5.28: Montagem em blocos de um demodulador sncrono.

5.6 Correlacionadores
5.6.1 Princpio
O produto da autocorrela
c~ao de uma fun
c~ao x(t) e a media temporal do produto de
dois valores de x(t) separados por um intervalo de tempo . A opera
c~ao de correla
c~ao
faz parte de uma tecnica utilizada para detec
c~ao de sinal com largura de faixa estreita.
De forma geral, a correla
c~ao de dois sinais x(t) e y(t) e dada por
ZT
Rxy ( ) = tlim 1 x(t)y(t ; )dt (5.9)
!1 T
0
Com esta de ni
c~ao, podemos esquematizar de forma simples um correlacionador
analogico como e mostrado na gura 5.29.
Este procedimento simples apresenta dois grandes problemas. Um e a baixa velo-
cidade devido a opera
ca~o de correla
c~ao ser feita ponto a ponto e o outro e o atraso
analogico dado pelas linhas do proprio sistema.
x(t)
Multiplicador Integrador
y(t) Atraso
Figura 5.29: Correlacionador analogico.
A maior parte dos correlacionadores s~ao digitais. Para sua realiza

c~ao, os sinais
analogicos x(t) e y(t) s~ao amostrados com um perodo de amostragem Ta com atrasos
iguais ou multiplos de Ta, ou seja, = mTa. Ent~ao a equa
c~ao (5.9) pode ser escrita na
forma: n
1 X
Rxy (mTa) = n x(kTa)y"(k ; m)Ta] (5.10)
k=0
Como pode ser observado na equa
c~ao (5.10), o calculo da correla
c~ao digital e de-
composto em:
amostragem e quantiza
c~ao dos sinais x(t) e y(t)
atraso em y(t)
produto das amostras
soma dos produtos.
Ao nvel de realiza
c~ao industrial, dois procedimentos s~ao utilizados: correla
c~ao em
tempo real e correla
c~ao em linha.
5.6.2 Correlacionadores em Tempo Real

Os dois sinais x(t) e y(t) s~ao amostrados com a mesma taxa. O procedimento do
calculo e mostrado na gura 5.30. Os correlacionadores produzem simultaneamente n
pontos da fun
ca~o de correla
c~ao correspondente a n atrasos diferentes. Eles fornecem o
mesmo resultado que n correlacionadores que calculariam juntos um ponto da fun
c~ao
de correla
c~ao correspondente a um valor de atraso. Os dois sinais s~ao amostrados com
a mesma frequência fa = T1a . Com a realiza
c~ao simultânea de todos os atrasos se torna
possvel o auxlio aos registradores de deslocamento. Isto implica em uma discretiza
c~ao
previa do sinal.
x(t)
T
a t
y(t)
T n Ta (n+1)T
a a t
Figura 5.30: Correlacionador em tempo real

5.6.3 Correlacionadores em Linha

O procedimento do calculo e ilustrado na gura 5.31. O sinal y(t) e amostrado em Ta
e o x(t) em (n + 1)Ta.
Os correlacionadores produzem simultaneamente os diferentes valores da fun
c~ao
de correla
c~ao correspondente a atrasos diferentes. Cada sequência e composta de n
amostras, obtidas a intervalos de tempo Ta.
Para realizar uma fun
c~ao de correla
c~ao para N pontos, este correlacionador opera
N vezes e faz (n + 1)N amostras. A dura
c~ao das medidas e igual a (n + 1)NTa.
x(t)
0 (n+1) T a t
y(t)
0 T nTa t
a
Figura 5.31: Correlacionador em linha
5.6.4 Realizac~oes Industriais

A gura 5.32 mostra um esquema simpli cado de um correlacionador digital que realiza
as quatro fases a seguir:
Fase 1: As duas entradas x(t) e y(t) s~ao amostradas e quantizadas por um con-
versor analogico digital. Dependendo desta quantiza
c~ao a fun
c~ao de correla
c~ao
tera maior ou menor precis~ao.
Fase 2: Apos a quantiza

c~ao, a entrada y(t) e enviada a um sub grupo de memoria
que se comporta como um registrador de deslocamento de N posi
c~oes. Cada
deslocamento e feito em um perodo igual a Ta.
Fase 3: Multiplica
ca~o dos termos da seguinte forma:
XN YN que corresponde a = 0
XN YN ;1 que corresponde a = Ta
XN YN ;2 que corresponde a = 2Ta
...
XN Y0 que corresponde a = NTa
Fase 4: Os produtos correspondentes ao mesmo atraso s~ao somados em um inte-

grador digital.
x(t) x(kT )a
A/D
X Σ
R xy(mT )a
A/D Atraso
y(t)
y[(k-m)T )] a
Figura 5.32: Esquema de um correlacionador numerico.
5.6.5 Exemplos de Aplicac~oes da Tecnica de Correlac~ao

Seja o sinal
x(t) = s(t) + r(t) (5.11)
no qual r(t) e um rudo e s(t) e o sinal util.
Supondo-se que em um detector de sinais somente interessa o conhecimento da
correla
c~ao do sinal util. Ent~ao, para o sinal dado pela equa
c~ao (5.11), temos:
Rxx( ) = Rss ( ) + Rbb( ) + Rbs ( ) + Rsb ( ) (5.12)
Supondo-se que o rudo seja descorrelacionado com qualquer outro sinal, ent~ao os
termos Rbs ( ) e Rsb( ) da equa
c~ao (5.12) s~ao nulos. Ent~ao:
Rxx( ) = Rss ( ) + Rbb ( ) (5.13)
Desde que a autocorrela

c~ao do rudo tenda a zero quando o atraso tende a in nito,
temos que:
!1 Rxx ( ) ! Rss ( )
lim (5.14)
Dada a rela
c~ao sinal/rudo:
Rss ( )
Rbb ( )
conclui-se que a correla
c~ao limita a pertuba
c~ao do rudo sobre o sinal util, o que a
torna uma tecnica mais interessante na detec
c~ao de sinais.
5.7 PLL - Phase Locked Loop

A tecnica do PLL era reservada inicialmente a sistemas de telecomunica
c~oes, entretanto
outras aplica
c~oes na area de medi
c~oes surgiram. Pode-se citar alguns exemplos, tais
como:
demodula
ca~o de um sinal modulado em frequência
multiplica
c~ao de frequência
transla
c~ao de frequência
demodula
ca~o FSK-PSK
demodula
ca~o sncrona de um sinal modulado em amplitude
elimina
c~ao de pertuba
c~oes de rudo em sinais uteis
sincroniza
c~ao de dois sinais
sintetiza
c~ao de frequência.
5.7.1 Princpio Fundamental

Um PLL e formado por três elementos: um comparador de fase, um ltro passa-baixa
e um VCO (oscilador controlado por tens~ao). A gura 5.33 apresenta uma arquitetura
de um PLL.
φe (t) φs (t)
Comparador de FPB VCO
Fase
µ1 µ2
Figura 5.33: Esquema em blocos de um PLL
O Oscilador Controlado por Tens~ao

O VCO produz um sinal cuja frequência depende da tens~ao 2(t) aplicada em sua
entrada. Se s(t) representa a fase instantânea da componente fundamental do sinal,
o funcionamento do VCO (a pulsa
c~ao instantânea do sinal) e de nido pela rela
c~ao:
ds (t) = f " (t)] (5.15)
2
dt

em que dd2 f "2] = k! representa a sensibilidade do VCO.
O Comparador de Fase
A sada do comparador de fase e proporcional a diferen
ca entre as fases instantâneas
e(t) e s(t). Esta rela
c~ao depende da forma dos sinais e de suas amplitudes. Se e(t)
e s(t) s~ao as fases das componentes fundamentas dos dois sinais, o funcionamento do
comparador e de nido pela rela
ca~o:
1(t) = g"e(t) ; s(t)] (5.16)

e d ed 1 (t)
(t);s (t)] = k exprime a sensibilidade do comparador de fase.

A fun
c~ao g"e(t) ; s(t)] e necessariamente periodica em raz~ao da de ni
c~ao da fase
instantânea de um sinal senoidal. Sua periodicidade e igual a 2 ou a seus multiplos.
O Filtro Passa-Baixa
As caractersticas do FPB determinam o desempenho da malha em regime permanente
e transitorio. Ele ltra o sinal vindo do comparador de fase, cuja fundamental e
proporcional a diferen
ca entre as fases s(t) e s (t). A tens~ao ltrada e usada para
modular a frequência do oscilador.
5.7.2 Funcionamento de um PLL para um sinal de entrada

senoidal
Para examinar de forma simples o funcionamento da malha, considera-se a malha
incompleta mostrada na gura 5.34.
φe (t) φs (t)
Comparador de VCO
Fase
µ1
Figura 5.34: Malha sem o FBP.
Supondo-se que as sensibilidades do comparador de fase e do oscilador sejam cons-

tantes. O funcionamento do comparador de fase e de nido por:
1(t) = k "e(t) ; s(t)] (5.17)
O funcionamento do oscilador e de nido por:

ds (t) = ! + k (t) (5.18)
o ! 1
dt
na qual, !o e a frequência de repouso do VCO, que e constante.
Sendo (t) = e(t) ; s (t), a equa
c~ao da malha e dada por:
d"s(t)] + k k (t) = de (t) ; ! (5.19)
! o
dt dt
No caso do sinal senoidal, em que:
e (t) = !e t + e
a express~ao de e dada por:

(t) = !ke ;k !o + C exp(;k! kt) (5.20)
!
e para s(t):
s(t) = !e t + !ko ;k !e ; C exp(;k! k t) (5.21)
!
Nota-se a evidência do termo k! k nas equa
c~oes (5.20) e (5.21). Este termo repre-
senta o ganho da malha. A resposta permanente da malha a um sinal de frequência !e
e um sinal senoidal de mesma frequência e defasagem com rela
c~ao a entrada dada por:
(t) = !ke ;k !o (5.22)
!
A defasagem varia linearmente com a frequência da entrada !e e seu valor e baixo

para um ganho de malha elevado.
5.7.3 Realizac~oes Praticas de um PLL

Escolha do Comparador de Fase
Sejam s1(t) e s2(t) dois sinais senoidais de mesma frequência !:
s1(t) = a1 cos(!t + 1)
s2(t) = a2 cos(!t + 2)
O produto destes sinais e dado por:

s1 s2 = a1 2 a2 cos(1 ; 2) + a1 2 a2 cos(2!t + 1 + 2) (5.23)
O valor medio de s1s2 dado pela equa

c~ao (5.23) e:
s1 s2 = a1 2 a2 cos(1 ; 2) (5.24)
Como pode ser visto na equa

c~ao (5.24), um comparador de fase pode ser realizado
com um multiplicador analogico e um ltro passa-baixa de frequência de corte inferior
a !, como e mostrado na gura 5.35. A caracterstica do comparador e senoidal e sua
sensibilidade perto da defasagem igual a (2p + 1) 2 e de a12a2 .
S (t)
1
Multiplicador FPB
S (t)
2
Figura 5.35: Comparador de fase a multiplicador analogico e FPB.

Note-se que a defasagem e constante se o valor medio de s1 s2 tambem for constante,
ou seja, as amplitudes dos sinais de entrada s~ao constantes.
Supondo-se agora que s1(t) e um sinal senoidal da forma s1(t) = a1 cos(!t + 1),
enquanto que s2(t) e um sinal periodico cuja decomposi
c~ao em serie de Fourier e dada
por:
s2(t) = s2 + a21 cos(!t + 21) + ::: + a2n cos(n!t + 2n) + :::
O produto destes sinais e:
s1 s2 = a1 s2 cos(!t + 1)
+ a1 2a21 cos(1 ; 21) + a1 2a21 cos(2!t + 1 + 21)
+:::
+ a1 2a2n cos((n ; 1)!t + 2n ; 1) + a1 2a2n cos((n + 1)!t + 2n + 1)
+:::
e o valor medio e dado por:
s1 s2 = a1 2a21 cos(1 ; 21) (5.25)
O valor de s1 s2 contêm informa

c~ao da defasagem entre s1(t) e a componente
fundamental de s2(t), e a caracterstica do comparador de fase tambem e senoidal. No
caso particular em que s2(t) tem amplitude igual a a2, a sensibilidade do comparador
em torno da defasagem de (2p + 1) 2 e de a1a2 .
Supondo-se que s1(t) e s2(t) s~ao sinais quadrados cujos valores medios s~ao nulos.
Para este caso, analisando-se os diagramas da gura 5.36, pode-se dizer que:
s1 s2 = a1 a2(1 ; 4 jT j ) para 2 ; T2 + T2

(5.26)
Escrevendo (5.26) em termo de fase, temos:

s1 s2 = a1 a2(1 ; 2 jj ) para 2 (; +) (5.27)
τ τ
-T/2 0 +T/2 -T/2 0 +T/2

S (t)
1
S (t)
2
S-S
1 2
0 _< τ_ < +T/2 +T/2 _< τ_ 0<

_ _
Figura 5.36: Diagrama de fase, no caso em que os sinais s~ao quadrados.

Para estes sinais o comparador possue uma caracterstica linear representada na
gura 5.37, na qual pode-se observar que esta linearidade e limitada ao intervalo . A
sensibilidade do comparador perto da defasagem de (2p + 1) 2 e de 2 a1a2 . A tabela
5.1 resume as caractersticas do comparador de fase realizado com multiplicador, em
fun
ca~o das formas dos sinais de entrada.
S 1. S 2
π π
−
−π 2 2 π
∆φ
-a 1a 2
Figura 5.37: Caracterstica de um comparador de fase no caso dos sinais quadrados.
Existem ainda os comparadores de fase realizado com portas OU EXCLUSIVO,

com ip-op e tambem com sample-hold.
O funcionamento do comparador realizado com sample-hold pode ser descrito da
forma seguinte: uma rampa de tens~ao inicia em sincronismo com as subida de um sinal,
depois amostra em sincronismo com a subida do outro sinal. A tens~ao amostrada,
guardada em memoria durante um perodo, e proporcional ao atraso e tambem a
defasagem dos dois sinais.
s1(t) senoidal senoidal quadrada

s2(t) senoidal quadrada quadrada
caracterstica do comparador senoidal senoidal linear no intervalo
sensibilidade a1 a2 a1 a2 2 a1a2
2
frequência da fundamental 2! ! se s2 6= 0 c.c. 2! 2!
Tabela 5.1: Resumo das caracteristicas do comparador.
A escolha do comparador e determinada essencialmente pelas seguintes considera

c~oes:
domnio de frequência da aplica

c~ao
forma dos sinais de entrada.
O multiplicador analogico e limitado em dezenas de MHz, 10 MHz para os circuitos

complexos e 100 MHz para os circuitos integrados simples. Os circuitos funcionam
para entradas quadradas e senoidais.
Para frequências elevadas, e utilizada a tecnica de amostragem de um sinal senoidal
por um sinal retangular limitado. Isto causa um custo para efetuar o produto do sinal
senoidal por um sinal retangular. Neste caso e possvel efetuar compara
c~oes de fase
de ate alguns GHz. Para frequência elevadssimas, o amostrador utiliza comutadores
analogicos a diodos Schottky.
Os comparadores de fase com logica combinacional (OU EXCLUSIVO) necessitam
geralmente dos sinais de entrada quadrados enquanto que os comparadores com logica
sequencial (ip-op) funcionam com os sinais retangulares de forma qualquer.
Escolha do VCO
E possvel classi car os VCO's em duas grandes categorias: os osciladores de relaxa
c~ao
e os osciladores quasi-senoidais.
Escolha do Filtro Passa-Baixa

Os ltros podem ser de três tipos:
1. FPB passivo ( gura 5.38) cuja fun

c~ao de transferência e dada por:
K (s) = 1 +1 s (5.28)
em que = RC .
R
Figura 5.38: Filtro passa baixa.
2. FPB passivo com avan

co de fase ( gura 5.39), com fun
c~ao de transferência dada
por:
K (s) = 11 + 1s (5.29)
+ s 2
em que 1 = R2C e 2 = (R1 + R2)C .
R
1
R2
Figura 5.39: Filtro passa-baixa com avan

co de fase.
3. FPB ativo com avan

co de fase ( gura 5.40), com fun
c~ao de transferência dada
por:
K (s) = 1 + s1s (5.30)
2
em que 1 = R2C e 2 = R1C .
R 2 C
R
1
Figura 5.40: Filtro passa baixa ativo com avan

co de fase.
5.7.4 Estudo da Estabilidade da Malha

Analisando o diagrama da gura 5.41 e utilizando a transformada de Laplace, temos:
Para o comparador de fase:

U1(s) = k"e ; s]
U1(s) = k (5.31)
Para o ltro:
K (s) = UU2((ss)) (5.32)
1
Para o VCO:
s (s) = ks! U2(s) (5.33)
φe (s) ∆φ U 1(s) U 2(s) φS (s)
kφ kω
k(s)
s
-1
Figura 5.41: Diagrama de uxo caracterstico da malha.

Captulo 6
Comparadores e Chaves Analogicas
6.1 Comparadores
O comparador e um circuito de interface entre sistemas analogicos e digitais. A sada
apresenta dois estados, 0 e 1, em fun
c~ao da diferen
ca entre os dois sinais analogicos
aplicados nas suas entradas.
O circuito de um comparador e similar ao de um ampli cador diferencial funcio-
nando em malha aberta. Entretanto, algumas precau
c~oes em rela
ca~o as caractersticas
do ampli cador devem ser tomadas, pois elas levam a problemas proprios de opera
c~ao,
tais como: precis~ao, velocidade, compatibilidade com os circuito digitais e tens~ao de
alimenta
ca~o.
6.1.1 Circuito Basico

A gura 6.1 representa o circuito basico de um comparador e sua caracterstica de
transferência.
+ VH
< e2
+ ε e2
e1 S e1
_
VL
+
e2 e1 > e
2
Figura 6.1: Circuito basico de um comparador e sua caracterstica de transferência.

94
Captulo 6. Comparadores e Chaves Analogicas 95
O comparador ideal deve oscilar imediatamente quando:

" = e2 ; e1 e igual a zero.
Entretanto no comparador real esta transi
c~ao depende do slew rate do ampli cador
utilizado. Para um ampli cador operacional de corrente, que apresenta um dispositivo
de compensa
ca~o de frequência, o slew rate e da ordem de 1 V=s. A transi
c~ao de
VB = ;12 V para VH = 12 V e feita ent~ao em 12 s.
O atraso e somado ao tempo necessario para a satura
c~ao do ampli cador.
A utiliza
ca~o da montagem anterior limita naturalmente a diferen
ca entre os sinais
de entrada. Para esse caso, pode-se utilizar a montagem da gura 6.2. A sada muda
quando " se anula, e isso acontece quando
e1 = ; e2
R1 R2
R1
+
+ ε
e S
1 R2 _
+
e2 R 1 // R 2
Figura 6.2: Montagem para aumentar a diferen

ca entre os sinais a serem comparados.
As imperfei
c~oes devido ao slew rate e ao tempo de satura
c~ao s~ao somadas aos erros
provenientes da tens~ao de desvio (offset), a corrente de polariza
c~ao e a tens~ao de
modo comum. Estes diversos pontos limitam o uso dos comparadores e s~ao utilizados
para a elabora
c~ao de criterios de escolha de um modulo.
6.1.2 Caractersticas
Precis~ao
A precis~ao de um comparador e ligada aos erros gerados principalmente pela tens~ao de
desvio, o valor limite do ganho, a corrente de polariza
c~ao e a tens~ao de modo comum.
1. A tens~ao de desvio da entrada e a tens~ao diferencial mnima aplicada as

entradas do ampli cador para que a sada do modulo se encontre em um dos
estados logicos. A amplitude da tens~ao de sada e a resistência da carga do
modulo devem ser precisos, pois elas intervêm nesta tens~ao.
2. O valor limite do ganho e a causa do erro sobre o nvel de compara
c~ao. Desse
modo, o estado da sada S e atingido quando ( gura 6.1) " = e2 ; e1 = AS , com
A sendo o modulo do ganho.
Na pratica , esse erro e desprezvel por exemplo para uma sada de 10 V em um
comparador de ganho 105, o erro corresponde a 0 1 mV .
3. As correntes de polarizac~ao s~ao importantes quando o sinal de entrada e pro-
veniente de uma fonte de resistência interna elevada. No circuito da gura 6.2, a
corrente de polariza
c~ao i gera na entrada uma tens~ao de desvio igual a iR2 , caso
R1 = R2 = R.
A tens~ao de desvio da entrada e a corrente de polariza
c~ao geralmente s~ao compen-
sados por dispositivos classicos entretanto, suas derivas termicas s~ao de difceis
de ser compensadas.
4. A tens~ao de modo comum maxima, fornecida pelo fabricante, e considerada
como um limite a n~ao ser ultrapassado.
Velocidade
Esta caracterstica e de nida pelo tempo de resposta ou de propaga
ca~o. O tempo
depende da carga da sada e da amplitude dos nveis de sada. A medida do tempo e
feita utilizando um incremento de tens~ao de 100 mV, ao qual e acrescentado uma sobre
tens~ao (over drive) de 5 mV (a tens~ao de desvio e previamente anulada).
A velocidade e a precis~ao de um comparador d~ao criterios que di cilmente s~ao con-
ciliados, ou seja, ou se tem um comparador rapido ou preciso. As duas caractersticas
n~ao s~ao encontradas em um mesmo comparador. Como por exemplo nos modelos
apresentados na tabela 6.1:
Modelo Tens~ao de desvio Corrente de polariza

c~ao Tempo de resposta
LM 139 (de precis~ao) 2 mV 5 nA 1,3 s
A760 (rapido) 6 mV 7,5 A 16 ns
Tabela 6.1: Exemplos de comparadores.
Nveis de Sada
A tens~ao de sada de um comparador e de nida pela satura
c~ao do dispositivo e pela
tens~ao de alimenta
c~ao. Para se obter um nvel de sada bem de nido, pode-se utilizar
o circuito da gura 6.3, no qual a sada e imposta pelos diodos.
V Z+V D
R
e S
1
e2 + V Z+V D
R
S e2 e
_ _ 1
( V Z+V )D
Figura 6.3: Montagem para obter um nvel de sada do comparador bem de nido.
Em liga
c~oes entre comparadores e circuitos logicos ha necessidade de compatibi-
lidade de nveis. A maioria dos comparadores integrados s~ao projetados para esta
adapta
c~ao: o comparador LM 339 da National Semiconductor, por exemplo, tem sada
em coletor aberto e possui um tempo de resposta de 500 ns o modelo ICNE 521 da
Signetics e projetado para uma sada TTL com um tempo de resposta de 8 ns.
6.1.3 Comparador em Janela

No comparador em janela, o sinal de sada depende da posi
c~ao do sinal de entrada ei
em rela
c~ao aos dois nveis de referência e1 e e2, como pode ser observado na gura 6.4.
X 1
e
2 +
1
X 1
_
e e
1 i
X 2
e
i
Y 1
+
X e2
2 e
i
e _
1 Y
1
e e e
1 2
i
Figura 6.4: Comparador em janela.
6.1.4 Precauc~oes
Os riscos de oscila
c~oes s~ao evidentemente elevados em comparadores: cada acopla-
mento parasita entre a entrada e a sada conduz inevitavelmente a instabilidade, pois
o comparador e somente um ampli cador de ganho elevado e faixa de passagem larga
sem compensa
ca~o de frequência. Cabos blindados e uma resistência de fonte baixa
s~ao recomendados para diminuir o efeito da capacitância parasita da entrada. Como
a instabilidade se manifesta no momento da passagem para a regi~ao de funcionamento
linear do circuito, ent~ao para acelerar esta passagem e criada uma histerese.
6.1.5 Comparadores com Histerese

Este tipo de comparador muda seu estado de sada para diversos valores de entrada
dependendo se esta entrada esta crescendo ou decrescendo, por isso o nome histerese.
S~ao apresentadas duas montagens para os comparadores com histerese: a montagem
inversora e a n~ao-inversora. Estas montagens s~ao chamadas de "Oscilador de SCH-
MITT'.
Montagem inversora
Esta montagem e representada pela gura 6.5. Para derivar a fun
c~ao de transferência
deste comparador, assume-se que a sada S esta em um dos nveis de satura
c~ao, por
exemplo S = SM . Devido ao divisor de tens~ao, v+ = SM , em que = R1R+1R2 . Com
a tens~ao de entrada ei crescendo, a sada n~ao mudara ate que ei ultrapasse o valor de
v+, quando ent~ao a sada S ira para o nvel de satura
c~ao negativa, S = Sm . O divisor
de tens~ao realimenta a tens~ao negativa da sada para a entrada v+ (v+ = Sm), o que
garante a sada continuar negativa para a entrada crescente.
ei _ S
S SM
V +
+
eL eH ei
R 1
Sm
R2
Figura 6.5: Montagem inversora do comparador com histerese.
Considerando-se agora que ei come

ca a decrescer, como v+ = Sm a sada perma-
necera negativa ate que ei ultrapasse o valor de v+, quando ent~ao a sada sera S = SM ,
e novamente como v+ = SM , esta garantida a permanência da sada no nvel de
satura
c~ao positivo. Combinando estes dois comportamentos analisados, obtêm-se a
fun
c~ao de transferência para o comparador com histerese inversor, mostrada na gura
6.5.
Em resumo, a histerese e consequência da realimenta
c~ao positiva atraves do divisor
de tens~ao formado por R1 R2 e e gra
cas a esta realimenta
c~ao positiva que a sada do
comparador muda rapidamente cada vez que a diferen
ca v+ ; ei muda de sinal. A
histerese e caracterizada por:
ei = R R+1 R (SM ; Sm )
1 2
em que SM e a sada maxima e Sm e a sada mnima.
Note-se que o crescimento positivo da entrada leva o circuito para uma sada nega-
tiva e vice-versa, da a denomina
c~ao inversora.
O dispositivo converte um sinal de entrada de forma qualquer em um sinal quadrado

com tempo de subida independente da forma do sinal de entrada.
Montagem n~ao inversora

Na montagem n~ao inversora, a realimenta
c~ao positiva e feita atraves de R2 ( gura
6.6). Para se obter a fun
c~ao de transferência, aplica-se primeiro superposi
c~ao para
determinar a tens~ao v+:
v+ = ei R R+1 R + S R R+1 R
1 2 1 2
Nesta equa
c~ao pode-se observar que para a sada no nvel positivo S = SM , valores
positivos de ei n~ao afetam a resposta do comparador. Para se levar a sada para o nvel
negativo, ei deve decrescer ate que v+ que menor que zero. Com a entrada sempre
decrescendo a partir deste ponto, ela torna v+ mais negativo ainda garantindo o estado
negativo da sada. A analise para a mudan
ca de estado negativo para positivo na
sada e analoga. A fun
c~ao de transferência para este comparador e mostrada na gura
6.6. Como pode-se observar nesta con gura
c~ao, para entrada crescente positivamente
obtêm-se na sada o estado positivo, da o nome n~ao-inversora. A histerese e de nida
como:
ei = R R1 (S ; S )
M m
2
R
2
S
M
ei +
R1
eL eH ei
S
_
Sm
Figura 6.6: Montagem n~ao inversora.
A gura 6.7 representa uma outra montagem possvel em que o nvel de mudan
ca
depende de uma tens~ao de referência Eref . A mudan
ca ocorre quando ei e igual a:
; RR1 Sm ; RR1 Eref se S = Sm
2 3
; RR1 SM ; RR1 Eref se S = SM

2 3
R1 R
2
ei
E ref +
R3
S
_
Figura 6.7: Montagem com nvel de mudan

ca regulado por uma tens~ao de referência.
6.1.6 Precis~ao do nvel de sada

O nvel de sada do comparador depende da satura
c~ao do ampli cador operacional
que e ligeiramente variavel entre um ampli cador e outro. A precis~ao pode melhorar
associando o comparador com uma chave analogica, como pode ser visto na gura 6.8.
Neste caso os nveis de sada s~ao impostos por V1 e V2.
V2 > V
1
ei _
+ S
V1
R1 R2
Figura 6.8: Montagem para melhorar a precis~ao do nvel de sada.

O chaveamento e feito quando:

e1 = R R+1 R V2
1 2
e2 = R R+1 R V1
1 2
Pode-se ainda utilizar o circuito da gura 6.9, na qual o valor de R deve ser esco-
lhido para manter a corrente para opera
c~ao adequada dos diodos zener. Os nveis de
satura
c~ao com esta montagem s~ao: SM = VZ1 + VD e Sm = ;(VZ2 + VD ).
R2
R1
ei + R
S
_ Z1
Z2
Figura 6.9: Outra alternativa para melhorar a precis~ao do nvel de sada.
6.2 Chaves Analogicas

Uma chave analogica comporta-se como um circuito fechado entre dois pontos (estado
ON), ou como um circuito aberto (estado OFF) em fun
c~ao de um comando digital.
A miniaturiza
c~ao e a facilidade de integra
c~ao deste elemento base contribui bastante
para o crescimento da eletrônica digital.
Os dois estados da chave s~ao obtidos dos estados aberto e saturado de um tran-
sistor. Da se compreende as imperfei
c~oes da chave real. Estas imperfei
c~oes limitam
naturalmente, ate hoje, os desempenhos dos sistemas digitais.
No estado aberto, o transistor bloqueado se comporta como uma resistência de fuga
ROFF em paralelo com um capacitor COFF ( gura 6.10).
No estado fechado, o transistor condutor se comporta como uma resistência residual
RON em serie com uma tens~ao de desvio Vd .
R
OFF
C Vd
A OFF B A B
R ON
comando
comando
Figura 6.10: Modelo simpli cado de uma chave.
Estas imperfei
c~oes se somam evidentemente as imperfei
c~oes classicas do compor-
tamento eletrônico da chave que s~ao tens~ao de desvio, corrente maxima e frequência
maxima de chaveamento. As chaves s~ao realizadas geralmente com transistores a efeito
de campo (FET) devido a sua baixa tens~ao de desvio, sua rela
c~ao RROFF ON
elevada e
seu bom comportamento em frequência. Elas podem ser utilizados tanto para sinais
analogicos como para digitais.
6.2.1 Chaves J-FET

O sinal analogico da entrada Va e susceptvel de variar entre dois extremos V1 e V2
(V2>V1).
O chaveamento e comandado por um sinal logico Vc compatvel n~ao somente com
o ponto de vista do nvel de tens~ao, mas tambem no ponto de vista da impedância.
S D
V
a
RC
G
V
C
Figura 6.11: Chave baseada em transistor J-FET.
Para a chave J-FET canal N da gura 6.11 temos:

no estado fechado VGS = 0

no estado aberto VG < V2 ; Vp
Vp e a tens~ao de pincho do J-FET.

A condi
c~ao VGS = 0 para o fechamento do J-FET e difcil de se realizar devido a
varia
c~ao do potencial da fonte S. Uma solu
c~ao para este problema e indicada na gura
6.12, na qual um diodo e polarizado inversamente quando VG e superior a tens~ao mais
positiva do sinal de entrada (Va = V1). A resistência RF de valor elevado (500 k!)
permite que o potencial de porta siga o potencial da fonte de maneira a assegurar VGS
proximo de zero. E evidente que, com o diodo possuindo uma corrente de satura
c~ao
reversa baixa, temos:
RF Ii 0
S D
V
a
RF
RC
G
G'
V
C
Figura 6.12: Montagem com prote

c~ao.
O sinal de comando Vc e gerado por um circuito de interface a partir de sinais

logicos classicos (TTL, CMOS, etc.). A gura 6.13 mostra um exemplo de circuito de
interface adaptado a sinais logicos TTL (nvel zero e 5V).
Em tecnologia integrada, isto e encontrado em estrutura hbrida: a resistência R2 e
substituda por um J-FET funcionando como uma resistência. O circuito de interface
e integrado junto com a chave (exemplo de realiza
c~ao industrial: AH2114 da National
Semiconductor).
Va
5V
+10V
R R
F C
4,7 k Ω 10 k Ω
R
2
5V
V
0 C
+10V
-18 V
1,5 k Ω
-18 V
Figura 6.13: Interface para gerar um sinal de comando a partir de um sinal TTL
Quando a chave e necessaria em uma aplica

c~ao que precise de comuta
c~ao de cor-
rente, o dreno de corrente da chave pode ser obtido por um conversor corrente/tens~ao,
com ampli cador operacional, conforme a gura 6.14. Note-se que o J-FET e canal P.
R
2
R I
1 S
Va
_
S D
G S
a b er to +
fechado
Figura 6.14: J-FET canal P utilizado como chave de corrente.
Na utiliza
c~ao de J-FET canal P, o transistor e bloqueado para VGS > VP e conduz
para VGS = 0 (ou VGD = 0 pois VDS 6= 0 quando o J-FET esta fechado). Em geral os
J-FET's possuem tens~ao de pincho inferior a 5 V.
Suponha que o sinal de comando seja dado por nveis logicos TTL 0 e 5 V. A chave
e aberta quando e aplicado na porta o nvel 1 (5 V) pois VGS > VP :
Note-se que para Va > 0, por exemplo Va = +10 V , o diodo leva a fonte S do
transistor para a terra e o mesmo estara sempre bloqueado.
A chave fecha quando e aplicado na porta o nvel zero (0 V) o transistor conduz e
se comporta como uma resistência RON .
Is = R +VaR
1 ON
S = ;Va R +R2R
1 ON
Para evitar a varia
c~ao da sada devido a RON , os fabricantes colocam um outro
J-FET para compensa
ca~o em serie com a resistência R2 na malha de realimenta
c~ao
( gura 6.15).
R
2
R IS
1
Va
_
S D
G
S
1 +
0
Figura 6.15: Montagem com um J-FET na malha de realimenta

c~ao para compensar a
varia
c~ao de RON .
6.2.2 Chaves a MOS-FET

A estrutura de um transistor MOS-FET canal P e mostrada na gura 6.16. Ele possui
um gate metalico isolado por uma camada de oxido de silcio. O substrato e constitudo
de material P ou N dependendo do tipo de transistor. O canal P deve conduzir quando
for aplicado em VGS uma tens~ao menor ou igual a tens~ao de threshold que e na ordem
de 1,5 V.
A polariza
c~ao normal de um MOS-FET canal P e de nida como:
VGS ;VT VDS 0 ID = 0
Para VGS = 0, o transistor se comporta como uma resistência in nita (estado
aberto). Para manter o transistor no estado aberto deve ser aplicado a porta uma tens~ao
R DS
S G D
V GS G
p p
S substrato
ID D
B N
V DS
B -V T V GS
Figura 6.16: Transistor MOS- FET canal P.
pelo menos igual a tens~ao analogica mais positiva da chave. Para o estado fechado a
tens~ao VGS deve ser inferior a ;VT para se obter uma condutância su cientemente
elevada.
Se VG e xo, a condu
c~ao do canal sera fun
c~ao da tens~ao analogica da chave.
Na regi~ao resistiva, para valores baixos de VDS , o canal se comporta como uma
resistência comum dada por:
; 1
RDS = V + V
GS T
sendo constante positiva, caracterstica do componente.
As jun
c~oes substrato-fonte e substrato-dreno polarizadas inversamente fazem apa-
recer correntes fracas e capacitâncias parasitas. Os diferentes circuitos equivalentes
para estas imperfei
c~oes permitem caracterizar o comportamento da chave real.
A resistência RON e mais fraca para os J-FET's do que para os MOS-FET's. En-
tretanto o coe ciente de temperatura para RON e mais elevado nos J-FET's. Nos dois
transistores, as capacitâncias parasitas entre a porta e o dreno e a entre a porta e a
fonte, s~ao as mais importantes (algumas dezenas de picofarads).
A corrente de fuga IDOFF tambem e importante, pois a mesma produz uma tens~ao
de erro na carga.
A gura 6.17 mostra uma chave P-MOS. O sinal de comando e aplicado diretamente
na porta e o diodo zener e usado para prote
c~ao.
+ 10 V
B
s(t)
V d io d o
a de R
C
p ro te çã o
G
+10 V
-1 0 V< V <10 V
a V
C
-20 V
Figura 6.17: Chave a MOS-FET.
Com polariza
ca~o normal, o substrato de um P-MOS e ligado ao potencial mais
positivo da montagem para evitar polariza
c~ao direta da jun
c~ao substrato-canal nesta
condi
c~oes, a chave esta no estado fechado se o potencial do comando aplicado a porta
e su cientemente negativo para que:
VGS < ;VT
Os MOS-FET's n~ao s~ao utilizados como chaves de precis~ao porque sua resistência
RON varia com a tens~ao analogica Va . Esta varia
c~ao praticamente n~ao existe nos
J-FET's.
Para solucionar este problema associa-se dois MOS-FET's complementares resul-
tando ent~ao em uma chave CMOS, cujo sinal de comando e invertido para ser aplicado
a porta do N-MOS como e mostrado na gura 6.18.
6.2.3 Chaves a diodos

Estas chaves s~ao utilizadas geralmente quando e desejado velocidades rapidas de res-
posta. Com os diodos SCHOTTKY consegue-se tempo de chaveamento inferior a 1
ns. A gura 6.19 mostra a montagem basica deste tipo de chave que tem o seguinte
princpio de funcionamento:
V
+ Bp
CC
OFF
S
D
Va ON
P-MOS
OFF
inversor Interface ON
-1 Ló gica d e
N-MOS comando
ON TT L
OFF
_
B n
V CC
Figura 6.18: Chave C-MOS.
I
D5
V1
V
C
D D2
1
s(t)
e(t)
-1 D
3 D4
V2 RC
D
6
I
Figura 6.19: Chave a diodos.

quando a tens~ao de comando VC e positiva, os diodos D5 e D6 est~ao bloqueados,

a ponte de diodos e atravessada por uma corrente I e a sada e:
s(t) = e(t)
quando a tens~ao VC e negativa, os diodos D5 e D6 est~ao conduzindo e as tens~oes

V1 e V2 se tornam inversas (uma positiva e a outra negativa), bloqueando a ponte
e a sada e:
s(t) = 0
Estas chaves s~ao utilizadas frequentemente em amostragem de sinais de frequência

elevada.
6.2.4 Chaves a transistores bipolares

A resistência RON nos transistores bipolares e mais fraca que nos J-FET's, e isto
permite a realiza
c~ao de chaves precisas e rapidas. Estas chaves s~ao utilizadas em
conversores D/A (AD 550, Analog Devices). As guras 6.20 e 6.21 mostram montagens
en serie e em paralelo deste tipo de chave.
R
e(t) s(t)
V VCE
C
RB
Figura 6.20: Montagem paralela para uma chave a transistor bipolar.
Na montagem paralela, a sada e curto-circuitada quando o transistor e saturado,

e igual a entrada no caso contrario. Na montagem em serie, o bloqueio do tansistor
e conseguido quando o sinal de comando e inferior ao valor mais negativo do sinal de
entrada e a satura
ca~o do transistor ocorre para o sinal VC positivo superior a e(t)
nestas condi
c~oes, a jun
c~ao coletor-base e polarizada diretamente no mesmo tempo em
que a jun
c~ao base-emissor. O transistor funcionando na regi~ao reversa, a tens~ao de
e(t)
V
C
RB V
CE
s(t)
R
Figura 6.21: Montagem serie para uma chave a transistor bipolar.
desvio VCE pode atingir valores de alguns milivolts, o sinal de sada s(t) se identi ca
praticamente com a entrada e(t).
Deve-se lembrar que a corrente de base, que n~ao e pequena, e uma das causas de
erro que n~ao se pode desprezar se a resistência da fonte de entrada n~ao e baixa.
A gura 6.22 mostra a caracterstica de transferência da montagem serie para um
sinal e(t) positivo.
e(t)
s=e
e
s=V C
s=0
bloqueio e
VC
Figura 6.22: Caracterstica da montagem serie.
A associa
c~ao das montagens paralela e serie com transistores complementares como
mostrado na gura 6.23 permite obtermos uma tens~ao de desvio muito baixa para os
dois estados da chave, uma resistência de sada quase nula, melhorando consideravel-
mente a velocidade de chaveamento.
e(t)
RB T
1
V
C s(t)
T
2
Figura 6.23: Montagem serie melhorada.

6.2.5 Imperfeic~oes das chaves analogicas
As principais causas de imperfei
c~oes nas chaves analogicas s~ao: resistência residual
RON no estado fechado, e as correntes reversas das jun
c~oes no estado aberto e as
capacitâncias da jun
c~ao P-N.
Imperfeic~oes devido a RON

No estado fechado, pode-se representar uma chave como mostra a gura 6.24.
Para a chave ideal RON e nula e:
VD = VS
Para a chave real RON introduz um erro relativo " :
" = VD V; VS = Rc 1; 1
S RON
" = RONR
c
Infelizmente, este erro e o principal problema dessas chaves, ele e devido a dispers~ao
consideravel entre transistores diferentes, a varia
c~ao da temperatura e a n~ao-linearidade
de RON .
Imperfeic~oes devidas a correntes de fuga

As correntes de fuga existem nos dois estados da chave, entretanto sua inuência e
desprezvel no estado fechado. No estado aberto, a corrente IDOFF circulando por ZC
gera uma tens~ao de erro.
Ra R ON
S D
I
+
V
a RC
V V
S D

ca~o de uma chave no estado fechado.
Se ZC e puramente resistiva, a tens~ao de erro VD = ;RC IDOFF e grande na

medida em que RC tambem e grande.
Se ZC e capacitiva, o capacitor se carregar com corrente constante e ent~ao:
VD = ; IDOFF
CC t
com t = tempo.
Imperfeic~oes devidas aos capacitores parasitas

No estado aberto, a carga deve esta isolada da fonte, na realidade ela esta ligada a
fonte por capacitâncias parasitas como mostra a gura 6.25, consequentemente VD n~ao
e nula.
Ra C ds
S D
C C gd RC
+ gs
G
Va
V
D
CC
C R

c~ao de uma chave aberta e suas capacitâncias parasitas.
Tempo de chaveamento
Os capacitores determinam junto com a resistência da montagem, em particular com
RC , o tempo de chaveamento.
Captulo 7
Os Conversores A/D e D/A
7.1 Os Conversores D/A
A possibilidade de integra
c~ao de chaves analogicas permitiu o rapido desenvolvimento
de conversores D/A. Estes dispositivos convertem uma informa
c~ao da forma numerica
para um valor de tens~ao ou corrente analogico.
7.1.1 Principais Arquiteturas de Conversores D/A

Varias s~ao as estruturas de conversores D/A existentes. Neste topico s~ao apresentadas
as mais conhecidas. Estas estruturas s~ao apresentadas para convers~ao de palavras
binarias de 4 bits em uma informa
c~ao analogica. Por conven
c~ao, a palavra binaria
utilizada em todos os circuitos possui o seguinte formato:
MSB S3 S2 S1 S0 LSB
Conversor D/A a resistências ponderadas

O conversor D/A a resistências ponderadas e constitudo por uma malha de resistores
ponderados, uma tens~ao de referência, chaves analogicas e um conversor corrente tens~ao
(para sada em tens~ao) ou um ampli cador de corrente (para sada em corrente). A
Figura 7.1 mostra um conversor D/A a resistência ponderada de 4 bits.
115
Captulo 7. Os Conversores A/D e D/A 116
R
R
0 2R
-
1 + Vs
4R
2
3 8R
Vref
Figura 7.1: Conversor D/A a resistência ponderadas.
Neste circuito, cada resistor tem como valor Ri = R pi , em que pi = 2i e uma

pondera
c~ao correspondente ao peso do bit i na palavra binaria. O comando de cada
chave e associado a um bit da palavra binaria. Quando tal bit e 1, a chave correspon-
dente esta fechada e uma corrente, que e fun
c~ao da tens~ao de referência (V ref ) e da
resistência Ri passa pela chave e e convertida em uma tens~ao proporcional ao seu va-
lor. Quando mais de um bit esta ativo, as correntes geradas s~ao somadas e convertidas.
Desta forma, a tens~ao de sada e dada por:

Va = Vref S3 + 21 S2 + 41 S1 + 18 S0
Este princpio de convers~ao D/A e simples mas necessita de resistências com uma
boa precis~ao numa grande faixa da valores. Por este motivo, sua implementa
c~ao e
limitada para um numero pequeno de bits.
Conversor D/A a rede R-2R

O Conversor D/A a rede R-2R, ao contrario do anterior, usa apenas dois valores de
resistores. A Figura 7.2 mostra um exemplo deste tipo de conversor D/A. As chaves
analogicas s~ao comandadas por um codigo binario. O valor da tens~ao de sada Va e
dada por:

Va = Vref 21 S3 + 21 S2 + 14 S1 + 18 S0
R
R R R
-
+ Vs
2R 2R 2R 2R 2R
Vref
0 1 2 3
Figura 7.2: Conversor D/A a rede R-2R.
Existem muitas variantes desta arquitetura que diferem principalmente pelos sis-
temas de chaves. O Incoveniente deste tipo de conversor D/A e sua limita
c~ao de
velocidade de convers~ao devido a um fator: no momento da mudan
ca do valor de um
bit, a corrente que passa pelo resistor de valor 2R correpondente n~ao muda instanta-
neamente, devido a presen
ca de capacitâncias parasitas nas chaves.
Conversor D/A a correntes ponderadas

O problema de atraso de resposta do conversor D/A a rede R-2R e eliminado com o uso
de correntes ponderadas. A Figura 7.3 mostra a estrutura de um conversor a correntes
ponderadas de 4 bits. A tens~ao de sada deste conversor e dada por:
Vs = Iref R8 (S3 + 12 S2 + 14 S1 + 81 S0)
A escolha da corrente Iref e muito importante pois se seu valor for pequeno, ele sera
susceptvel a presen
ca de correntes parasitas, e se por outro lado seu valor for grande,
ent~ao existe o problema do consumo. A vantagem deste circuito e a grande velocidade
de resposta, pois n~ao existem regimes transitorios.
Estes tipos de conversores s~ao geralmente compostos de transistores bipolares. Sua
implementa
ca~o com componentes discretos e crtica, uma vez que e difcil conseguir
com boa precis~ao para as correntes ponderadas. Mas este problema e resolvido com
sua implementa
c~ao em circuito integrado, nos quais se pode conseguir implementar
fontes de corrente com uma boa precis~ao. Um exemplo de implementa
c~ao em circuito
Vs
S3
Iref
S2 R
2Iref
S1
4Iref
S0
8Iref
Figura 7.3: Conversor D/A a correntes ponderadas.
integrado desta estrutura de conversor D/A e o MC1408 da Motorola. O tempo de

estabiliza
c~ao da sada deste conversor e de 250 ns.
Conversor D/A de escala invertida

Esta famlia de conversores D/A ocupa no momento um lugar importante dentre os
conversores existentes, gra
cas ao seu baixo pre
co e bom desempenho. Sua estrutura
possui uma rede R-2R, com a diferen
ca que as correntes pelas resistências circulam
sempre com o mesmo valor e dire
c~ao independente do estado das chaves analogicas. A
Figura 7.4 mostra este tipo de conversor, cuja tens~ao de sada e dada por:
Vs = Eref 2RRf (S3 + 12 S2 + 14 S1 + 81 S0)
Quando qualquer uma das chaves esta na posi
c~ao 0, a corrente que vem pelo resistor
2R correspondente passa para a terra (potencial zero). Quando a chave esta na posi
c~ao
1, o resistor 2R e ligado ao terra virtual (entrada negativa do ampli cador operacional),
o que mantem o circuito no mesmo estado mas com a corrente direcionada para a
entrada do conversor corrente tens~ao. Como cada corrente que passa pelos resistores
2R e da forma 2;n a sada do circuito e a representa
c~ao analogica da palavra binaria
S3 S2 S1 S0 :
Os problemas deste circuito s~ao devidos apenas as imperfei
c~oes do ampli cador
operacional e das resistências das chaves. Mas este ultimo problema pode ser resolvido
com o uso de chaves de baixa resistência quando ativadas (RON ) e fazendo-se 2R

R R R 2R
Vref/2 Vref/4 Vref/8
Vref 2R 2R 2R 2R
-
+ Vs
0 1 2 3
Figura 7.4: Conversor D/A de escala invertida.

RON : Um dispositivo comercial que utiliza o princpio de escala invertida e o AD7533
da Analog Devices.
7.1.2 Principais caractersticas de um conversor D/A

Exceto algumas especi ca
co~es particulares, as caractersticas seguintes s~ao de nidas
para um conversor D/A unipolar.
Resoluc~ao
A resolu
ca~o e de nida como 21n com n sendo o numero de bits. A resolu
c~ao esta tambem
relacionado a quanti ca
c~ao, ou seja, a varia
c~ao provocada pelo bit menos signi cativo
de um conversor D/A, e dada por:
q = Vmax 2;n Vmin
em que: Vmax e o valor da grandeza de sada para uma palavra digital de valor
2 ; 1: Vmin o valor da grandeza de sada para uma palavra digital de valor 0. Desta
n
forma Vmax ; Vmin e o intervalo de sada do conversor.
Precis~ao
A precis~ao esta relacionada ao erro de convers~ao. Um conversor apresenta uma melhor
precis~ao quanto menor for a soma dos modulos dos erros de convers~ao.
Erros de deslocamento e de ganho

Seja o erro de convers~ao da forma:
"(p) = (Vteo ; VDA )
em que Vteo e o resultado teorico para a convers~ao da palavra binaria p e VDA
a sada medida para esta mesma palavra binaria. Um erro de deslocamento "d(p) e
caracterizado por Vteo(p) = VDA (p)+ 1 enquanto que o erro de ganho "g (p) e da forma
Vteo (p) = VDA (p) 2, com 1 e 2 constantes para todo p: As Figuras 7.5(a) e 7.5(b)
apresentam gra cos ilustrativos de conversores D/A com erro de deslocamento e de
ganho, respectivamente.
Erro de linearidade
O erro de linearidade e geralmente provocado por imperfei
c~oes nos dispositivos que
comp~oem o conversor ou imprecis~ao nos valores dos componentes. A Figura 7.5(c)
apresenta a sada de um conversor D/A com erro de linearidade.
Linearidade diferencial
A varia
c~ao da sada de um conversor D/A a um codigo p e seus adjacentes( p ; 1 ou
p + 1) deve ser em modulo igual a quantiza
c~ao q: Se este modulo n~ao for igual a q,
ent~ao temos um erro de linearidade diferencial, de nido como:
"(p p + 1) = jV ; qj
Erro por n~ao-monotonicidade

A enumera
c~ao dos codigos em ordem crescente correspondem a uma tens~ao de sada
sempre crescente. Se isto n~ao ocorrer, temos caracterizado um erro de n~ao monotoni-
cidade (Figura 7.5(d)).
Tempo de estabilizac~ao (Settling time)

Para uma varia
c~ao do codigo numerico de entrada, o tempo de estabiliza
c~ao e o tempo
necessario para que a tens~ao de sada varie em torno do valor nal entre " %: Em
(a) Erro de ganho (b) Erro de deslocamento

40 40
30 30
Saida Saida
20 Ideal 20 Ideal
10 10
0 0
0 10 20 30 40 0 10 20 30 40
(c) Erro de linearidade (d) Erro de não−monotonicidade

40 40
30 30
Saida Ideal
20 Ideal 20 Saida
10 10
0 0
0 10 20 30 40 0 10 20 30 40
Figura 7.5: Principais caractersticas de um D/A.
geral, a varia
c~ao do codigo de entrada corresponde a varia
c~ao da sada de 0 ao valor
de maxima escala.
Taxa de convers~ao
A taxa de convers~ao e o numero maximo de convers~oes por segundo.
7.1.3 Exemplo de Aplicac~ao: um Filtro Programavel

Apresentamos aqui um ltro passa-faixa com frequência central fo programavel entre
10 Hz e 10 kHz. O comando de fo e dado por um codigo numerico de 10 bits. o fator
de qualidade e constante e igual a 5. A Figura 7.6 apresenta o diagrama deste circuito.
Este circuito possui um conversor D/A, o AD7533 de 10 bits, usado como multiplicador
de dois quadrantes. Isto e possvel desde que a sada deste conversor seja da forma:
N V =K V
Vsda = 1024 e eda
C2
r2
R1
-
+
R1
R2
C1
R1
Vi(s) r1
- Vref D/A - Vref D/A
+ AD7533
+ AD7533
N
N
Vo(s)
Figura 7.6: Montagem de um ltro programavel.

A fun
c~ao de transferência deste circuito e escrita como:
Vs (s) = K R2 2 C2 s
Ve (s) R1 1 2 C1 C2 s2 ; R2 2 K C2 s + K 2 R2
que comparada com a fun
c~ao de transferência generica de um ltro passa-faixa de
segunda ordem: wo s
H (s) = s2 + wQo s + w2
Q o
nos da: s s
Q = 1 CC1 R 1
e 2 fo=K
R2
1 C1 2 C2 R1
2 2 R2
Para K = 1, desejamos que fo = 10 kHz : R1 = R2 = 10 khz , C1 = C2 = 1 nF,
1 = 80 k! e 2 = 3 k!:
A performance deste ltro e comprometida essencialmente pela tens~ao de deslo-
camento da sada do conversor D/A que varia com o codigo numerico de comando
N.
7.2 Os Conversores A/D

Os conversores A/D s~ao dispositivos com fun
c~ao inversa a dos conversores D/A, ou
seja, eles convertem uma grandeza analogica em uma palavra binaria.
Dentre os muitos procedimentos de convers~oes A/D possveis, nos abordaremos três
deles:
1. Os conversores paralelos (ash)

2. Os conversores de aproxima
c~ao sucessivas
3. Os conversores de contagem de pulsos
7.2.1 Conversores Paralelos (ash)

O princpio deste conversor consiste em comparar a tens~ao de entrada Ve a 2N ; 1
tens~oes de referência simultaneamente, em que N e o numero de bits do conversor
A/D. A Figura 7.7 apresenta um exemplo de um conversor A/D ash de três bits. Oito
numeros diferentes podem ser representados e a montagem utiliza sete comparadores.
Cada comparador possui como entradas a tens~ao Ve e uma tens~ao de referência que
e derivada de Vref a partir de uma malha de resistores. O objetivo desta malha de
resistores juntamente com os comparadores e identi car o intervalo de tens~ao no qual
esta inserida a tens~ao Ve : A largura de cada intervalo e dada pelo correspondente em
tens~ao a um bit menos signi cativo.
Seja a sada de cada comparador dada por si com i = 1 2 :: 7. A tens~ao de
referência para cada comparador possui a seguinte lei de forma
c~ao:
(i) = V 2i ; 1
Vref ref
14
As sadas si apresentam os seguintes estados, de acordo com a entrada Ve :
8
(i)
< 0 se Ve Vref
si = :
1 caso contrario
O decodi cador logico e utilizado para converter o codigo dado pelas sadas dos
comparadores num codigo binario correspondente no intervalo de 0 a 7. A Tabela 7.1
apresenta os estados logicos dos subsistemas deste conversor para diferentes intervalos
da tens~ao Ve :
Observe-se que apesar de serem usados sete comparadores, apenas s~ao possveis oito
combina
c~oes. Desta forma, a logica a ser implementada pelo decodi cador e:
b2 = s%5 s4 + s%6 s5 + s%7 s6 + s7 = s4 + s5 + s6 + s7
b1 = s%3 s2 + s%4 s3 + s%7 s6 + s7 = s%3 s2 + s%4 s3 + s7 + s6
b0 = s%2 s1 + s%4 s3 + s%6 s5 + s7
01
10 Vref
R/2
100000000000
1111111111 01
Ve
+ S7
01
13/14 Vref -
0110 10
+ S6
11/14 Vref -
R
1010 + S5
9/14 Vref
01
Lógica de Decodificação
-
R b0
10
1010 10
+ S4 b1
7/14 Vref -
R b2
1010 + S3
5/14 Vref
R
01 -
0110 01
+ S2
3/14 Vref -
R
+ S1
1/14 Vref
01 -
R/2
0011110011000000
1111
11001010110011001010
Figura 7.7: Conversor A/D paralelo de 3 bits.
Tabela 7.1: Combina

c~oes das chaves A e B e valores da saida.
Intervalo de Sadas dos comparadores Sada
Ve s1 s2 s3 s4 s5 s6 s7 b2 b1 b0
0 Ve 141 Vref 0 0 0 0 0 0 0 0 0 0
14 < Ve 14 Vref 1 0 0 0 0 0 0 0 0 1
1 3
14 < Ve 14 Vref 1 1 0 0 0 0 0 0 1 0
3 5
14 < Ve 14 Vref 1 1 1 0 0 0 0 0 1 1
5 7
14 < Ve 14 Vref 1 1 1 1 0 0 0 1 0 0
7 9
14 < Ve 14 Vref 1 1 1 1 1 0 0 1 0 1
9 11
11 < V 13 V
14 e 14 ref 1 1 1 1 1 1 0 1 1 0
13 < V 1 1 1 1 1 1 1 1 1 1
14 e
Conversor A/D
Conversor D/A
Conversor A/D
+
N bits
0011
Ve -
S/H
N bits
Menos
Significativos
Vref Vref’=Vref/2N
N bits
Mais
Significativos
Figura 7.8: Melhoria da resolu

c~ao de um conversor A/D paralelo.
Mas b2 pode ser dada apenas por:

b2 = s4
Este tipo de conversor e bastante rapido, e seu tempo de convers~ao e limitado pelos
tempos de resposta dos comparadores e portas logicas. Para circuitos logicos da famlia
74AS, o tempo de propaga
c~ao tpico para uma porta e de 3 ns. O problema destes
conversores esta na quantidade de comparadores utilizados que deve ser de 2N ; 1
, em que N e o numero de bits. Alem do mais, estes comparadores devem possuir
uma pequena tens~ao de deslocamento, uma vez que isto pode implicar em erros de
convers~ao.
Quando a velocidade de convers~ao n~ao e um fator crucial, e possvel obter um

conversor de 2N bits a partir de dois de N bits com a estrutura mostrada na Figura
7.8. O primeiro conversor, que possui uma tens~ao de referência Vref , recebe como
entrada Ve e faz uma convers~ao gerando os N bits mais signi cativos. Logo apos, este
resultado e usado num conversor D/A e sua sada e subtrada pela entrada Ve o que
resulta no resduo de convers~ao do primeiro conversor. Este resduo e novamente usado
como entrada de um segundo conversor A/D com uma tens~ao de referência dada por
(2) = 1 V (1) . Como resultado desta segunda convers~ao temos os N bits menos
Vref 2N ref
signi cativos. Um exemplo de implementa
c~ao desta arquitetura de conversor flash e
o CAV1210 da Analog Devices : Este conversor de 12 bits e composto de dois de 6 bits,
numa estrutura equivalente a da Figura 7.8, com um tempo de convers~ao de 225 ns.
7.2.2 Conversores de Aproximac~oes Sucessivas

A arquitetura deste tipo de conversor e mostrada na Figura 7.9. Neste esquema fazem
parte os seguintes dispositivos:
Comparador de precis~ao: utilizado para detectar se a tens~ao da sada do conversor

D/A e maior ou menor que a tens~ao de entrada Ve: A sada do comparador e o
sinal Vc :
Registrador de aproxima
co~es sucessivas: executa um algoritmo de aproxima
c~oes
sucessivas sobre a palavra binaria p, de forma que seu correspondente em tens~ao,
ou seja, Vda se aproxima cada vez mais de Ve :
Conversor D/A de N bits : converte a palavra binaria p para uma tens~ao corres-
pondente Vda para compara
c~ao com Ve .
Clock: gerador de sinal retangular, usado como base de tempo do conversor.
Sample/Hold: utilizado para amostrar o sinal Ve no incio de uma convers~ao.
Este conversor procura ajustar os bits da palavra p de forma que Vda aproxime-
se sucessivamente de Ve : Os passos seguidos pelo conversor A/D e pelo algoritmo do
registrador de aproxima
co~es sucessivas (RAS ) s~ao os seguintes:
Ve
S/H - Vref
RAS CLK
+
Vc
N
N P
N
D/A
Figura 7.9: Conversor A/D de aproxima

c~oes sucessivas.
1. Inicializa c = 2N ;1 e p = 0 em que c e uma mascara e p a palavra binaria de

N bits. Com esta inicializa
c~ao apenas o mais signi cativo de p estara no nvel
logico 1
2. O RAS faz p = p _ c (o bit de p correspondente a mascara c e colocado em 1).
3. O conversor D/A realiza uma convers~ao e gera a tens~ao Vc a partir da palavra p
corrente
4. Se Vc = 1, (Vda > Ve ) ent~ao p = p ^ c% , ou seja, o bit correspondente a mascara c
e colocado em 0
5. Desloca c a direita
6 0 ent~ao va para o passo 2
6. Se c =
7. Fim, a palavra p e o resultado da convers~ao.
Com este tipo de conversor, o tempo de convers~ao e geralmente dado por:

Tc = Tsh + Tras
em que Tc e o tempo de convers~ao, Tsh e o tempo necessario para que o Sample/Hold

retenha o sinal Ve e Tras e o tempo de ajuste da palavra p pelo RAS.
Uma forma melhor de entender este algoritmo e utiliza-lo num jogo de adivinha
c~ao
numerica. Suponha que Paulo pensou num numero real entre 0 e 15 e quer que Jo~ao
adivinhe menor numero inteiro que e o mais proximo do numero pensado em no maximo
4 tentativas. Seja o numero pensado por Paulo como n = 5 3: Seguindo o algoritmo de
aproxima
co~es sucessivas, os passos seguidos por Jo~ao para adivinhar o numero secreto
deve ser:
Jo~ao inicia seus calculos fazendo p = 0000 e c = 1000.
1. Jo~ao pergunta a Paulo: O numero e maior que 8? (p = 0000 _ 1000 = 1000)

Paulo responde: N~ao. (Jo~ao faz p = 1000 ^ 0111 = 0000 e c = 0100)
Paulo responde: Sim. (Jo~ao mantem p = 0100 e faz c = 0010)
Paulo responde: N~ao. (Jo~ao faz p = 0110 ^ 0010 = 0100 e c = 0001)
Paulo responde: Sim. (Jo~ao mantem p = 0101 e faz c = 0000 o que implica no
nal do algoritmo)
Ent~ao Jo~ao responde: O numero inteiro mais proximo do qual você pensou e 5.
Com este algoritmo o erro maximo de convers~ao e menor que um bit menos signi-
cativo.
Estes conversores possuem uma implementa
c~ao mais simples do que os conversores
flash embora haja uma penalidade no tempo de convers~ao, que e maior. Assim mesmo,
existem dispositivos relativamente rapidos como o conversor A/D de 8 bits da linha
de microcontroladores PIC da Microchip. O tempo mnimo de convers~ao para estes
conversores e de 0,5 s."
7.2.3 Conversores de Contagem de Pulsos

Este procedimento de convers~ao A/D e bastante simples, necessitando de poucos com-
ponentes, e oferece uma boa resolu
c~ao, embora que o tempo de convers~ao seja bem
maior do que outros conversores, podendo variar entre 0,1 ms e 100 ms. Como a maior
parte das grandezas fsicas varia lentamente, estes conversores possuem um domnio de
aplica
co~es muito grande.
Os conversores A/D a contagem de pulsos s~ao:
Ve
VCO
Ck
Contador
P
N
Tc
Figura 7.10: Conversor tens~ao-frequência.
Conversores tens~ao-frequência
Conversores de rampa simples
Conversores de rampa dupla
Conversores de rampa tripla
Conversores tens~ao-frequência
Estes conversores utilizam um VCO (Voltage Controlled Oscilator ) como componente
basico em sua estrutura. Este dispositivo fornece um sinal periodico de sada com
frequência proporcional a tens~ao Ve de entrada. A medi
c~ao do numero de pulsos da
sada do VCO por um intervalo de tempo Ta e o resultado de convers~ao. Um exemplo
de implementa
c~ao deste tipo de conversor A/D e mostrado na Figura 7.10.
Seja a sada do VCO uma onda retangular, nvel logico TTL, cuja rela
ca~o entre sua
frequência e a tens~ao de entrada Ve seja Fs = K Ve . As entradas da porta AND est~ao
ligadas a sada do VCO e a um sinal que determina o perodo Ta. Durante o intervalo
de tempo Ta, o contador binario incrementa o valor de sua sada (P ) a cada pulso da
sada do VCO. Desta forma P que e a sada do contador, e dado por:
P = int"Ta K Ve ]
em que int"x] e uma fun

c~ao que representa a parte inteira de x.
Seja o intervalo da tens~ao de entrada Ve dado por 0 Ve Vê que corresponde
a uma palavra P no intervalo 0 P P ^ em que Vê e a tens~ao maxima na entrada
C
R
Vref -
-
+
+ Clock
Ve Contador N
N bits
clock
Figura 7.11: Conversor A/D de rampa simples.
do conversor e P^ a sada correspondente. O numero de bits deste tipo de conversor e

dado por:
N = log2(P^ + 1) = log2(Ta K Vê + 1)
Este tipo de conversor possui um tempo de convers~ao dado por Ta:
Existe toda uma gama de conversores tens~ao-frequência disponveis comercialmente,
dentre eles pode-se citar os conversores produzidos pela Analog Devices. Alguns deles
e suas caractersticas s~ao mostrados na Tabela 7.2.
Tabela 7.2: Conversores A/D tens~ao-frequência da Analog Devices.
Frequência Modelo Erro de linearidade Estabilidade em
Maxima fun
c~ao da temperatura
10 kHz AD 450 0,005% 25 ppm/oC
100 kHz AD 537 0,07% 50 ppm/oC
1 MHz AD 650 0,01% 100 ppm/oC
Conversores de rampa simples

Um conversor de rampa simples pode ser implementado com o circuito da Figura 7.11.
Supondo-se inicialmente que o capacitor esteja com uma tens~ao nula e que Vref < 0
e a tens~ao de entrada seja Ve e esteja no intervalo 0 Ve ;Vref : Para um perfeito
funcionamento do circuito com N bits de resolu
c~ao (utilizando-se um contador de N
bits, na maior escala) e necessario que:
N
RC = 2f (7.1)
c
na qual fc e a frequência do relogio do contador. Com Vref ligada a entrada do

integrador de forma que sua tens~ao de sada e da forma:
Vs (t) = ; RC1 V t
ref
Quando Vs (t) for igual a tens~ao de entrada, o contador para de contar no momento
t1 dado por:
t1 = ;VVe RC
ref
O valor do contador e dado por P = t1 fc: Desta forma, P e fun
c~ao de Ve :
P = ;VVe RC fc (7.2)
ref
Mas substituindo-se 7.1 em 7.2 temos:

P = ;VVe 2N (7.3)
ref
Onde P e a palavra binaria resultado da convers~ao. Os problemas deste tipo de

conversor s~ao muitos. Dentre elas est~ao a n~ao-linearidades do integrador, a corrente de
deslocamento do integrador e a tens~ao de deslocamento do integrador e do comparador.
Mas ainda existe um erro de ganho associado ao valor da constante de tempo RC que
deve satisfazer a equa
c~ao 7.1, caso contrario a rela
c~ao dada pela Equa
c~ao 7.3 n~ao sera
verdadeira.
Conversor de rampa dupla

A Figura 7.12(a) mostra uma implementa
c~ao de um conversor de rampa dupla. Supondo-
se inicialmente que o contador de N + 1 bits esta com sada zero, e que a tens~ao de
referência Vref seja negativa. A palavra P representa o resultado de convers~ao. O
contador estara habilitado enquanto Vs for maior que zero. A convers~ao se efetua em
duas etapas:
1. Na primeira etapa, estando o contador com sada zero, a tens~ao Ve e ligada a

entrada do integrador. A tens~ao Vs de sada do integrador e dada por:
;1 V t
Vs (t) = RC e
C
Ve 0 Vs(t)
R t1 t2
- Fase1 Fase2
-
Vref 1 +
+ Clock
Contador
N bits
clock
N-1
N
Vs(t1)
0
N bits
(a) (b)
Figura 7.12: Conversor A/D de rampa dupla (a) e suas fases de convers~ao (b).
Portanto a sada do integrador decai como e mostrado na Figura 7.12(b) ate que
o bit mais signi cativo (ndice N ) do contador passa de 0 para 1. Neste momento
a tens~ao de sada Vs e:
;1 V t
Vs (t1) = RC e 1
com N
t1 = 2f
c
Ent~ao come
ca a segunda fase.
2. Nesta fase, com o bit mais signi cativo do contador em 1, a entrada do integrador
e ligada a tens~ao de referência Vref e a palavra P estara automaticamente em
zero. A tens~ao de sada do integrador e dada por:
;1 V (t ; t ) + V (t )
Vs (t) = RC ref 1 s 1
Quando que esta tens~ao de sada for maior que zero, o contador para (instante
t2). A equa
c~ao que de ne o estado do circuito neste instante e:
;1 V (t ; t ) + V (t )
0 = RC ref 2 1 s 1
que pode ser re-escrita na forma:

1 V (t ; t ) ; 1 V t
0 = ; RC ref 2 1
RC e 1
O intervalo de tempo t2 ;t1 esta relacionado com a contagem P da seguinte forma:
t2 ; t1 = fPc , em que fc e a frequência do relogio do contador. Manipulando esta
ultima equa
c~ao obtemos:
P=; V
Ve 2N para V < 0
ref
ref
Se a entrada Ve e limitada por 0 Ve ;Vref , ent~ao o tempo de convers~ao e:

Tc = 2f (1 ; VVe )
N
c ref
O maior tempo de contagem ocorrera quando Ve = ;Vref que ca:
N +1
Tmax = 2 f
c
Do mesmo modo que o conversor A/D de rampa simples, a presen
ca de qualquer
rudo ou interferência com media nula durante a primeira fase t1 (por exemplo a inter-
ferência do sinal da rede eletrica de 60 Hz e t1 = 16K:667 ms com K =1,2,...) n~ao afetara a
medi
c~ao do conversor. Estes conversores s~ao geralmente muito lentos, embora possa-se
aumentar a resolu
c~ao do conversor sem um aumento excessivo do tamanho do circuito.
As limita
c~oes deste tipo de conversor A/D s~ao:
1. Estabilidade da tens~ao de referência. Geralmente esta tens~ao e obtida a partir de
diodos zener que possuem uma deriva termica. Se houver uma varia
c~ao de tem-
peratura que provoque uma varia
c~ao da tens~ao de referência correspondente a no
mnimo um bit menos signi cativo, teremos erro de convers~ao. Como alternativa
podemos utilizar algumas fontes de tens~ao de referência na forma de dispositivos
discretos.
2. Imperfei
c~oes das chaves analogicas. Estas chaves analogicas s~ao geralmente cons-
trudas a partir de transistores FETs que apresentam uma resistência de condu
c~ao
Ron n~ao nula. Como compensa
ca~o pode-se fazer o resistor R do integrador de
valor elevado, mas n~ao muito, de forma a evitar um valor muito pequeno do ca-
pacitor C , como tambem a inuência da corrente de polariza
c~ao do ampli cador
operacional.
3. Imperfei
co~es do integrador. Duas s~ao as causas destas imperfei
co~es:
A tens~ao de desvio Vd .
A n~ao linearidade da rampa de integra
c~ao.
Como a tens~ao de desvio e associada a entrada do integrador, a equa
c~ao seguinte
descreve a rela
ca~o entre a sua tens~ao de sada Vs e a entrada Ve :
1 Z (V + V )dt + V
Vs = ; RC e d d
R
C K5
R
K1
Ve -
0 Vd
K4 + R/2
Vref R
K2 K3
C0 -
+
Figura 7.13: Compensa

ca~o automatica do erro de desvio.
A tens~ao de desvio varia com a temperatura. A varia

c~ao pode ser de ate uma
centena de V=o C . Uma varia
c~ao de temperatura qualquer seria su ciente para
afetar de forma signi cativa a convers~ao. Mas o problema da tens~ao de desvio
pode ser resolvido com o uso do circuito da Figura 7.13. Neste circuito e feita
uma compensa
c~ao da tens~ao de desvio atraves de sua medi
c~ao e compensa
ca~o pela
outra entrada do ampli cador operacional. Desta forma o conversor passaria por
três fases. Na primeira fase, as chaves K4 K5 e K3 estariam fechadas. A chave
K4 coloca uma tens~ao nula na entrada do circuito e a chave K5 uma resistência
de valor R na malha de realimenta
c~ao do ampli cador operacional. A chave K3
fecha a malha de compensa
c~ao. Desta forma sua tens~ao de sada sera:
;Vd = Vd ; Vs o que implica em V = 2 V
s d
R R
O segundo ampli cador operacional fara com que a tens~ao sobre o capacitor C0
seja Vc0 = ;Vd: Desta forma, a tens~ao de desvio e anulada e teremos compensado
o seu efeito sobre o integrador.
O problema de n~ao linearidade do integrador esta associado as imperfei
c~oes do
capacitor C , bem como a sua resistência de fuga.
4. Imperfei
co~es do comparador. As imperfei
c~oes dos ampli cadores, tais como ga-
nho nito, tens~ao de deslocamento, corrente de polariza
ca~o podem prejudicar o
funcionamento do conversor A/D.
Vs(t)
t1 t2 t3 t
Fase3
Vlim
Fase1
Fase2
Vs(t1)
Figura 7.14: Fases de um conversor A/D de rampa tripla.
Conversor de rampa tripla

A primeira fase do conversor de rampa tripla e igual a do conversor de rampa dupla.
O procedimento de convers~ao e o seguinte:
1. Na primeira etapa, a tens~ao Ve a ser convertida esta ligada a entrada do integra-

dor. A tens~ao Vs de sada do integrador e dada por:
;1 V t
Vs (t) = RC e
Portanto a sada do integrador esta decaindo como e mostrado na Figura 7.14,

durante um intervalo de tempo constante t1: Neste momento a tens~ao de sada
Vs e:
;1 V t
Vs (t1) = RC (7.4)
e 1
2. Na segunda fase, a resistência R e trocada por outra R0 tal que R0 = KR , bem

menor de forma que a rampa cres
ca mais rapido, ate atingir uma tens~ao de limiar
pequena Vlim no instante t2. Neste instante temos:
Vs (t) = R;0C1 Vref (t2 ; t1) + Vs(t1) = Vlim (7.5)
O tempo transcorrido e dado por:
!
V lim ; Vs (t1)
(t2 ; t1) = ;Vref R0C
3. Na terceira fase, a resistência R0 e substituda por R. A tens~ao de sada Vs e

dada por:
;1 V (t ; t ) + V
Vs(t) = RC ref 2 lim
A convers~ao termina quando a tens~ao Vs do integrador for nula. Neste instante

temos:
;1 V (t ; t ) + V
Vs (t3) = 0 = RC (7.6)
ref 3 2 lim
Substituindo-se a equa
c~ao 7.5 em 7.6 obtemos:
;1 V (t ; t ) + ;1 V (t ; t ) + V (t )
RC ref 3 2 R0 C ref 2 1 s 1
Considerando-se agora a equa

c~ao 7.4, obtemos:
0 = ; RC1 V (t ; t ) ; 1 V (t ; t ) ; 1 V t
ref 3 2
R0C ref 2 1 RC e 1
como R0 = KR
0 = ;Vref "(t3 ; t2) + K (t2 ; t1)] ; Ve t1
Obtendo-se nalmente:
Ve t1
"(t3 ; t2) + K (t2 ; t1)] = ; V ref
Se este procedimento for realizado numa montagem semelhante ao do conversor de
rampa dupla, um contador de N bits e utilizado com uma frequência de relogio dada
por fc: Sendo os numeros de ciclos de relogio correspondentes aos tempos t1 , t2 ; t1 e
t3 ; t2 iguais a N1 N2 e N3 respectivamente, temos a seguinte rela
c~ao:
"N3 + K N2] = Ve N1
;Vref
como N1 = 2fNc utilizando-se um contador de N + 1 bits, temos:
"N3 + K N2] = ;VVe 2f
N
ref c
Portanto a palavra digital correspondente a convers~ao e dada por:
P = "N3 + K N2]
Este conversor apresenta um tempo de convers~ao mais curto que o conversor de
rampa dupla, embora seja necessaria uma melhor resolu
ca~o, pois o tempo de descarga
da fase 2 pode ser bem menor se comparado com as outras fases. Alem disso e necessaria
uma boa precis~ao em sua medi
c~ao.
Erro Erro
+q/2
Ve
Ve
-q/2 -q
Erro Centrado Erro por Falta
Figura 7.15: Erros introduzidos pela quantiza

ca~o.
7.2.4 Principais Caractersticas dos Conversores A/D

Certas caractersticas s~ao de nidas de forma idêntica as dos conversores D/A, tais
como a resolu
ca~o, precis~ao, erros de deslocamento, erros de ganho, erros de linearidade,
velocidade de convers~ao e grandezas que inuem na medi
c~ao. Portanto apresentaremos
algumas caractersticas que s~ao ligadas somente aos conversores A/D.
Erros de Histerese
Estes erros originam-se nos comparadores, que podem prejudicar o sistema se ultra-
passarem 2q .
Erros de quanti cac~ao

A caracterstica de transferência de um conversor A/D e fun
c~ao dos limites da faixa
das tens~oes de referência. A quanti ca
c~ao introduz um erro sistematico. Estes erros
s~ao classi cados em erro centrado e erro por falta. Os erros por falta s~ao caractersticos
dos conversores A/D a contagem de pulsos. A Figura 7.15 mostra estes tipos de erro,
supondo-se que a tens~ao de entrada Ve cresce linearmente com o tempo.
Ck Ck
e(t) S/H Conversor Filtro Conversor s(t)

e(kT) A/D e(k) Digital s(k) D/A s(kT)
Figura 7.16: Organiza

c~ao de um ltro digital.
7.2.5 Exemplos de Aplicac~oes

Filtro Digital
Um ltro digital pode ser implementado da forma mostrada na Figura 7.16. Sendo T o
perodo de amostragem, e e(t) o sinal de entrada, na sada do circuito de amostragem
teremos a amostra de ndice k de e(t), ou seja, e(k) = e(KT ): Na sada do conversor
A/D obtemos a amostra discreta e(k) na forma numerica. Dependendo da aplica
c~ao do
ltro, e necessaria uma taxa de convers~ao compatvel com a sua velocidade de resposta.
Este valor numerico e tratado por um algoritmo que implementa o ltro numerico.
N
X
s(k) = e(k ; i) h(i)
i=0
em que h(i) e a resposta discreta do ltro ao impulso.

Depois deste processamento, o valor numerico s(k) e convertido para a forma
analogica e um ltro passa baixas e utilizado para atenuar as mudan
cas bruscas devidas
aos degraus presentes na sada do conversor D/A, caso contrario teramos a introdu
c~ao
de componentes harmônicas n~ao desejadas no sinal.
Comunicac~ao por Fibra O ptica ou Via Satelite

A comunica
c~ao por bra optica ou via satelite utiliza os conversores A/D e D/A para
digitaliza
c~ao, transmiss~ao e decodi ca
c~ao da informa
c~ao (Figura 7.17). A liga
c~ao por
bra optica e menos cara que a por cabos coaxiais, mais facil de fazer manuten
c~ao
e menos sensvel as perturba
co~es eletromagneticas. No domnio de comunica
c~oes, a
banda passante de frequência abrange geralmente do contnuo ate 5 Mhz.
Na pratica os sinais s~ao digitais com uma resolu
c~ao media de 8 a 10 bits. Para
conservar a integridade do sinal, a frequência de amostragem deve ser no mnimo igual
a 10 Mhz. O sinal analogico e convertido por um conversor A/D a uma taxa de 200
Sinal
Analógico Conversor Conversor
A/D N Paralelo/Serial
Laser000
111
1010
111000
000
111000
111001101 Fibra
Sinal Óptica
11111
00000
Analógico
11111
00000 Conversor
D/A
00000
11111
N11
00 Conversor
Serial/Paralelo
Fotodiodo
000
111
1010
111000
000
111000
111001101
Figura 7.17: Comunica
c~ao por bra optica e via satelite.
megabytes por segundo ou mais e depois s~ao colocados na forma serial. Nas liga
co~es por
bra optica, estes dados s~ao entregues a circuitos de potência, que acionam um diodo
laser para a transmiss~ao por meio optico. O receptor e constitudo por um fotodiodo
que entrega o sinal, de grandeza eletrica, a um circuito conversor serial/paralelo. Ent~ao
um conversor D/A recupera o sinal analogico.
O mesmo princpio e utilizado em comunica
c~oes via satelite, com a diferen
ca que
usa-se transmissores e receptores de alta frequência e o meio de transmiss~ao e o ar.
Captulo 8
Sample and Hold e Multiplicadores
8.1 Sample and hold
8.1.1 Princpio de funcionamento
O sample and hold e constitudo de uma chave associada a um capacitor ( gura 8.1)
quando a chave fecha, a tens~ao nos bornes do capacitor assume o valor da tens~ao de
entrada, e quando a chave abre o capacitor conserva esta tens~ao para que esta seja
utilizada, por exemplo, por um conversor A/D.
Sinal
e(t)
e(t) s(t)
C s(t)
comando
t1 t2 t3 t4 t5
amostragem
bloqueio
Figura 8.1: Princpio basico de um S/H.
A amostragem e feita em perodos de tempo regularmente espa

cados, este perodo
e chamado de tempo de amostragem Ta. Este perodo de amostragem e calculado em
140
Captulo 8. Sample and Hold e Multiplicadores 141
fun
c~ao do tempo de convers~ao, da velocidade de evolu
c~ao do sinal estudado ou da
qualidade do sinal recuperado.
8.1.2 Amostragem
O amostragem (sample) nada mais e que o produto de um sinal s(t) por uma fun
c~ao
conhecida como trem de impulsos PTa (t)veja gura 8.2, em que:
X1
k=+
PTa (t) = (t ; kTa)
k=;1
e o sinal amostrado e:
s(t) = s(t) PTa (t)
Que no domnio da frequência ca:
X1
k=+
s(f ) = T1 s(f ; Tk )
a k=;1 a
sendo s(f ) a transformada de Fourier do sinal s(t).

s *(t) P (t)
s(t) Ta
t t
Ta
Figura 8.2: Amostragem com um trem de impulsos.
O espectro s(f ) e igual a soma in nita dos espectros s(f ) de s(t) atrasados de
k=Ta = k fa como mostra a gura 8.3.
Para garantir a recupera
c~ao do sinal amostrado deve-se obedecer o Teorema de
Shannon, que estabelece que a frequência do sinal de amostragem deve ser maior ou
s *(f)
s(f)
f
FC Fa 2F a 3F
a
Figura 8.3: Espectro do sinal amostrado com um trem de impulsos.

igual a duas vezes a frequência do sinal a ser amostrado. Isto evita a sobreposi
c~ao de
espectros como pode ser visto na gura 8.4.
Esta sobreposi
c~ao e inevitavel se o sinal s(t) possui componentes de frequência
in nita, como por exemplo o sinal quadrado.
s *(f)
f
FC
Fa 2F a 3F
a
Figura 8.4: Sobreposi

c~ao de espectros (aliasing).
8.1.3 Sample and hold

A amostragem seguida de bloqueio (sample and hold) e representada pelo produto do
sinal s(t) por um trem de pulsos retangulares com largura de pulso como e mostrado
na gura 8.5.
Sabendo que a transformada de Fourier de um pulso e dada pela fun
c~ao sinc igual
a:
senf
jH (f )j = f

ent~ao o espectro do sinal amostrado e bloqueado e de nido por:

s (f ) = H (f ) s(f )
O espectro de s(f ) ( gura 8.3) e deformado pois este e multiplicado pela fun
c~ao
sinc, e o resultado e mostrado na gura 8.6.
S *(t)
τ
sin al amostrad o e
bloqueado s(t)
t
Ta
τ
Figura 8.5: Amostragem com trem de pulsos retangulares.
Nos conversores A/D, a dura

c~ao do bloqueio e igual ao perodo de amostragem Ta
como mostra a gura 8.7. Ent~ao a deforma
c~ao do espectro de s(t) pode ser minimizada
a medida que se diminue o tempo de amostragem, ou seja, aumenta-se a frequência de
amostragem. Na pratica costuma-se utilizar fa = 20fc .
8.1.4 Relac~ao entre a resoluc~ao de um A/D e a frequência do

amostrador
Supondo-se que o sinal s(t) a ser convertido e uma rampa de tens~ao, ou seja,
s(t) = kt
em que k e a inclina
c~ao da reta.
Desejando-se que a varia
c~ao de s(t) seja inferior ou igual ao quantum de resolu
c~ao
q durante duas amostras sucessivas, pode-se dizer que:
q kTa ) fa kq
Fa
S *(f)
τ
s(f)
f
1/ τ
Figura 8.6: Espectro do sinal amostrado por um trem de pulsos retangulares.
ST (t)
a
s(t)
T 2T 3T
t
a a a
Figura 8.7: Caso onde o tempo de bloqueio e igual ao perodo de amostragem.

Para um sinal cuja inclina

c~ao maxima e Vmax a frequência de amostragem e
fa Vmax
q
Para um sinal em regime transitorio, considera-se a varia
ca~o mais elevada do sinal
como inclina
c~ao maxima.
8.1.5 Principais caractersiticas de um sample and hold

Fase de amostragem
Durante a fase de amostragem, a sada s(t) evolui com a tens~ao de entrada e(t). A
gura 8.8 mostra em linha pontilhada a caracterstica ideal de um amostrador e em
linha cheia a caracterstica real. Devido as imperfei
c~oes da chave analogica e dos
ampli cadores associados ao sistema dois erros s~ao causados: o deslocamento entre as
duas curvas e a diferen
ca de inclina
c~ao. Certos produtos s~ao dotados de dispositivos
de compensa
c~ao que permitem diminuir estes erros.
s(t)
característica
ideal
característica
real
α1
α2
e(t)
desvio
Figura 8.8: Erro de desvio de ganho.
Fase de bloqueio
Durante a fase de bloqueio, os erros s~ao provenientes essencialmente de dois fenômenos
representados na gura 8.9 conhecidos como: transparência e deriva da tens~ao no
capacitor.
A transparência e resultado do acoplamento capacitivo entre a entrada e a sada e

e da ordem de -90 dB para baixas frequências, mas pode assumir valores consideraveis
para frequências elevadas.
A deriva e devido a correntes de fuga da chave e de correntes de polariza
c~ao do
ampli cador que causam o descarregamento do capacitor. Esta deriva esta associada
a qualidade do capacitor.
e(t)
s(t) ideal
s(t) real
transparência deriva
amostragem t
bloqueio
Figura 8.9: Erro devido a transparência e deriva da tens~ao no capacitor.
Transica~o entre a amostragem e o bloqueio

Idealmente, a passagem da amostragem para o bloqueio deve ser instantânea no ins-
tante to, entretanto a chave possui um tempo de resposta para o sinal de comando,
levando ent~ao o bloqueio efetivo para o instante t1 ( gura 8.10). A diferen
ca t1 ; to
constitui o tempo de abertura.
Logo apos a abertura efetiva da chave, o sinal do capacitor apresenta um regime
transitorio com dura
c~ao t2. A diferen
ca t2 ; t1 e o tempo de aquisi
c~ao especi cado
como o tempo de estabiliza
ca~o do conversor com a precis~ao desejada (por exemplo, o
AD 583, Analog Devices, o tempo de aquisi
c~ao e de 4 s a 0,1% do valor nal).
Finalmente, o valor bloqueado (hold) e o valor assumido no regime permanente do
sinal.
te m p o d e
a be r tu r a
e(t)
valor final
te m po de val or d esejado
amostragem a qu isiç ão
bloqueio
Figura 8.10: Erro devido a transi

c~ao amostragem-bloqueio.
8.1.6 Realizac~oes praticas

Montagem em cascata
A realiza
c~ao mais simples e mostrada na gura 8.11. Os sinais de entrada e de sada s~ao
isolados do sample and hold atraves de dois bu ers. O tempo de aquisi
c~ao e dimindo
para RON C , pois a resistência da fonte de entrada que e igual a resistência de sada
do primeiro bu er e praticamente zero.
_
_
+ s(t)
+
e(t) C
I
F
Figura 8.11: Montagem em cascata.
Esta montagem e rapida entretanto e pouco precisa, pois as imperfei

c~oes dos am-
pli cadores colocados em cascata se somam (especialmente a tens~ao de desvio).
Montagem em malha
A malha representada na gura 8.12 permite eliminar o erro devido a tens~ao de modo
comum e o erro devido a tens~ao de desvio. Como pode ser observado neste circuito,
durante a amostragem a sada e for
cada a ser igual a entrada e desta forma no instante
em que a chave e fechada, a tens~ao sobre o capacitor e dada por:
A(s ; e) = s
) s = e A A; 1
Sendo o ganho A do primeiro ampli cador elevado obtem-se ent~ao s = e.
_
_
A + s
+
e
A(s-e) C
Figura 8.12: Montagem em malha.
Entretanto, toda esta precis~ao sacri ca a velocidade do circuito, pois em alguns

intervalos de tempo o ampli cador A tem que inevitavelmente estar saturado e o retorno
ao funcionamento na regi~ao linear na amostragem aumenta o tempo de aquisi
c~ao. Para
amenizar este problema s~ao propostas mais duas arquiteturas, mostradas nas guras
8.13 e 8.14.
Na gura 8.13, no momento do bloqueio, as chaves k2 e k3 est~ao respectivamente
fechada e aberta para evitar a satura
c~ao do primeiro ampli cador. As duas chaves
podem ser substitudas por dois diodos como mostra a gura 8.14 durante a amos-
tragem os dois diodos n~ao conduzem e durante o bloqueio, o primeiro ampli cador e
realimentado por uma dos diodos, enquanto que o resistor R suporta a diferen
ca de
tens~ao entre a sada e a entrada.
K
3
K _
_ 2
s
+
+ K
1
e
C
Figura 8.13: Montagem em malha melhorada para evitar satura

c~ao do ampli cador.
_
_
+ s
+
e
C
Figura 8.14: Montagem em malha melhorada.

Montagem integrador
Na gura ??, o capacitor e isolado em rela
c~ao a terra a chave fornece chaveamento em
corrente. Entretanto nesta montagem o primeiro ampli cador satura. Para amenizar
este problema pode ser utilizada montagem da gura 8.15.
R
C
_ R
_
+
e + s
Figura 8.15: Montagem em integrador sem satura

c~ao do primeiro ampli cador.
8.2 Multiplexadores analogicos

O multiplexador e um dispositivo que contem N entradas e uma sada e que permite que
apenas umas das entradas seja conectada a sada, atraves de uma logica de controle.
Ele e formado basicamente por um conjunto de chaves analogicas, como pode ser visto
na gura 8.16.
0
entradas 1
analógicas
saída
N-1
Lógica de
comando
Figura 8.16: Diagrama basico de um multiplexador de N entradas.
O dispositivo que possui a fun

c~ao inversa do multiplexador e o demultiplexador.
Certos multiplexadores integrados apresentam um adaptador de isola

c~ao da carga
para diminuir o efeito da resistência RON da chave.
8.2.1 Numero de vias de um multiplexador

Os multiplexadores disponveis comercialmente possuem numero de vias de entrada
insu cientes para a maioria dos sistemas de aquisi
c~ao e tambem para outros sistemas
que necessitem de multiplexa
c~ao. Faz-se ent~ao associa
c~oes de multiplexadores de forma
a aumentar o numero de vias.
Esta associa
ca~o pode ser paralela, como mostra a gura 8.17, na qual s~ao utilizados
M multiplexadores com N vias. E o multiplexador como um todo e de M N vias.
Mas, esta montagem apresenta um inconveniente que e o erro devido a corrente de fuga
elevada, pois quando uma via esta fechada, a corrente de fuga e resultado da soma das
correntes de fuga de (M N ) ; 1 chaves abertas.
entradas
multiplexador
N
multiplexador
N
saída
multiplexador
N
Figura 8.17: Associa

c~ao em paralelo.
Para minimizar este problema, pode-se fazer a associa

c~ao mostrada na gura 8.18,
na qual o numero de vias tambem e dado por M N , entretanto nesta montagem
existem (M ; 1) + (N ; 1) chaves abertas para uma via fechada e como M e N s~ao
maiores que 1, ent~ao:
(M ; 1) + (N ; 1) < (M N ) ; 1
Este ultimo tipo de associa

c~ao e bastante utilizado para aumentar a taxa de cha-
veamento. Considerando-se um multiplexador que tenha um tempo de estabiliza
c~ao
igual a t s. Para fechar a via N ele espera que a via N-1 seja aberta ent~ao o tempo
perdido entre dois chaveamentos sucessivos e de 2t s, como pode ser observado na
gura 8.19.
entradas
multiplexador
N
multiplexador
N
saída
multiplexador
N

c~ao em paralelo melhorada.
fechado
via N-1
aberto
t µs t µs fechado
via N
aberto
t µs 2t µ
s
Figura 8.19: Diagrama de tempo dentre dois chaveamentos sucessivos.
Uma solu
c~ao pratica e econômica para este problema e apresentada na gura 8.20,
na qual dois multiplexadores lentos com muitas vias s~ao associados a um outro multi-
plexador mais rapido com apenas duas vias. O multiplexador 3 transmite para a sada
o sinal estavel da sada de um dos dois multiplexadores lentos enquanto que a transi
c~ao
e feita pelo outro. Assim, com uma logica de comando adequada, e possvel dobrar a
taxa de chaveamento.
multiplexador
lento
multiplexador
2 2 vezes mais
rápido
multiplexador
lento

c~ao de multiplexadores para melhorar o tempo de multiplexa
c~ao.
8.2.2 Multiplexador diferencial

Quando a informa
c~ao a ser multiplexada e um sinal diferencial vindo, por exemplo de
um sensor, e utilizado o multiplexador diferencial, onde existem duas chaves para cada
via. E ele e ligado a um ampli cador de instrumenta
c~ao, como pode ser visto na gura
8.21.
O problema da rejei
c~ao de modo comum tambem aparece neste multiplexador, mas
a utiliza
c~ao de cabos blindados nos sinais vindo dos sensores e circuito de guarda
amenizam este problema.
e nt r ad a s
diferenciais
ampl ificado r de
b l i nd a g e m instr ume ntação
S/H A/D
Figura 8.21: Multiplexador com entradas diferenciais
8.3 Funcionamento de multiplexadores e sample and

hold em um canal de aquisic~ao
O esquema da gura 8.22 mostra um canal de aquisi
c~ao com um multiplexador, um
sample and hold e um A/D. Seu funcionamento pode ser dividido em três etapas:
Etapa 1 - enderecamento e validac~ao da via i do multiplexador

O sinal da via i e ligado a sada do multiplexador apos um tempo de estabiliza
c~ao
te da chave relativa a via i.
Etapa 2 - amostragem do sinal da via i dependendo do tempo de aquisic~ao tq
Se tq << te o comando de amostragem so sera dada ao m do tempo te
Se tq 6= te os dois circuitos poder~ao funcionar ao mesmo tempo, sendo necessario
um atraso para a amostragem.
Etapa 3 - Bloqueio e convers~ao da amostra
O tempo de convers~ao tc e imposto pelo conversor A/D, que fornece um sinal que
representa a informa
c~ao na forma numerica Ni:
O tempo total das três etapas e o "tempo de aquisic~ao do canal":,

tempo de aquisi
c~ao do canal te + tc
entradas multiplexador S/H A/D saída

numérica
Figura 8.22: Diagrama de um canal de aquisi

c~ao.
8.4 Multiplexadores digitais

8.4.1 Princpio de funcionamento
O funcionamento e semelhante ao do multiplexador analogico: para selecionar uma
entrada, um comando e fornecido por uma logica, um codigo de endere
co (n bits) e o
numero de entradas e N = 2n .
Considere a estrutura de um multiplexador de 4 entradas, em que E e F s~ao variaveis
de comando e Xn s~ao as entradas, que realizam a seguinte fun
c~ao:
S = X0 se E=F =0
S = X1 se E = 1 F = 0
S = X2 se E = 0 F = 1
S = X3 se E = 1 F = 1
O circuito do multiplexador digital descrito acima e mostrado na gura 8.23.

Os multiplexadores digitais têm entradas e sada na forma digital, como pode ser
visto na gura 8.24.
Uma das aplica
c~oes dos multiplexadores digitais e a convers~ao paralela-serie cujo
princpio e mostrado na gura 8.25. Um contador binario e associado ao multiplexador.
Para cada pulso do relogio o contador avan
ca uma unidade (logica do endere
co da via)
e a sada assume valores sequênciais correspondentes aos bits conectados as entradas.
A sada mais signi cativa E do contador faz a sele
c~ao entre S1 e S2.
Os multiplexadores digitais tambem s~ao utilizados em sistemas de aquisi
ca~o. Entre-
tanto a arquitetura com este tipo de multiplexador e diferente como pode ser observado
na gura 8.26, pois cada via possui seu proprio conversor A/D.
X 0
E
F
X 1
E
F
X 2 S
E
F
X 3
E
F
Figura 8.23: Multiplexador com quatro entradas.
0
M x-1
0
0
M bit 0
1 saída
x-1
0
x bits
bit x-1
M
2
x-1
n bits de
endereço
Figura 8.24: Multiplexador digital com entradas e sada de x bits.

N
1
2 S
1
N
15
E S
ABCD
N
16
ABCDEE
17 S2
contador
N 31 clock
E
ABCD
Figura 8.25: Exemplo de convers~ao paralelo-serie.
via 1 condicionador
sensor S/H A/D
de sinais
via 2 condicionador
sensor S/H A/D
de sinais
via 3 condicionador
sensor S/H A/D
de sinais
multiplexador
numérico
Figura 8.26: Canal de aquisi

c~ao utilizando multiplexador digital.
Captulo 9
Sistemas de Aquisic~ao e de
Tratamento de Sinais de Medic~ao
9.1 Introduc~ao
Um sistema de aquisi
ca~o de dados e uma interface entre um sistema analogico, cons-
titudo de um lado por sensores de grandezas fsicas e condicionadores de sinal do outro,
no qual uma interface hbrida (digital-analogica em geral conversores A/D e D/A) e
necessaria para se ter a conex~ao com o microprocessador.
Assim, ser~ao apresentados neste captulo diferentes tipos de sistemas de aquisi
c~ao,
bem como a conex~ao desses com sistemas baseados em microprocessadores.
9.2 Sistemas de aquisic~ao de dados

A arquitetura de um sistema de aquisi
c~ao de dados e de nida em fun
c~ao do numero de
grandezas a se medir, a velocidade e varia
c~ao dessa grandeza e a nalidade do sistema.
9.2.1 Sistema de aquisic~ao de um canal

A con gura
c~ao desse tipo de sistema e simples e pode ser visualizada na gura 9.1.
Como pode ser visto na gura 9.1, o sensor faz a convers~ao da grandeza fsica em um
sinal eletrico, que sofre modi ca
c~oes no bloco de condicionamento do sinal, de modo
158
Captulo 9. Sistemas de Aquisic~ao e de Tratamento de Sinais de Medic~ao 159
Computador
condicionador pessoal ou
sensor S&H CAD
de sinais microprocessador
Grandeza
física
Figura 9.1: Sistema de aquisi

c~ao de dados de um canal.
a ter seu nvel (potência, corrente ou tens~ao) adequado ao tratamento pelos blocos
seguintes.
O sinal oriundo do condicionador e amostrado pelo S&H, mantendo o nvel do sinal
na entrada do conversor analogico-digital (CAD) durante todo o perodo de convers~ao.
O sinal ja na forma digital e ent~ao enviado ao microcomputador, que por sua vez
tambem envia sinais de comando para o S&H e para o CAD.
Um exemplo de sistema de aquisi
c~ao de dados esta representado na gura 9.2, para
o controle de uma prensa hidraulica.
Sinal de comando
da servo-válvula Comando Prensa
hidráulico hidráulica
Conver sor Servo

CDA V-I Válvula
Computador
Pessoal Sensor de
deslocamento
CAD
Figura 9.2: Servo-sistema controlado por computador.
9.2.2 Sistema de aquisic~ao de dados de n canais

A maioria dos processos industriais faz uso de sistemas de aquisi
c~ao de varios canais.
Assim, para que se evite a complexidade fsica do sistema e di culdade de controle,
que nesse caso poderia ser uma especie de controle paralelo, a tecnica que se usa e o
da Multiplexac~ao Temporal.
O controle dos canais que ser~ao acessados e feito atraves de um enderecamento dos
canais, feito pelo microprocessador, obedecendo a uma logica de programa
c~ao propria
para cada processo. Os multiplexadores utilizam em geral s~ao de 4, 8 ou 16 canais e
utilizam para a comunica
c~ao a distância corrente em vez de tens~ao. O endere
camento
desses canais pode ser feito de modo sequencial ou aleatorio.
Um exemplo de sistema multicanal em malha fechada e mostrado na gura 9.3.
Podemos observar na gura que existe um bloco de amostragem do sinal, necessario
para que o sinal de entrada obede
ca ao sincronismo dos dispositivos discretos, uma vez
que n~ao se pode fazer uma aquisi
c~ao contnua.
Outro fator importante e o sinal EOC ( m de convers~ao), que diz ao microproces-
sador que o dado esta disponvel para o processamento.
Do modo como e apresentado este sistema, vemos que devido a necessidade de
amostragem apos a multiplexa
c~ao, n~ao e possvel efetuar a medi
c~ao de duas ou mais
grandezas no mesmo instante, ja que a amostragem e sincronizada com a multiplexa
c~ao:
a velocidade de aquisi
c~ao do sistema e reduzida consideravelmente, a medida que o
numero de canais aumenta.
Condicionador
de sinal Multiplexador
analógico
Saída
Paralela
Canal 0
A/S CAD
C o m an do d o Saída
A mo st rad o r EOC série
seg urad or START
Cana n
Fim da
co nv ersã o
Comando da
conversão
Endereçamento Sistema microprcessado

do canal (programação)
Figura 9.3: Sistema multicanal controlado por microprocessador.

9.2.3 Sistema de aquisic~ao de dados sincronizado

Com a nalidade de se remediar o incoveniente gerado na con gura
c~ao anterior, e
sugerida a montagem da gura 9.4. Nesta, a amostragem n~ao depende da multiplexa
c~ao
e a leitura e a convers~ao podem ser feitas a instantes diferentes. A unica desvantagem
em rela
c~ao a con gura
c~ao anterior e que o numero de amostradores (E/B) cresce com
o numero de canais.
Condicionador
de sinal Multiplexador
analógico
A/S
Canal 0
Saída
Paralela
A/S
Canal 1
CAD
A/S
Cana 2
Saída
A/S EOC série
Endereçamento
Canal 4 do canal START
Co man d o do Fim da
A most rado r conversão
segurad or Comando da
conversão
Sistema microprcessado
(programação)
Figura 9.4: Sistema de aquisi

c~ao de dados sincronizado.
9.2.4 Sistema de aquisic~ao de dados rapido

Quando os sinais de entrada evoluem rapidamente com o tempo, normalmente n~ao se
utiliza as con gura
c~oes mostradas anteriormente. Uma tecnica comumente utilizada
associa a cada canal um conversor A/D, com seus respectivos S&H's, e depois o multi-
plexador. A convers~ao e a correspondente entrega dos dados por parte dos conversores
ao microprocessador, se torna mais rapida, porem o sistema ca consideravelmente
mais complexo.
9.3 Concepc~ao de um sistema de dados a micropro-

cessador
Os fabricantes hoje em dia ja fornecem dispositivos com multiplas fun
c~oes. No entanto,
quando se deseja uma aplica
c~ao espec ca, e necessario que se projete um sistema para
tal m. Os sistemas que oferecem uma maior exibilidade s~ao aqueles que utilizam
uma modi ca
c~ao em sua estrutura por meio de altera
c~oes em sua programa
c~ao em
vez de mudan
cas ao nvel de estrutura fsica. Temos ent~ao os sistemas baseados em
microprocessadores.
9.3.1 Denic~ao de congurac~oes de sistema a microprocessa-

dor
A escolha do microprocessador e dos perifericos e ditada pela analise do sistema a
ser realizado. Entende-se por periferico todos os dispositivos que podem ser anexados
externamente ao microprocessador. Temos ent~ao memorias (ROM, PROM, EPROM,
EEPROM, etc), circuitos de interface (comunica
c~ao serial, paralela), controle de acesso
direto a memoria (DMA), decodi cadores, etc. A gura 9.5 mostra um exemplo de um
sistema de aquisi
c~ao baseado e microprocessador.
9.3.2 Aquisic~ao de sinais analogicas

A di culdade de aquisi
ca~o dos sinais analogicos, alem da associada ao sistema de
aquisi
c~ao, esta nas precau
c~oes que devemos tomar com rela
c~ao aos sinais de rudo.
O ambiente industrial e submetido a sinais espurios de todos os tipos (eletricos, ele-
tromagneticos, etc), que se acoplam aos sistemas e interferem nas medi
c~oes, alem dos
sinais de modo comum, que di cultam a separa
c~ao dos dados desejados.
Assim, os sinais alem de serem selecionados, devem sofrer uma ampli ca
c~ao de
modo a carem numa ordem de grandeza mensuravel e tratavel pelos circuitos usados
para este m.
Barramento de controle
Barramento de dados
Barramento de endereços
Decoder Decoder Decoder
Microprocessador Memórias Interface

Memórias
não paralela
voláteis
voláteis
de conversão
Co mandos
Endereçamento
Clock
dos canais
D ado s
Comando
do A/S
Condionador
Sensor Multiplexador
de sinal
analógico
EOC S T A R T
A/S CAD
Outros canais
Fênomeno
físico
Figura 9.5: Con gura

c~ao padr~ao de um sistema a microprocessador utilizado na
aquisi
c~ao de dados.
9.3.3 Amplicac~ao

Na maioria das vezes, e necessario que se fa
ca uma amplia
c~ao dos sinais provenientes
dos sensores, para que estes sinais possam ser tratados adequadamente. No caso do
microprocessador, para que se aproveite a maxima resolu
c~ao, devemos manter os sinais
a serem tratados varrendo a maxima escala da entrada. Podemos efetuar o ganho do
sinal de duas formas:
Programa
c~ao externa do ganho: Caso em que o ganho e feito atraves de comandos
externos, de acordo com algum proposito espec co.
Programa
c~ao automatica do ganho: Caso em que o ganho e determinado por uma
programa
c~ao interna dependente da varia
c~ao da amplitude do sinal de entrada.
9.3.4 Taxa de aquisic~ao

A taxa de aquisi
c~ao depende do numero de entradas e da banda de frequência do sinal.
E importante observar ent~ao o criterio de Shannon para a amostragem. Assim, a taxa
de amostragem do sinal deve ser duas vezes maior que a maior frequência envolvida na
aquisi
c~ao do sinal. Considerando ainda um sistema com n canais de entrada, a rela
c~ao
entre a frequência de amostragem Fa e a frequência maxima dos sinais envolvidos na
entrada, Fmax pode ser dada por:
Fa 2nFmax:
9.3.5 Discretizac~ao do sinal analogico

Existem varios tipos de conversores analogicos. Algumas das tecnicas mais empregadas
para a convers~ao s~ao: Convers~ao em rampa, por aproxima
c~ao sucessiva, conversores
flashes entre outras, como foi visto no captulo 7.
9.3.6 Reconstituic~ao do sinal analogico

A reconstitui
c~ao e assegurada por um conversor digital-analogico. Vide captulo 7.
9.4 Sistema de tratamento do sinal de medic~ao

9.4.1 Generalidades
O sinal de medi
ca~o representa a informa
c~ao do fenômeno fsico estudado. Ele, o si-
nal, pode ent~ao mascarar perturba
c~oes indesejadas. O circuito de tratamento do si-
nal ent~ao extrai as informa
c~oes necessarias para ser utilizada pelos sistemas de con-
trole. A utiliza
c~ao de microcomputadores pelas industrias tem possibilitado o manuseio
de opera
co~es mais complexas, que seriam impossveis de serem feitas por estruturas
analogicas.
A industria, a par destes problemas, desenvolve dispositivos para o mercado, tais
como:
Varios perifericos associados a microprocessadores e sistemas microprogramaveis

que d~ao maior exibilidade a sistemas autônomos. Alguns dos mais representa-
tivos s~ao os processadores de calculo e os multiplicadores-acumuladores (MAC ).
O desenvolvimento de DSP 0 s (digital signal processor ) permitiu a melhoria das
caractersticas dos sistemas, tais como: aumento da velocidade de calculo, melho-
ria na capacidade de memoria interna dos processadores, melhor gerenciamento
de memorias programaveis, importantes possibilidades de entrada e sada para
transmiss~ao de dados, entre outras melhorias.
9.4.2 Multiplicadores-acumuladores (MAC )

A Analog Devices foi quem primeiro desenvolveu os MAC. O ADSP 1010 e um MAC
com modulo de 16 16 bits, onde o tempo de multiplica
c~ao-acumulo e da ordem de
155 ns: Um exemplo importante da aplica
c~ao do MAC esta no ltro digital. Assim,
essa tecnica de ltragem, considerada dispendiosa e complexa, pôde ent~ao ser realizada
de modo e ciente e mais barata.
Considerando-se como exemplo, os ltros de resposta ao impulso nito (FIR). Sua
equa
c~ao e dada por:
;1
nX
Yn = hk Xn;k (9.1)
k=0
em que
Yn sa{da numerica do filtro no ins tan te n
Xn;k entrada numerica do filtro no ins tan te n ; k
hk coeficiente correspondente a resposta ao impulso:
Para compreender o funcionamento do ltro descrito pela equa
c~ao (9.1), basta notar
que a convolu
c~ao de um sinal no domnio do tempo e equivalente a uma multiplica
c~ao
no domnio da frequência. Utilizando-se o operador z camos com:
"n;1 #
X
Y (z) = H (z):X (z) = hk z ;k X (z):
k=0
Alem deste tipo de ltragem, FIR podemos utilizar o MAC para a implementa
c~ao
de outros dispositivos igualmente importantes, que s~ao os ltro de resposta ao impulso
in nito (IIR). Esse tipo de ltro funciona como um ltro ativo analogico. Um exemplo
deste pode ser visto na gura 9.6, na qual temos cinco opera
c~oes de multiplica
c~ao e
duas somas. Esse ltro apresenta risco de instabilidade. Assim, temos um problema a
Entrada Saída
C1
-1
Z A
C2 C5
-1
Z B
C3 C4
Figura 9.6: Forma canônica de um ltro de resposta ao impulso in nito.

mais em sua implementa
c~ao.
Outro aplicativo para o MAC esta no calculo da transformada de Fourier rapida

(FFT ). Essa transforma
ca~o consiste na multiplica
c~ao contnua de uma integra
c~ao pon-
derada na forma de media. A tabela 9.1 mostra a caracterstica de alguns MAC 0s:
Tabela 9.1: Componetes com tecnologia CMOS.

Designa
c~ao Fun
c~ao Resolu
c~ao (bits) Tempo de ciclo (ns)
ADSP-1016A Multiplicador 1616 75
ADSP-1010A MAC 1616 95
ADSP-1009A MAC 1212 80
ADSP-1081A Multiplicador sem sinal 88 100
ADSP-1008A MAC 88 55
9.4.3 Processadores de sinais

Os processadores de sinais s~ao circuitos espec cos para o tratamento de sinal. Eles
encontram vasta aplica
c~ao no campo da instrumenta
c~ao. Circuitos de multiplica
c~ao, di-
vis~ao, ltragem, correla
c~ao, transformada rapida de Fourier aplica
c~oes em medi
c~oes
(analise de espectro, analise de transitorios, etc.), nas telecomunica
c~oes, tratamento
de imagem tiveram seus desempenhos aumentados gra
cas ao desenvolvimento de tais
processadores. Existem processadores, como o TMS 320 da Texas Instruments, que
realizam em torno de 5 milh~oes de instru
c~oes por segundo. A gura 9.7 da a con-
gura
ca~o basica de um processador da Texas Instruments, o TMS 32010, que e uma
vers~ao modi cada do TMS 320 e possui uma area que permite a transferência de dados
e programas: os coe cientes armazenados na memoria de programa
c~ao podem entrar
pela RAM, eliminando assim a necessidade de uma ROM em separado para esses
coe cientes.
Existem outros processadores, tais como o TMS 32020 e o PSI ; TS 68930, cada
um com suas peculiaridades.
Barramento de endereços
CPU
12 12 12
Multiplicador ROM RAM Entrada/

externa externa Saída
ROM (opcional) (opcional)
16 16 16
RAM
Barramento de dados
Figura 9.7: Organiza

c~ao do processador TMS 32010: esquema e princpio.
9.5 Sistemas de medic~ao associados a computado-

res pessoais
9.5.1 Um novo conceito de medic~ao: intrumentac~ao pessoal
Esse conceito surgiu em 1981 quando a sociedade americana Nortwest Instruments
lan
cou no mercado os primeiros modulos de instrumenta
c~ao associados diretamente ao
computador pessoal (na epoca um Apple II ).
As primeiras aplica
c~oes da instrumenta
c~ao pessoal foram de natureza analogica.
Elas eram realizadas com o auxlio de placas xadas ao console do Apple II e trans-
formavam, por exemplo, um microcomputador em um osciloscopio.
Com o passar do tempo, a instrumenta
c~ao pessoal continuou a se desenvolver, e foi
integrando ao sistema cada vez mais equipamentos de aquisi
c~ao e controle. A gura 9.8
mostra um sistema de sensores associados a um computador pessoal, na qual pode ser
vista a diversidade de medidas realizadas por um unico sistema. A grande vantagem
esta na praticidade de se tratar os dados numericamente, visualiza-los e depois editar
relatorios e gra cos de uma mesma esta
c~ao, sem a necessidade de manuseios complexos.
Te mp er a t u ra
Pressão
Computador pessoal
Placa de aquisição de dados
Deslocamento
Sen so res
Figura 9.8: Sensores associados a um computador pessoal atraves de placas de aquisi

c~ao
de dados.
9.5.2 A evoluc~ao da instrumentac~ao pessoal
O desenvolvimento da instrumenta
c~ao pessoal tem seu merito devido aos computadores
pessoais da IBM: Os primeiros PC da IBM adotavam uma arquitetura de integra
c~ao
com barramento de 8 bits com um processador Intel 8088 (4,77 MHz).
Com a evolu
c~ao rapida dos microprocesadores, temos que o barramento constitui
a potência dos sistemas de informatica. Assim, modelos que se seguiram apos o 8088,
o AT 80286, ja possuam uma barramento de 16 bits, o barramento ISA (Industry
Standard Architecture). Vieram tambem os micros AT 80286 com melhor desempenho
e maiores facilidade de acesso direto a memoria (DMA). Nos ns de 1988, foram criados
os barramentos EISA (Extended Industry Standard Architecture), que ja trabalhavam
com barramento de 32 bits assim como os processadores desta epoca (80386 e 80486).
Outras arquiteturas proprias para os barramentos foram criadas, como a Nubus
para o Macintosh II, que dominou o mercado industrial naquele momento.
9.5.3 Perspectivas futuras da instrumentac~ao pessoal

As primeiras aplica
co~es consistiam na utiliza
c~ao do microcomputador como osciloscopio.
No entanto, hoje ja temos interfaces capazes de realizar snteses vocais, o uso de
maquinas controladas por micro que oferecem seguran
ca a operadores que trabalham
em lugares inospitos, entre outras aplica
c~oes.
Assim, deve-se trabalhar para a populariza

c~ao desses sistemas de instrumenta
c~ao
pessoal, pois isto constitui avan
cos cada vez maiores na pesquisa, ja que estimulam
a inova
c~ao de tecnicas, que condicionam ao desenvolvimento de novas tecnologias. A
instrumenta
c~ao pessoal podera mudar o conceito da medi
c~ao tradicional e garantir a
evolu
c~ao em uma contribui
c~ao de suma importância.
Referências Bibliogra cas

"1] Tran Tien Lang, Electronique des Systemes de Mesures, Collection Mesures Physi-
ques - Masson, 1992.
"2] Henry W. Ott, Noise Reduction Techniques in Eletronic Systems, Willey-
Interscience publication, 1976.
"3] E.O. Doebelin, Measurement System Application and Design, cap.7. Mc Graw-Hill,
1975.
"4] J. W.Dally et alii - Instrumentation for Engineering Measurements, Editora John
Wiley
"5] B.M. Oliver e J.M. Cage, Electronic Measurements and Instrumentation, McGraw-
Hill Kogakusha, Tokyo, 1971.
"6] J. Millman e C.C. Halkias, Electronic Devices and Circuits, New York, McGraw
Hill Book Co., 1967, Cap. 6, pp. 131-132.
"7] A.S. Sedra, Micro-Electronics Circuits, K.C. Smith. Saunders College Publishing
1990. Captulo 3, pg.126.
171

Instrumentação Eletrônica

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Instrumentação Eletrônica

Uploaded by

Copyright:

Available Formats

i

UNIVERSIDADE FEDERAL DA PARAIBA

Departamento de Engenharia Eletrica e Sistemas de

Treinamento em Novas Tecnologias de Protec~ao e

Laboratorio Digital de Sistemas de Pot^encia

Disciplina: Instrumentac~ao Eletr^onica

Professor: Raimundo Carlos Silverio Freire

2 Condicionadores de sensores passivos e condicionadores de sinal 9

3 Reduc~ao das Perturbac~oes nos Sistemas de Medic~ao 25

4 Ampli cadores de Medic~ao 40

4.2.3 Caractersticas dos Ampli cadores de Isolamento . . . . . . . . 49

5 T ecnicas de Tratamento Anal ogico dos Sinais de Medic~ao 56

5.4.4 Convers~ao por calculo . . . . . . . . . . . . . . . . . . . . . . . 76

6 Comparadores e Chaves Anal ogicas 94

6.2.4 Chaves a transistores bipolares . . . . . . . . . . . . . . . . . . 110

7 Os Conversores A/D e D/A 115

8 Sample and Hold e Multiplicadores 140

8.4 Multiplexadores digitais . . . . . . . . . . . . . . . . . . . . . . . . . . 155

9 Sistemas de Aquisic~ao e de Tratamento de Sinais de Medic~ao 158

5.1 Resumo das caracteristicas do comparador. . . . . . . . . . . . . . . . . 91

6.1 Exemplos de comparadores. . . . . . . . . . . . . . . . . . . . . . . . . 97

9.1 Componetes com tecnologia CMOS. . . . . . . . . . . . . . . . . . . . 167

2.1 Diagrama de um extens^ometro. . . . . . . . . . . . . . . . . . . . . . . 12

2.10 Sensor ativo do tipo tens~ao (a) e seu condicionador (b). . . . . . . . . . 23

3.1 Acoplamento capacitivo entre dois condutores . . . . . . . . . . . . . . 28

4.1 Ampli cador diferencial com sinal de modo comum na entrada. . . . . 42

4.11 Esquema simpli cado de um ampli cador de isolamento em funciona-

5.1 Filtro universal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

5.19 Conversor de valor absoluto. . . . . . . . . . . . . . . . . . . . . . . . . 74

6.1 Circuito basico de um comparador e sua caracterstica de transfer^encia. 94

6.4 Comparador em janela. . . . . . . . . . . . . . . . . . . . . . . . . . . . 98

7.1 Conversor D/A a resist^encia ponderadas. . . . . . . . . . . . . . . . . . 116

7.4 Conversor D/A de escala invertida. . . . . . . . . . . . . . . . . . . . . 119

8.1 Princpio basico de um S/H. . . . . . . . . . . . . . . . . . . . . . . . . 140

8.13 Montagem em malha melhorada para evitar satura

9.1 Sistema de aquisi

Figura 1.1: Diagrama de um sistema de aquisi

Figura 1.2: Diagrama de um sistema de aquisi

Figura 1.3: Diagrama de um sistema de aquisi

1.1 Condicionadores de Sinais

Figura 1.4: Diagrama de blocos de um sistema de controle de processos.

correta de variaveis din^amicas exige um conhecimento da exatid~ao de muitos elemen-

Figura 1.5: Transdutor e condicionador em controle de processos.

Y + Y = (K + K )(G + G)X (1.1)

Y (t) = Yi + (Yf ; Yi)(1 ; e; =t) (1.2)

Y (t) = Y0e;tsen(2fnt) (1.3)

1.1.1 Condicionadores de sinais analogicos

Figura 1.6: Transdutor n~ao linear acoplado a um condicionador de lineariza

Filtragem e conversor de imped^ancias

Exemplo de condicionador de sinal

Figura 1.7: a) Componentes de sinal em controle de processos b) condicionamento do

1.2 Chaves Analogicas, Multiplexadores e Sample

1.2.1 Chaves Analogicas

Os multiplexadores analogicos s~ao caracterizados pelo numero de canais, resist^encia

1.2.3 Sample and Hold

1. Sensores passivos, que variam alguma natureza passiva (resist^encia, capacit^ancia,

2.2 Sensores Passivos

Sensores passivos baseados na variac~ao da resistividade ()

Destes metais o que apresenta maior sensibilidade e o nquel, mas os riscos de

Figura 2.1: Diagrama de um extens^ometro.

Sensores passivos baseados na variac~ao da permissividade el etrica (")

Sensores passivos baseados na variac~ao da permeabilidade magn etica ()

2.2.2 Condicionadores de sensores passivos

4.2.3 Caractersticas dos Ampli cadores de Isolamento . . . . . . . . 49

5 Tecnicas de Tratamento Analogico dos Sinais de Medic~ao 56

6 Comparadores e Chaves Analogicas 94

6.1 Circuito basico de um comparador e sua caracterstica de transfer^encia. 94

7.1 Conversor D/A a resist^encia ponderadas. . . . . . . . . . . . . . . . . . 116

8.1 Princpio basico de um S/H. . . . . . . . . . . . . . . . . . . . . . . . . 140

Y + Y = (K + K )(G + G)X (1.1)

Figura 1.7: a) Componentes de sinal em controle de processos b) condicionamento do

Sensores passivos baseados na variac~ao da resistividade ()

Destes metais o que apresenta maior sensibilidade e o nquel, mas os riscos de

Sensores passivos baseados na variac~ao da permissividade eletrica (")

Sensores passivos baseados na variac~ao da permeabilidade magnetica ()

Condicionadores da frequ^encia do sinal de medic~ao

De uma forma geral, o sinal modulado de sada do oscilador e da seguinte forma:

Efeito piezoeletrico

Efeito de induc~ao eletromagnetica

Efeito fotoeletrico

Efeito termoeletrico

Condicionadores para sensores que fornecem carga eletrica

2.4.1 Correc~oes a nvel do sensor

2.4.2 Correc~oes a nvel do condicionador

Metr^os e coletivos eletricos - Interfer^encia impulsiva e rudos na linha de ali-

3.3 Principais grandezas ambientais que inuenciam

3.3.4 Rudos internos dos componentes

Capacitivos por campo eletrico E

3.5 Acoplamento por conduc~ao

3.5.1 Confecc~ao de um poco de terra

3.5.2 Ligac~oes entre massas

3.5.3 Fixac~ao da blindagem

Figura 3.7: Corrente de massa Im devido a tens~ao VM 1M 2

Considere, a ttulo de exemplo, um sensor com resist^encia interna Rc enviando uma

Figura 3.8: Inu^encia da corrente de massa

A express~ao geral para a tens~ao de sada e dada ent~ao por:

4.1 Amplicadores de Instrumentac~ao

4.1.1 Caractersticas Principais

4.1.2 Taxa de Rejeic~ao de Modo Comum - RRMC