RETIFICADOR CONTROLADO A TIRISTOR COM CONTROLE DE

TENSÃO MÉDIA, USANDO FPGA

Lucas Compassi Severo, Paulo André S. da Silva, Iuri Castro Figueró, Leonardo Peres
Lima, Daniel Sechi, Antônio Mascia, Raphael Neves, Jumar Russi
Universidade Federal do Pampa - UNIPAMPA
Departamento de Engenharia Elétrica, Campus Alegrete – Alegrete – RS
{lucascs.eletrica, paulosehn.s, iuricastrof }@gmail.com, {leonardopereslima, daniel_sechi }@hotmail.com,
armascia@msn.com, raphaimdcn2@yahoo.com.br, jrussi@gmail.com

Resumo. Este trabalho foi desenvolvido pelos
alunos da disciplina de Eletrônica Industrial do
curso de Engenharia Elétrica da Universidade
Federal do Pampa durante o semestre letivo.
O objetivo deste trabalho é o desenvolvimento de
um retificador controlado de meia onda com
tiristor, noqual o controle do disparo do tiristor é
feito através de um FPGA (Field Programable
Gate Array) programado na linguagem
Systemverilog.
O projeto é composto por três blocos funcionais,
os quais são responsáveis pelo sincronismo com a
rede elétrica, processamento do ângulo de disparo
e disparo do tiristor.
Palavras-chave: Retificador controlado, FPGA,
drive de disparo, sincronismo.
1. INTRODUÇÃO
Circuitos retificadores são circuitos de grande
importância em projetos de engenharia, pois o
sistema elétrico de potência está baseado
basicamente em geração, transmissão e
distribuição de energia elétrica em corrente
alternada (AC) e os circuitos eletrônicos em geral e
alguns circuitos de potência funcionam em
corrente contínua (DC), desta forma é necessário a
conversão da energia através de circuitos
retificadores [1].
Uma característica importante em uma fonte de
alimentação é a possibilidade da variação da
tensão média entregue a uma carga, sendo que esta
característica em retificadores controlados é de
fácil obtenção, pois basta efetuar a alteração do
ângulo de disparo dos tiristores do retificador [2].
Desta forma é proposto neste trabalho o projeto
e prototipação de um retificador de meia onda
controlado a tiristores, este retificador deve dispor
ao usuário a escolha da tensão DC média de saída.
A interface e processamento do ângulo de disparo
são feitas através de um FPGA (Field Programable
Gate Array).
Embora haja outras formas de implementação
de um circuito para regular a tensão de saída de um
retificador controlado, optou-se pela forma
descrita, pois a mesma integra conhecimentos das
áreas de instrumentação, de sistemas digitais e de
eletrônica de potência, possibilitando aos alunos
uma visão da interconexão de diversas áreas no
desenvolvimento de um produto.
A organização deste artigo dá-se da seguinte
forma: A seção 2 trata do projeto dos blocos
funcionais, a seção 3 analisa os resultados obtidos
na prototipação, e finalmente a seção 4 faz uma
conclusão.
2. PROJETO
Para a construção do circuito retificador
proposto neste trabalho foram definidas três etapas
de construção. Desta forma o projeto é composto
pelos blocos de Sincronismo, Processamento e
Acionamento. Na Figura 1 é mostrado um
esquemático do projeto, demonstrando a
característica estrutural do retificador controlado.

Figura 1. Circuito retificador controlado a
tiristores.
2.1 Estagio 1 – Sincronização
O bloco de sincronismo tem por objetivo
informar ao bloco de processamento quando que a
tensão da rede elétrica AC está em seu ponto de
início (zero graus elétricos), informando assim o
tempo do ângulo zero da senoide. Desta forma este
bloco usará um circuito comparador, fornecendo
um pulso de comando quando a tensão da rede for
maior que zero.
A Figura 2 representa o circuito projetado com
seus respectivos valores de resistência. O trimpot
R3 é utilizado para regular a tensão de saída
(Vout) em 3,3V caso haja alguma queda de tensão
quando a carga for conectada ao circuito.
Figura 2. Circuito comparador projetado.
O resultado da resposta do circuito retificador é
mostrado na Figura 3. Pode-se notar que esta
resposta atende aos requisitos desejados.
Figura 3. Saída do comparador em relação a
entrada senoidal.
2.2 Estagio 2 - Processamento
O bloco de processamento tem a função de
receber o pulso de comando do bloco de
sincronismo e, com base nos dados de entrada do
usuário (tensão média na carga), gerar um sinal de
controle para o disparo do tiristor. Para isso foi
utilizado um FPGA da família Cyclone II [3]
disponibilizando uma Interface Homem-Máquina
(IHM) para a configuração dos parâmetros da
resposta do sinal de saída. Assim, será apresentado
o funcionamento deste bloco em duas partes: parte
operativa e o controle.
A. Parte Operativa
A arquitetura para o disparo do tiristor é
composta por um registrador de entrada, uma
tabela com valores dos ângulos de disparo, três
contadores e controle. O objetivo desta arquitetura
é receber o valor de entrada de cinco bits, que
corresponde a um valor médio de tensão na carga,
determinar o ângulo de disparo que satisfaz a
condição de tensão média e enviar um sinal para o
disparo do tiristor no tempo adequado.
A velocidade de operação da arquitetura é 50
MHz, enquanto que o sinal de entrada tem
freqüência de 60Hz. A resolução escolhida para
este projeto foi de um grau que corresponde a 2300
ciclos de clocks do FPGA. Na Figura 4 é mostrado
o fluxograma do comportamento da arquitetura.
Figura 4. Fluxograma da arquitetura proposta
A arquitetura tem o seguinte funcionamento: o
sinal de entrada é comparado no bloco tensao_ang
para determinar qual ângulo deve-se disparar o utilização de um buffer de isolamento, onde se
tiristor. Este dado é enviado para counter_angulo optou pela utilização do circuito integrado 74125
que espera um sinal de start para iniciar a [5].
contagem. O bloco counter_clock é responsável Após o circuito de isolamento foi projetado um
pela contagem de um grau, quando esta etapa circuito de forma que através de um pulso de
termina, é enviado um sinal de pronto para o comando seja fornecida a corrente necessária para
controle. O controle então inicia a contagem do o disparo do tiristor. Este circuito é mostrado na
counter_angulo por um ciclo, ou seja, incrementa Figura 5.
uma vez esse contador. Esse processo continua até
que counter_angulo seja igual ao seu valor de
entrada. Neste dado instante, um sinal é enviado
para disparar o tiristor e esse sinal permanece neste
estado até que counter_gate termine de contar o
tempo mínimo para enviar um sinal para o gate do
dispositivo.
Figura 5. Circuito de disparo do tiristor.
B. Controle
Conforme mostra a Figura 3 o circuito de
disparo consiste, essencialmente, em comandar a
O controle tem por função determinar os sinais base de um transistor (Q), o qual, devido a
que devem ser fornecidos para a parte operativa polarização dispara o tiristor quando o buffer
em cada estado [4]. Para este projeto utilizou-se entregar um sinal igual a zero.
máquinas de estado finito, contendo cinco estados Para construção do circuito foram
lógicos: dimensionados os componentes mostrados na
Estado 0: Estado inicial, responsável por gravar Tabela 1.
o sinal de entrada e zerar os contadores. Se
start=’1’ irá para o estado 1 senão permanecerá no Tabela 1. Valores dos componentes do circuito.
estado zero.
Estado 1: Inicia a contagem do contador de
2300 ciclos, permanece neste estado até que VCC R1 e R2 R3 C
ready_cont1=’0’. Quando ready_cont1=’1’ irá para
estado 2. 12V 1kΩ 470kΩ 1µH
Estado 2: Inicia a contagem do contador de
Onde G e K são os terminais de gate e catodo
ângulo, este é incrementado em uma unidade. Se
respectivamente do tiristor e Q é um transistor
ready_count2=’0’ irá de volta para o estado 1, ou
BC547.
seja, não está no ângulo de disparo. Quando
count2=’1’ irá para o estado 3.
3. ANÁLISE DOS RESULTADOS
Estado 3: Neste estado é enviado o pulso de
disparo para o tiristor. Quando ready_gate=’1’ irá
A tensão média de saída em um retificador de
pra o estado 4.
meia onda controlado é dada em função do ângulo
Estado 4: Este estado é somente de passagem
de disparo (α) [5], conforme mostra na Equação 1
para sincronismo da máquina de estado com o
e na aproximação da Equação 2.
sinal de start. Quando o start for para zero ele irá 1 π
para o estado zero. VLmed =
2π ∫α [(V
P ).sen(ω t ) − VT ].d (ωt ) (eq. 1)

2.2 Estagio 3 – Acionamento VLmed = VP .(1 + cos α ) − VT .(π − α ) (eq. 2)

Para o acionamento do tiristor e a proteção do onde α é o ângulo de disparo, VP é a amplitude da

FPGA é proposta a construção de um drive, que tensão alternada de entrada, VT é a queda de
fará o papel de isolar a circuito de disparo do bloco tensãosobre o tiristor, ω é a frequência angular.
de comando (FPGA). Para isso, foi definida a
 Utilizando uma carga resistiva, foi variando-se o
ângulo de disparo do retificador controlado e
avaliando-se o valor de tensão média medido pelo
osciloscópio e pela equação que modela a tensão
média. Estes valores são mostrados na Tabela 2.
Com os valores desta tabela, observa-se que os
valores obtidos aproximam-se dos valores teóricos,
com uma diferença entorno de 0,1V. Parte desta
diferença pode estar na modelagem da queda de
tensão no tiristor, onde neste caso utilizou-se um
valor típico de 0,6V [7].
A Figura 6 mostra a curva da tensão de saída e
entrada, respectivamente, obtidas com o retificador
projetado.
Tabela 2. Resultados de tensão média obtidos com
o protótipo comparados com o valor teórico.
4. CONCLUSÕES
Este artigo apresentou o projeto de um
retificador de meia onda controlado, o qual
apresentou bons resultados, pois a partir da escolha
do nível de tensão média em uma IHM do sistema
de processamento o projeto dispara o tiristor de
forma a obter-se na saída à tensão média desejada.
O ganho principal deste trabalho encontra-se na
aplicação da metodologia no estudo de casos reais,
fornecendo apoio à analise e comparação do
comportamento dos parâmetros de funcionamento
de circuitos deste tipo, ressalta-se também a
importância teórica da construção deste trabalho,
ampliando e complementando os conhecimentos
estudados na disciplina de eletrônica industrial.

Ângulo Medido Teórico

21,6° 5,06V 4,96V REFERÊNCIAS

43,2° 4,51V 4,45V [1] Capuano, Francisco e Marino, Maria.

64,8° 3,69V 3,67V Laboratório de Eletricidade e Eletrônica. São
Paulo: Érica, 1995.
86,4° 2,77V 2,72V [2] R. Boylestad, L. Nashelsky, ispositivos
108° 1,84V 1,75V Eletrônicos e Teoria de Circuito, 5ª Edição,
129,6° 0,91V 0,90V Prentice Hall, 1994.
[3] Altera: “Literature Cyclone II Device”,
151,2° 0,29V 0,29V disponível em: http://www.altera.com/literature/lit-
cyc2.jsp, acessado em Julho de 2009.
[4] D. A. Patterson, J. L. Hennessy, Computer
Organization And Design, Third Edition, Elsevier.
[5] Datasheet circuito Integrado 74125, disponível
em:
http://www.datasheetcatalog.com/datasheets_pdf/7/4/1/2/741
25.shtml, acessado em agosto de 2009.
[6] BARBI, I. Eletrônica de Potência. 4ª ed.
Florianópolis: Ed. do autor, 2000.
[7] Datasheet Tiristor BT151-500R, disponível em:
http://www.datasheetcatalog.com/datasheets_pdf/B
/T/1/5/BT151-500R.shtml, acessado em Setembro
Figura 6. Tensão de saída e entrada do de 2009.
retificador projetado.