6

Capítulo

NOTAS DE AULA, REV 3.0 – UVA 2007.2 – FLÁVIO ALENCAR DO RÊGO BARROS

Circuitos Eletrônicos 1

Integrado 555

 Flávio Alencar do Rego Barros

Universidade Veiga de Almeida
E-mail: falencar@predialnet.com.br
UVA 2007 – versão 3 Circuitos Eletrônicos 1

Estas notas de aula se prestam a ajudar o aluno no acompanhamento da matéria,

principalmente reduzindo o esforço de cópia durante as aulas, mas não substitui a
necessidade de ler livros ou outros textos sobre o tema. Sugiro fortemente manter uma
cópia destas notas de aula em papel nas aulas. Neste capítulo 1 veremos o integrado
555. Os guias de laboratório serão usados na cadeira Dispositivos Eletrônicos Aplicados
1 e o aluno deverá levar separadamente as folhas do guia no dia da respectiva
experiência.

Índice:
6.1- Diagrama em Blocos ................................................................................................. 1
Manufaturadores:.......................................................................................................... 3
6.2- Operação Monoestável e Operação Astável.............................................................. 4
Monoestável ................................................................................................................. 4
Astável .......................................................................................................................... 8
6.3- Aplicações ............................................................................................................... 12
Detector de Escuro...................................................................................................... 12
Schmitt-Trigger: ......................................................................................................... 12
Temporizador 10-minutos .......................................................................................... 13
Detector de pulso perdido........................................................................................... 13
6.4- Anexos..................................................................................................................... 14
UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.1

O integrado 555 se tornou um padrão industrial pelo sem número de aplicações

que ele propicia através da combinação de formas de interligar seus pinos a resistores,
capacitores, outros integrados ou dispositivos.

6.1- Diagrama em Blocos

O integrado 555 pode se apresentar na forma de empacotamento V- DIP (Figura
1) ou de empacotamento T – anel metálico (Figura 2).

Seu diagrama em blocos pode ser visto na Figura 3:

Figura 3 – 555 em blocos

Suas características básicas são:

Alimentação (pino 8): entre 5v e 18v
UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.2

Saída (pino 3): até 200mA (para relés, lâmpadas, cargas grandes)
1
Trigger (pino 2): Ativado na borda de descida abaixo de VCC ou
3
VCONTROLE
2
Reset (pino 4): Ativado na borda de descida abaixo de 0.5v. Em
muitas aplicações este pino é ligado a VCC

Sem tensão externa de controle:

2
VTH = V  
3 CC  Comparador sup erior 
VCONTROLE =  
1
VTL = V  
3 CC  Comparador inf erior 
 
(O comparador inferior também é chamado de comparador de trigger)

Com tensão externa de controle:

VCONTROLE = VTH = 2VTL

Lembrando o funcionamento do FF-RS:

2
Sempre que o Limiar (pino 6) exceder VCONTROLE (com VCC ), então COMP1
3
vai a nível alto (vide Figura 4). Portanto, o flip-flop é setado, a sua saída Q vai para
alto, o que satura o transistor de descarga. A saída do 555 é baixa.
UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.3

1
Sempre que o Trigger (pino 2) menor que VTL (com VCC ), então COMP2 vai a
3
nível alto. Portanto, o Flip-Flop é resetado, a sua saída Q vai para baixo, o que corta o
transistor de descarga. A saída do 555 é alta.

Este integrado apresenta-se em duas outras versões:

556 – versão dual, DIP 14 pinos. Só pode fornecer ou drenar 150 mA.
558 – versão quad, DIP 14 pinos.

Manufaturadores:

Manufaturador Type Number Manufaturador Type Number

ECG Phillips ECG955M Harris HA55A

Exar XR-555 National LM1455/LM555C

Fairchild NE555 NTE Sylvania NTE955M

Intersil SE555/NE555 Raytheon RM555/5C555

Lithic Systems LC555 RCA CA555/CA555C

Maxim ICM7555 Sanyo LC755

Motorola MC1455/MC1555 Texas Instrument SN52555/SN72555

Nos anexos desta apostila pode ser encontrado o detalhamento do esquemático do 555 e
descrição de sua pinagem.

O CI 555 apresenta três modos de operação que estudaremos agora:

a) Monoestável (one-shot)
b) Astável (oscilatório)
c) Retardo
Uma combinação destes 3 modos permite projetar grande variedade de aplicações.
UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.4

6.2- Operação Monoestável e Operação Astável

Monoestável
Nesta configuração o integrado se presta a ficar certo tempo (programável) em
um estado instável, depois voltando ao seu estado estável. Assim, ele serve para
temporizações, estas de utilidade generalizada em Eletrônica. Esta configuração é
mostrada na Figura 4.

Figura 4 – 555 configuração monoestável

Entrada: Trigger
VCC
Início: Voltagem abaixo de é sentida pelo comparador Trigger. O acionamento
3
do Trigger é mostrado na Figura 5 e as ligações do circuito na Figura 6.

Figura 5 – Acionamento de trigger

UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.5

A saída vai para alto; o transistor de descarga vai para OFF (antes estava ON) e então C
2
carrega via R com τ = RC. A tensão no capacitor C alcança VCC em 1.1RC:
3
 −t   −t 
  2  
vC (t ) = VCC 1 − e RC . Então VCC = VCC 1 − e RC  ⇒ t = 1.1RC
  3  
   
(tempo do monoestável)

Passado este tempo, o comparador Limiar (Superior) leva a saída para baixo e o
transistor Q fica ON, descarregando C rapidamente.

Passo a passo:
0) (Estado Estável) Na condição inicial do 555, a saída Q = 0, Q = 1 e o transistor
está saturado, portanto, o capacitor C está descarregado, o comparador superior
está com saída 0. Como o trigger não foi ainda acionada, a entrada Trigger (pino
2) está em VCC, portanto, a saída do comparador inferior está em 0.
1) (Início do Estado Instável) Acionando o botão de trigger, o comparador inferior
vai a 1, “setando” o flip-flop (com a volta da entrada de Trigger a VCC a saída do
comparador inferior vai para 0. Portanto a saída vai a alto (Q = 1) e Q vai a
zero, cortando o transistor.
2) O capacitor C vai se carregar através de RA.
2
3) Quando a entrada inversora do comparador superior alcançar VCC este
3
comparador vai para 1 “resetando” o flip-flop. Portanto, Q = 0 (saída volta ao
estado estável) e Q = 1 (transistor volta a saturar). Portanto, voltamos às
condições iniciais, e termina a temporização!

A seguir é apresentado como conectar o 555 para esta configuração.

UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.6

Figura 6 – Conexões monoestável com 555

Exemplos:
1) Calcule R para: C = 100 µF; T = 1 seg; modo monoestável
R: 9.09 KΩ

2) Calcule T para: R = 10 KΩ; C = 10 µF; modo monoestável

R: 11 ms

3) Calcule C para: T = 5 segs; R = 47 KΩ

R: 96.7 µF

Algumas considerações:
a) Para tempos acima de 5 minutos a precisão de temporização diminui
b) Faixa boa para R: [1K – 1MΩ]
c) Com C eletrolítico deve-se usar valor de tensão de isolação do mesmo cinco
vezes maior que a tensão de alimentação. Entre os eletrolíticos, prefira de
tântalo.
UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.7

d) Fazendo RESET por botão – pode ser da mesma forma que fizemos o
acionamento do trigger (vide Figura 4), só que para o pino 4.

Uma aplicação típica de monoestável poderia considerar um acionamento

temporizado (durante o tempo t1) sempre que um certo sinal de entrada passasse por um
certo nível, como ilustrado na Figura 8:

Figura 7 – Timer com 555 - exemplo

É possível obter deste circuito um funcionamento biestável combinando os pinos

de trigger e de reset, em um mecanismo ilustrado na Figura 8:
UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.8

Figura 8 – Biestável usando 555

Astável

Figura 9 – Astável

Entrada: Limiar (e Trigger)

UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.9

Neste tipo de operação a saída ficará variando entre os estados alto e baixo numa
freqüência que será determinada pela rede RC. Nesta montagem ao contrário da anterior
a variação é infinita.
Ao se ligar a alimentação, o capacitor C se carrega até 2/3 da tensão de
alimentação, neste ponto o pino 6 (sensor de nível), percebe este valor e faz com que o
circuito comece a descarregar o capacitor através do pino 7 (pino de descarga). Quando
o valor da tensão no capacitor chegar a 1/3 da tensão de alimentação o pino 2 (Trigger)
percebe e acaba a descarga. O capacitor começa a se carregar novamente.
Na carga a saída do 555 estará em estado alto e na descarga a saída estará em
zero.
Esta situação, carga e descarga, continuará indefinidamente, como mostra a
Figura 10:

Figura 10 – Astável: formas de onda

Internamente ao 555 se passa o seguinte:

Supondo a saída em estado alto teremos na saída barrada do flip-flop o estado zero e na
saída do 555 o estado 1. O transistor estará cortado e o capacitor estará se carregando.
Ao atingir 2/3 da tensão o comparador superior perceberá e em sua saída teremos 1, a
saída barrada do flip-flop passará a 1 fazendo o transistor saturar e começar a descarga,
a saída do 555, pino 3, estará em zero.
O capacitor se descarregará até que a tensão sobre ele atinja 1/3 de Vcc, quando isto
ocorrer a saída do comparador inferior passará para 1 (set), a saída barrada do flip-flop
para zero e a carga do capacitor começará novamente. A saída do 555 estará em 1 perto
de Vcc, e assim sucessivamente.
UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.10

Cálculo da freqüência de saída:

Como a carga do capacitor se dá por RA e RB: τ1 = (RA + RB)C (1)
A descarga se dá via RB: τ2 = RBC (2)
2 1
Uma exponencial genérica variando entre VCC e VCC :
3 3
−t a
2 3
e τ = ⇒ t a = τ ln 
3 2
−tb
2
e τ = ⇒ tb = τ ln (3) ⇒ tb − t a = τ ln 2 (3)
3

Usando (1) em (3): T1 = tb − t a | τ =τ = 0.693( R A + R B )C ..... duração da saída alta

1

Usando (2) em (3): T0 = tb − t a | τ =τ = 0.693R B C ..... duração da saída baixa

0

Portanto, T = T0 + T1 = 0.693(RA + RB)C

Define-se Duty Cycle como:
RA
K=
T R + RB K +1 RB
D= 1 = A = onde
T R A + 2RB K + 2

Para circuitos em que o valor de RA é 100 vezes menores do que RB podemos

0.72
aproximar a freqüência de oscilação para: f = , muito próxima de onda quadrada.
RB C
Perceba, no entanto, que sempre o tempo de carga será maior que o de descarga.

Exemplos:
1) Qual o valor da freqüência para: RA =10K; RB =10K; C=1 µF
R: 48 Hz

2) Qual o valor da freqüência para: RA = 1K; RB = 100K; C =1 µF

R: 7,17 Hz
UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.11

Obs: Ligações práticas do 555 seja como monoestável, seja como astável, usualmente
interligam ainda:
1) Pino 4 (Reset) ligado a VCC, para prevenir reset não desejado.
2) Pino 5 (Controle) derivado para a terra com capacitor de 0.01µF.

Observe ainda que uma pequena modificação da configuração astável permite obter
um Oscilador Controlado pela Tensão, como mostra a Figura 11. Este circuito é às
vezes chamado Conversor de Tensão em Freqüência, pois a tensão de entrada pode
modificar a freqüência de saída. Colocamos o controle da tensão de entrada via um
potenciômetro, mas poderia ser um circuito transistorizado, um amp op ou um circuito
qualquer.

Figura 11 – VCO –oscilador controlado a voltagem

Como Controle está ligado à entrada inversora do comparador superior, a tensão de

2
controle que normalmente é VCC devido ao divisor de tensão interno, agora com o
3
potenciômetro poderemos variar para VCONTROLE no comparador superior e

VCONTROLE
no comparador inferior. Conclusão: teremos diferentes tempos de carga
2
e descarga, conforme a tensão de entrada ajustada.
UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.12

6.3- Aplicações
A título de ilustração, segue alguns circuitos de aplicação usando 555.

Detector de Escuro

Figura 12 – Detector de escuro

Este circuito vai alarmar se fica escuro rapidamente. O LDR é um resistor dependente
de luz e o LS é um autofalante de 8 Ω.

Schmitt-Trigger:

Figura 13 – Schmitt-Trigger

Este circuito “limpa” sinal de entrada ruidoso.

UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.13

Temporizador 10-minutos

Figura 14 – Temporizador 10 minutos

Começa o ciclo pressionando a chave de reset que causa o led verde acender. Após 10
minutos (determinado por R1 = 500K) o led vermelho acende.

Detector de pulso perdido

Figura 15 – Detector de pulso perdido

Se não existe sinal, sinaliza na saída.

UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.14

6.4- Anexos

Detalhamento do esquemático do 555:

Detalhamento da pinagem do 555:

1 (TERRA) – Pino terra é o ponto do dispositivo mais negativo e que é normalmente

conectado à terra do circuito quando operado com fonte de voltagem
positiva.

2 (TRIGGER) – É a entrada do comparador baixo e é usado para setar o flip-flop SR,

que causa a saída ir para alto. Trata-se, neste caso, do início da seqüência
temporal na operação monoestável. O “triggering” é realizado com a
1
transição alto-baixo para um nível de voltagem de V + (ou, em geral,
3
metade da voltagem no pino 5). A ação de “trigar” a entrada é sensitiva
ao nível. Admite-se tanto ondas de baixa freqüência, quanto pulsos para
fontes de “trigger”. O pulso de “trigger” deve ser de duração mais curta
que a constante de tempo determinada pelos R e C externos, pois se este
pino é mantido baixo mais tempo que isto, a saída permanece alta até que
o pino de “trigger” vá novamente a alto. Um cuidado que deve ser
observado com o “trigger” é que não dever ser mantido baixo (menor que
UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.15

1
V + ) mais tempo que o ciclo do temporizador. Se isto acontecer, o
3
“timer” vai “retrigar”, assim, ele estará no modo monoestável maior que
a desejada largura de pulso de saída. A largura de pulso mínima para
“trigger” deve se maior que 1 µseg tipicamente. Um segundo cuidado
com respeito à entrada de “trigger” diz respeito ao tempo de
armazenamento no comparador baixo (COMP2). Esta parte do circuito
pode apresentar retardos de desligamento de vários segundos após o
“triggering”, ou seja, o flip-flop pode ter uma entrada de “trigger” por
este período de tempo após o pulso de “trigger”. Na prática, significa que
o pulso mínimo da saída em monoestável deve ser da ordem de 10 µsegs
para prevenir possível duplo “triggering” devido a este efeito.A faixa de
voltagem que pode ser aplicada com segurança ao pino de “trigger” é
entre V+ e terra.
Uma corrente DC, chamada “corrente de trigger”, deve também fluir
deste terminal em direção ao circuito externo. Esta corrente é tipicamente
500 mA e irá definir o limite superior da resistência possível do pino 2
para a terra. Para uma configuração astável, a V+ = 5 volts, ela é 3 MΩ.
Ela poderá ser maior para maiores valores de V+.

3 (SAÍDA) – A saída do 555 vem de um estágio totem pole de alta corrente feita com
transistores Q20 – Q24. Transistores Q21 e Q22 alimentam cargas tipo
fonte e sua configuração Darlington fornece voltagem de saída no estado
alto por volta de 1.7 volts menor que a fonte V+ usada. Transistor Q24
fornece capacidade de dreno de corrente para cargas estado baixo
referentes a V+ (tais como típicas entradas TTL). Q24 tem uma voltagem
baixa de saturação que o permite interfacear diretamente (com boa
margem de ruído) quando alimentando alguma lógica drenadora de
corrente. Níveis exatos de saturação na saída variam com a fonte de
voltagem. Com V+ de 5 volts, por exemplo, VCESAT é tipicamente 0.25
volts a 5 mA. Operando a 15 volts, todavia, ele pode drenar 200 mA se se
admite um nível baixo de 2 volts (dissipação de potência, neste caso,
deve ser considerado). Nível alto é tipicamente 3.3 volts à V+ = 5 volts;
13.3 volts à V+ = 15 volts. Ambos, “rise” e “fall times” da onda de saída
são rápidas, tipicamente chaveamento de 100 ns. O estado do pino de
saída refletirá sempre o inverso do estado lógico do flip-flop. Para
“triggar” a saída para uma condição alta, a entrada de “trigger” é
momentaneamente colocada de um nível mais alto para um mais baixo.
Isto ocasiona o flip-flop ser setado e a saída ir para alto. Atuação do
comparador baixo é a única maneira na qual a saída pode ser colocada no
estado alto. A saída pode retornar ao estado baixo através do Limiar
(pino 6) ir de um nível mais baixo para um mais alto, o que reseta o flip-
flop. Da mesma forma, a saída pode ser levada a zero levando Reset
(pino 4) ao estado baixo.

4 (RESET) – Este pino é usado para resetar o flip-flop e colocar a saída no estado
baixo. O nível limiar de voltagem reset é 0.7v, e a corrente drenada é de
0.1 mA. Estes níveis são relativamente independentes do nível de
UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.16

operação de V+; assim, a entrada de Reset é TTL compatível para

qualquer fonte de alimentação. A entrada Reset é uma função de
sobreposição, ou seja, ela força a saída para um estado baixo
independentemente dos estados das outras entradas. Assim, ela pode ser
usada para terminar um pulso de saída prematuro, barrar oscilações on-
off, etc. O tempo de retardo do reset para a saída é de 0.5 µsegs, e o pulso
mínimo de reset é de 0.5 µsegs (pode variar de fabricante a fabricante).
Se não usado, é recomendado ligar Reset a V+, para prevenir falso reset.

2
5 (CONTROLE) – Este pino permite acesso direto ao divisor de voltagem V + , nível
3
de referência do comparador superior. Ele permite também acesso
indireto ao comparador inferior através do divisor de tensão 2 : 1 (R8 –
R9) deste ponto até a referência de entrada do comparador inferior, Q13.
O uso deste terminal é opção do usuário, mas ele oferece extrema
flexibilidade na modificação do período de temporização, reset do
temporizador, etc. Quando o timer 555 é usado no modo controlado a
voltagem, sua operação varia de por volta de 1 volt menor que V+ até 2
volts da terra. Aplicando voltagem a este pino, é possível controlar a
largura do pulso de saída independentemente de RC. Quando ele é usado
no modo astável, ele produzirá uma saída modulada em freqüência (FM).
Se não usar este pino, é recomendado ele ser “bypassado” para a terra,
com um capacitor de por volta de 10 nF para imunidade a ruído, dado
que ele é uma entrada de comparador. Um pequeno capacitor de
cerâmica pode eliminar falso “triggering”.

6 (LIMIAR) – É uma entrada do comparador superior (pino 5, a outra) e é usado para

resetar o flip-flop, o que causa a saída ir para baixo. Realizar reset via
este pino é feito levando-o transicionar de baixo para acima de um nível
2
de voltagem V + (que é a voltagem do pino 5). A ação do pino Limiar
3
é sensível ao nível, permitindo ondas de baixa freqüência. A faixa de
voltagens que pode ser aplicada com segurança vai de V+ a terra. Uma
corrente DC chamada “corrente limiar” deve fluir deste pino até o
circuito externo e é tipicamente de 0.1 µA. Ela define o limite superior de
resistência total admissível do pino 6 para V+. Se V+ = 5 volts, esta
resistência é 16 MΩ. Para 15 volts, o valor máximo é 20 MΩ.

7 (DESCARGA) – Este pino é conectado ao “coletor aberto” do transistor npn (Q14),

cujo emissor vai para terra, tal que, quando o transistor está ON, ele
estará “curtado” para a terra. Normalmente o capacitor de temporização é
conectado entre pino 7 e terra, e é descarregado quando o transistor está
ON. O estado de condição deste transistor é idêntico temporalmente ao
estágio de saída: ele está ON (baixa resistência para a terra) quando a
saída é baixa, e OFF (alta resistência para a terra) quando a saída é alta.
Tanto no modo monoestável quanto no astável, este transistor é usado
para grampear os nós apropriados da rede de temporização para a terra. A
voltagem de saturação é tipicamente abaixo de 100 mV para correntes de
UVA 2007 – versão 2 Circuitos Eletrônicos 1 Pg.17

5 mA ou menos, e a corrente de fuga do estado OFF é por volta de 20nA.

Em certas aplicações, esta saída em coletor aberto pode ser usada como
um terminal de saída auxiliar, com capacidade de drenagem de corrente
similar ao pino 3 (saída).

8 (V+) – VCC. Varia de +4.5 v a 16 v, e é especificada para operação [5 – 15v]. A

sensibilidade do intervalo de tempo para mudanças na fonte é baixa,
0.1% por volt. Existem dispositivos especiais e militares que operam até
18 volts.