Departamento de Ingeniera Elctrica, Electrnica, Automtica y Comunicaciones C

APUNTES DE TEORA
SISTEMAS DIGITALES TECNOLOGA DE COMPUTADORES
INGENIERA TCNICA INFORMTICA DE GESTIN INGENIERA TCNICA INFORMTICA DE SISTEMAS
JUAN RDENAS GARCA MIGUEL MARTNEZ INIESTA

TC / SISTEMAS DIGITALES
TEMARIO
UNIDAD TEMTICA 1 : CONCEPTOS PREVIOS. LGICA COMBINACIONAL
1 2 3 4 5 6 INTRODUCCIN A LOS SISTEMAS DIGITALES SISTEMAS DE NUMERACIN CODIFICACIN DE LA INFORMACIN LGEBRA DE BOOLE SIMPLIFICACIN DE FUNCIONES BOOLEANAS INTRODUCCIN A LA CARACTERIZACIN Y TECNOLOGAS DE CIRCUITOS DIGITALES INTEGRADOS

UNIDAD TEMTICA 2 : SISTEMAS COMBINACIONALES

7 8 ANLISIS Y SNTESIS DE SISTEMAS COMBINACIONALES SISTEMAS COMBINACIONALES ARITMTICOS

UNIDAD TEMTICA 3 : SISTEMAS SECUENCIALES

9 10 SISTEMAS SECUENCIALES. BIESTABLES SECUENCIALES SISTEMAS SECUENCIALES SNCRONOS. REGISTROS Y CONTADORES

UNIDAD TEMTICA 4 : INTRODUCCIN A LOS DISPOSITIVOS VLSI

11 MEMORIAS. CIRCUITOS LGICOS PROGRAMABLES

UNIDAD TEMTICA 1. CONCEPTOS PREVIOS. LGICA COMBINACIONAL

TEMA 1: INTRODUCCIN A LOS SISTEMAS DIGITALES 1.1 1.2 1.3 1.4 Prerrequisitos. Objetivos. Breve introduccin. Conceptos generales sobre sistemas. Subsistemas. Concepto de anlisis y diseo. Sistemas analgicos y digitales. 1.4.1 141 Magnitud, seal y variable. M it d l i bl 1.4.2 Digitalizacin. 1.4.3 Niveles lgicos. 1.4.4 Ventajas e inconvenientes de los sistemas digitales.

UNIDAD TEMTICA 1. CONCEPTOS PREVIOS. LGICA COMBINACIONAL

TEMA 2: SISTEMAS DE NUMERACIN 2.1 2.2 2.3 Prerrequisitos. Objetivos. Breve introduccin. Definicin de sistema de numeracin. Sistemas basados en la representacin posicional. 2.3.1 Sistema binario. 2.3.2 232 Sistema octal. Si t t l 2.3.3 Sistema hexadecimal. Representacin de los nmeros enteros. p 2.4.1 Valor absoluto y signo. 2.4.2 Complemento a la base. Complemento a dos. Operaciones con nmeros en complemento a dos. l t d 2.4.3 Complemento a la base menos uno. Complemento a uno. Operaciones con nmeros en complemento a uno. p p Representacin de los nmeros fraccionarios. 2.5.1 Coma fija. 2.5.2 252 Coma fl t t C flotante.
4

2.4

2.5

UNIDAD TEMTICA 1. CONCEPTOS PREVIOS. LGICA COMBINACIONAL

TEMA 3: CODIFICACIN DE LA INFORMACIN 3.1 Prerrequisitos. Objetivos. Breve introduccin. q j 3.2 Definicin de informacin. Su medida. El bit. 3.3 Definicin de cdigo. 3.4 34 Cdigos binarios Caractersticas: densos continuos y binarios. densos, cclicos. cclicos Pesados y no pesados. Autocomplementarios. 3.4.1 Binario natural. 3.4.2 Continuos y cclicos: Gray y Johnson. 3.4.3 Cdigos decimales codificados en binario (BCD). 3.5 35 Cdigos alfanumricos: ASCII y EBCDIC EBCDIC. 3.6 Cdigos detectores y correctores de error. Caractersticas generales.

UNIDAD TEMTICA 1. CONCEPTOS PREVIOS. LGICA COMBINACIONAL

TEMA 4: LGEBRA DE BOOLE 4.1 4.2 4.3 43 4.4 4.5 Prerrequisitos. Objetivos. Breve introduccin. Fundamentos y definiciones. Postulados y teoremas. teoremas Aplicacin a los circuitos digitales. lgebra de conmutacin. Variables booleanas. Funciones booleanas: 4.5.1 Definicin. 4.5.2 452 Formas de representacin: 4.5.2.1 Algebraica. 4.5.2.2 Tablas de verdad. 4.5.2.3 Formas cannicas y normalizadas. Teorema de expansin de Shannon. 4.5.3 453 Funciones lgicas bsicas. Introduccin a las bsicas puertas lgicas bsicas. 4.5.4 Conjuntos funcionalmente completos. Suficiencia de la funcin NAND y NOR.

UNIDAD TEMTICA 1. CONCEPTOS PREVIOS. LGICA COMBINACIONAL

TEMA 5: SIMPLIFICACIN DE FUNCIONES BOOLEANAS Prerrequisitos. Objetivos. Breve introduccin. Funciones equivalentes. Introduccin terica a la simplificacin de funciones. 5.3.1 Teoremas. 5.3.2 Implicado de una funcin. 5.3.3 Implicado primo de una funcin. 5.3.4 Implicado primo esencial de una funcin. 5.4 Mtodo de simplificacin de Karnaugh. Funcin mnima de productos. 5.5 Funciones incompletas. Simplificacin. 5.1 5.2 5.3

en suma

UNIDAD TEMTICA 1. CONCEPTOS PREVIOS. LGICA COMBINACIONAL

TEMA 6: INTRODUCCIN A LA CARACTERIZACIN Y TECNOLOGAS DE CIRCUITOS DIGITALES INTEGRADOS 6.1 6.2 Prerrequisitos. Objetivos. Breve introduccin. q j Caractersticas generales de los circuitos integrados 6.2.1 Curva de transferencia. 6.2.2 622 Caractersticas de entrada - salida. C t ti d t d lid 6.2.3 Cargabilidad. 6.2.4 Mrgenes de ruido. g 6.2.5 Consumo. 6.2.6 Caractersticas en conmutacin. 6.2.7 627 Producto P d t consumo x ti tiempo de propagacin. d i Niveles de integracin. digitales.

6.3

UNIDAD TEMTICA 2: SISTEMAS COMBINACIONALES

TEMA 7: ANLISIS Y SNTESIS DE SISTEMAS COMBINACIONALES 7.1 Prerrequisitos. Objetivos. Breve introduccin. 7.2 72 Definicin d i t D fi i i de sistema combinacional. Configuracin a bi i l C fi i puertas lgicas. 7.3 Anlisis de circuitos combinacionales. 7.4 Sntesis de circuitos combinacionales. 7.5 Circuitos MSI ms comunes: 7.5.1 751 Codificadores. C difi d 7.5.2 Decodificadores. Implementacin de funciones. 7.5.3 Multiplexores. p 7.5.5 Demultiplexores. 7.5.6 Comparadores. Asociacin serie. partir de ti d

UNIDAD TEMTICA 2: SISTEMAS COMBINACIONALES

TEMA 8: SISTEMAS COMBINACIONALES ARITMTICOS 8.1 8.2 Prerrequisitos. Objetivos. Breve introduccin. Sumadores binarios: 8.2.1 821 Semisumador. S i d 8.2.2 Sumador total. 8.2.3 Sumador paralelo con acarreo serie. p 8.2.4 Sumador paralelo con arrastre paralelo. Generador de acarreos. 8.2.5 825 Soluciones mixtas para grandes palabras. S l i i t d l b 8.2.5.1 Acarreo serie entre grupos de cuatro bits. 8.2.5.2 Acarreo paralelo entre g p de cuatro bits. p grupos Circuitos sumadores/restadores: 8.3.1 En complemento a uno. 8.3.2 832 En E complemento a dos. l t d Unidad Aritmtico-Lgica (ALU) combinacional: 8.4.1 Conexin con acarreo serie y en paralelo. p
10

8.3 8.4

UNIDAD TEMTICA 3: SISTEMAS SECUENCIALES TEMA 9: SISTEMAS SECUENCIALES. BIESTABLES 9.1 Prerrequisitos. Objetivos. Breve introduccin. 9.2 Elementos de memoria: Biestables. 9.2.1 Clasificacin: lgica de disparo, tipo de disparo. 9.2.2 Elemento bsico de memoria: el biestable RS. 9.2.2.1 Biestable RS con puertas NOR. Cronograma. 9.2.2.2 9 2 2 2 Biestable RS con puertas NAND Cronograma NAND. Cronograma. 9.2.3 Biestables sncronos. 9.2.3.1 Ventajas. 9.2.3.2 Sincronismo por nivel. 9 2 3 2 Si i i l 9.2.3.3 Sincronismo por flanco. 9.2.3.3.1 Biestable Master-Slave. 9.2.3.3.2 Biestable disparado por flanco. 9.2.3.3.3 Biestable Master-Slave con cierre de datos. 9.2.3.4 Biestables sncronos con entradas asncronas. 9.2.4 Conversiones entre lgicas de disparo. 9.2.4.1 Biestable JK. 9.2.4.2 9 2 4 2 Biestable T. T 9.2.4.3 Biestable D. 9.2.5 Parmetros caractersticos de los biestables: tiempo de establecimiento, de mantenimiento, frecuencia mxima, etc. t bl i i t d t i i t f i i t 11 9.2.6 Aplicaciones de los biestables.

UNIDAD TEMTICA 3: SISTEMAS SECUENCIALES

TEMA 10:SISTEMAS SECUENCIALES SNCRONOS. REGISTROS Y CONTADORES 10.1 Prerrequisitos. Objetivos. Breve introduccin. 10.2 Definicin formal de sistema secuencial 10.2.1 Estructura. 10.2.2 Estados. 10.2.3 Funcin de salida. 10.2.4 Funcin de transicin de estados. 10.3 Estructuras de Moore y Mealy. 10.4 Registros de desplazamiento. 10.4.1 Entrada 10 4 1 E t d serie/Salida serie. i /S lid i 10.4.2 Transferencia serie-paralelo. 10.4.3 Entrada paralelo/Salida serie. 10.4.4 10 4 4 Registro universal de desplazamiento. desplazamiento 10.5 Aplicaciones de los registros. 10.6 Contadores. 10.6.1 10 6 1 Contadores asncronos: 10.6.1.1 Caractersticas generales. 10.6.1.2 Contadores asncronos de mdulo N. Contador de dcadas. 10.6.1.3 Contadores asncronos reversibles. 10.6.2 Contadores sncronos: 10.6.2.1 Caractersticas generales. 10.6.2.2 Contadores sncronos mdulo N. Contadores de dcadas. Antilock-out. 10.6.2.3 Contadores reversibles.
12

UNIDAD TEMTICA 4: INTRODUCCIN A LOS DISPOSITIVOS VLSI

TEMA 11: MEMORIAS. CIRCUITOS LGICOS PROGRAMABLES 11.1 11 1 11.2 11.3 11.4 11 4 11.5 11.6 11.7 11.8 Prerrequisitos. Objetivos Prerrequisitos Objetivos. Breve introduccin. introduccin Parmetros fundamentales de las memorias. Clasificaciones. Estructura general de una memoria RAM semiconductora. g 11.3.1 Estructura en dos dimensiones. 11.3.2 Estructura en tres dimensiones. Memorias RAM de slo lect ra (ROM) lectura (ROM). 11.4.1 Tipos. 11.4.2 Aplicaciones. p Memorias RAM de lectura y escritura. 11.5.1 Tipos. 11.5.2 Aplicaciones. 11 5 2 Aplicaciones Seales de control. Caractersticas de conmutacin. Diseo de circuitos con memorias ROM. Dispositivos lgicos programables. 11.8.1 Estructura. 11.8.2 Extensin entradas prod ctos salidas 11 8 2 E tensin de entradas, productos y salidas. 11.8.3 Introduccin al diseo con PLD.

13

TEMA 1 INTRODUCCIN A LOS SISTEMAS DIGITALES

14

15

Seal Analgica
v

Una l transporta i f U seal t t informacin i analgica si el modelo matemtico que la describe es una funcin continua. La informacin la proporciona el valor que t l toma l seal en cada la l d instante. Una misma seal puede transportar tanto informacin analgica como digital digital. Una seal transporta informacin digital si el modelo matemtico que la describe es una funcin discreta. En la prctica dos niveles elctricos elctricos. La informacin se codifica mediante el nmero de pulsos (cambios de nivel), su anchura, frecuencia, etc.
16

Seal Digital
v

Seal Analgica
v

MAGNITUDES FSICAS
t

DIGITALIZACIN Seal Digital

v v
5 4 3

t 00110100 0 10 1 t1 t2 t3

3
t1

4
t2

5
t3
17

VARIABLE BINARIA: Variable digital con dos valores posibles (simbolizados por 0 y 1) Representa la informacin en los sistemas digitales En los sistemas reales las variables digitales se materializan en magnitudes analgicas, generalmente tensiones Seal digital binaria, ideal y real:

18

19

20

ELECTRNICA DIGITAL
Seal analgica de entrada Seal Seal digital de digital de entrada Procesamiento salida Conversin Conversin digital A/D D/A Seal analgica de salida

Software

Operaciones aritmticas Contadores Microprocesadores Memorias ...

21

22

TEMA 2 SISTEMAS DE NUMERACIN

23

SISTEMAS DE NUMERACIN
Un sistema de numeracin en base b (b>1) utiliza para representar los nmeros un ( ) p p alfabeto formado por el 0 y b-1 smbolos : Un nmero real N, de p dgitos enteros y q dgitos fraccionarios se representa en la base b: (N)b= ap-1bp-1+ ap-2bp-2+...+a1b1+a0b0+ a-1b-1+...+ a-qb-q Forma abreviada: (N)b = (ap-1ap-2...a1a0a-1...a-q)b 0 ai < b ; b=base

Un nmero se representa por un conjunto de cifras (ai). Cada una de ellas contribuye con un valor que depende de su propio valor y su posicin Ejemplos: Base 2 Alf b t {0 1} (1011 1)2=123+ 0 22+121+120+12-1 B 2. Alfabeto {0,1} (1011,1) 1 2 02 1 2 1 2 1 2 1 Base 4. Alfabeto {0,1,2,3} (203,12)4=242+ 041+340+14-1+24-2 Base 10. Alfabeto {0,1,2,3,4,...,7,8,9} (97,12)10=9101+7100+110-1+210-2 Cuanto mayor sea la base, menos dgitos sern necesarios para representar una cantidad. Rango de representacin: el mayor nmero que se puede representar en una base b con n dgitos es : bn - 1
24

CONVERSION ENTRE BASES (b1b2) 1 b1<b2:

(N)b1= ap-1b1p-1+ ap-2b1p-2+...+a1b11+a0b10+ a-1b1-1+...+ a-qb1-q =(N)b2

Operando en la base b2 Ejemplo conversin base 8 a 10: (327,5) 3 8 2 8 78 58 1 (215 625) (327 5)8=382+ 281+ 7 80+ 5 8-1=(215,625)10

25

CONVERSION ENTRE BASES (b1b2) 2 b1>b2:

(N)b1= (ap-1b2p-1+ ap-2b2p-2+...+a1b21+a0b20+ a-1b2-1+...+ a-qb2-q)b2
1 Parte entera: ( ) (N)b1 ap-1b2p-1+ ap-2b2p-2+...+a1b21+a0b20 p1 p2 = b2 b2

ai?

= ap-1b2p-2+ ap-2b2p-3+...+a1b20 ; a0 2 Parte fraccionaria:

q b2(N) b1 = (a-1b2-1+a-2b2-2+ + a-qb2-q) b2 = +...+

1 1 a-1 ; = a-2b2-1+...+ a-qb2-q+1

26

EJEMPLO DE CONVERSIN ENTRE BASES:

27

28

SISTEMA BINARIO
Los pesos de los dgitos binarios a0 , a1 , a2 , a3 , a4 an son respectivamente en decimal : 1 , 2 , 4 , 8 , 16 2n
1 1 0 1 1 0 1 26 25 24 23 22 21 20

64 32 0 8 4 0 1

109
- Rango de representacin: con n dgitos binarios se pueden representar (considerando un nmero entero sin signo) todos los enteros cuya magnitud est comprendida en el rango 0 N 2n -1 29

30

31

Si el resultado es mayor que 2n -1, sern necesarios n+1 dgitos OVERFLOW

32

REPRESENTACIN DE NMEROS ENTEROS CON SIGNO

Sistema Signo Magnitud:

Se aade el dgito de signo 0/1 a la izquierda del nmero natural para formar el nmero positivo / negativo Ejemplos: (01101)SM +13 (11101)SM -13

Operaciones de suma y resta se rigen por reglas distintas Circuitos distintos para la suma y la resta El rango de representacin con n dgitos va desde ( 2n-1 -1) hasta + ( 2n-1 -1) Desbordamiento (overflow) :Si el resultado de una suma/resta (con palabras de n dgitos) supera +2n-1-1 / -(2n-1-1) 1 (2 1)

33

SISTEMA SIGNO MAGNITUD:

34

COMPLEMENTOS:
Transformaciones en la representacin de los nmeros para poder convertir las resta en sumas y simplificar la circuitera aritmtica

COMPLEMENTO A LA BASE (COMPLEMENTO A 2)

Para un nmero positivo X con n dgitos en su parte entera: bn-X ; 0 si X=0 X X 0 Representacin: b(X) El complemento del complemento deja el nmero en su forma original: bn-(bn-X)=X En la base 2: 2n-X ; 0 si X=0 . Forma prctica: De derecha a izquierda el nmero se deja igual hasta el primer uno inclusive, a continuacin se invierten los dems dgitos. Se invierten todos los dgitos y se suma 1. Ejemplo: (1001)2 24-9=7 2(0111)

35

COMPLEMENTO A 2:

Diferencia entre 2(A) y (A)CD El rango de representacin con n dgitos va desde ( 2n-1) hasta + ( 2n-1 -1)

36

ARITMTICA EN COMPLEMENTO A 2:
Se unifican las sumas y las restas al considerar estas como la suma de un nmero negativo (complementado a dos): Resta A - B = A + (2n B) = 2n + (A B) Podemos distinguir los siguientes casos: 1 A + B Resultado > 2n-1-1 OVERFLOW As y Bs =0 ; Signo resultado =1

2 2 A B: |A| |B|, el resultado (R= A-B) ser positivo: 2n ser una acarreo que despreciaremos A + (2n B) =2n+R Ejemplo: (01101)CD- (01001)CD: 01101 (13) 10111 (-9) 100100 (4) Acarreo que se desprecia

37

ARITMTICA EN COMPLEMENTO A 2:
2 A B: |A| < |B|, el resultado (R= A-B) ser negativo: A + (2n B) =2n- R 2 El resultado est en complemento a d l d l dos Ejemplo: (01001)CD- (01101)CD: 01001 10011 11100 (9) (-13) (-4)

3 -A B: (2n - A) + (2n B) =2n + 2n- R g ( ) Obtendremos un nmero negativo 2n-(A+B) y un acarreo (2n) que despreciaremos Ejemplo: (11010)CD + (11011)CD:

Resultado < -2n-1 OVERFLOW As y Bs =1 ; Signo resultado =0 1 0

11010 (-6) ( 6) 11011 (-5) 110101 (-11) Acarreo que se desprecia

En complemento a 2 siempre que se produce un acarreo, se desprecia. El problema del overflow se solventa aumentando el formato de operandos y resultado 38

ARITMTICA EN COMPLEMENTO A 2:

Multiplicacin por una potencia de la base:

Para multiplicar un nmero por 2n se desplazan a la izquierda (desplazamiento aritmtico) sus dgitos tantas posiciones como indique el exponente y se aaden ceros por l d t d la derecha. h Ejemplo: (1101)CD 23=(1101000)CD OVERFLOW

Divisin por una potencia de la base:

Para dividir un nmero por 2n se desplazan a la derecha (desplazamiento aritmtico) sus d it it ti ) dgitos t t tantas posiciones como i di i i indique el exponente l t (perdindose los bits de menor peso) y se aaden bits de signo por la izquierda. Ejemplo: (1101001)CD/23=(1111101)CD=(1101)CD TRUNCAMIENTO
39

COMPLEMENTO A LA BASE MENOS 1 (COMPLEMENTO A 1)

Para un nmero positivo X en base b con una parte entera de n dgitos y una p parte fraccionaria de m dgitos: bn-b-m-X ; (numeros enteros) bn-1-X g ( ) Representacin: b-1(X) El complemento del complemento deja el nmero en su forma original: bn-1-(bn-1-X)=X Para enteros en la base 2: Forma prctica: Se invierten todos los dgitos. 2n-1-X ; Ejemplo: (1001)2 24-1-9=6 1(0110)

40

COMPLEMENTO A 1:

Diferencia entre 1(A) y (A)CU El rango de representacin con n dgitos va desde ( 2n-1-1) hasta + ( 2n-1 -1)

41

ARITMTICA EN COMPLEMENTO A 1:
Se unifican las sumas y las restas al considerar estas como la suma de un nmero negativo (complementado a uno): Resta A - B = A + (2n 1 - B) = 2n + (A B) - 1 Podemos distinguir los siguientes casos: 1 A + B Resultado > 2n-1-1 OVERFLOW As y Bs =0 ; Signo resultado =1

2 2 A B: |A| |B|, el resultado (R= A-B) ser positivo: A + (2n 1-B) =2n-1+R 2n ser una acarreo que despreciaremos y el resultado estar decrementado en uno. uno Ejemplo: (01101)CU- (01001)CU: 01101 10110 100011 1 00100 (13) ( 9) (-9) (3) (4)
42

ARITMTICA EN COMPLEMENTO A 1:
2 A B: |A| < |B|, el resultado (R= A-B) ser negativo: A + (2n 1 - B) =2n- 1 R El resultado estar en complemento a uno 2 l d l Ejemplo: (01001)CU- (01101)CU: 01001 10010 11011 (9) (-13) (-4)

Resultado < -(2n-1-1)

OVERFLOW
As y Bs =1 ; Signo resultado =0

3 -A B: (2n 1- A) + (2n 1 -B) =2n -1+ 2n-1- R Obtendremos un nmero negativo 2n-1-(A+B), un acarreo (2n) y el resultado decrementado en uno. l l d d d Ejemplo: (11001)CU + (11010)CU: 11001 (-6) 11010 (-5) 110011 (-12) 1 10100 ( 11) (-11)

En complemento a 1 siempre que se produce un acarreo, se suma 1 al resultado. El problema del overflow (desbordamiento) se solventa aumentando el formato de operandos y resultado
43

ARITMTICA EN COMPLEMENTO A 1:

Multiplicacin por una potencia de la base:

Para multiplicar un nmero por 2n se desplazan a la izquierda (desplazamiento aritmtico) sus dgitos tantas posiciones como indique el exponente y se aaden d it i t d dgitos iguales al d signo por l d l l de i la derecha. h Ejemplo: (1101)CU 23=(1101111)CU OVERFLOW

Divisin por una potencia de la base:

Para dividir un nmero por 2n se desplazan a la derecha (desplazamiento aritmtico) sus d it it ti ) dgitos t t tantas posiciones como i di i i indique el exponente l t (perdindose los bits de menor peso) y se aaden bits de signo por la izquierda. Ejemplo: (1101001)CU/23=(1111101)CU=(1101)CU TRUNCAMIENTO
44

45

REPRESENTACIN DE LOS NMEROS FRACCIONARIOS

Coma Fij C Fija: La coma est colocada en una posicin fija. Coma Flotante (notacin cientfica):

S M B E Ejemplo: 3,4 103 ; 1 010,011 210

E Exponente (rango) B Base a t sa (precisin) M Mantisa (p ec s ) S Signo

46

REPRESENTACIN DE LOS NMEROS FRACCIONARIOS

(0.1 |M| < 1)

47

REPRESENTACIN DE LOS NMEROS FRACCIONARIOS

EJEMPLO :

Algunos casos especiales: Cero: secuencia de 32 ceros E=255: Infinito (por ejemplo un divisin por cero) Rango de representacin: Hasta 3,4 1038 (frente a 2,1 109 de la coma fija con 32 bits)
48

TEMA 3 CODIFICACIN DE LA INFORMACIN

49

Si utilizamos la base 2 y P(E)=1/2 ( ) IAPORTADA=log2[1/(1/2)]=log22=1 bit (BInary UniT) BIT: BIT cantidad d tid d de i f informacin obtenida al i bt id l especificar una de dos alternativas igualmente probables.

50

DEFINICIN DE CDIGO
F={F1,F2,F3,...,Fq} C {C C={C1,C2.C3...,Cr}: CDIGO: Fi Alfabeto Fuente Alfabeto Cdigo CiCjCk...Cm
Correspondencia que asigna a cada smbolo Fi de F una secuencia de smbolos de algn otro alfabeto C

Secuencia de smbolos de C: Palabra Cdigo Nmero d smbolos que contiene cada palabra N de b l ti d l b cdigo: Longitud de palabra Nmero de smbolos del alfabeto cdigo: Base Nmero del Cdigo Informacin aportada por una palabra cdigo d l I f i t d l b di de longitud N y b it d base 2 2: IAPORTADA=log2[1/(1/2N)]=log2(2N)=N bits Una palabra (de 2N) de N dgitos binarios aporta una informacin de N bits Byte 8 bits
51

CDIGOS BCD (BINARY CODED DECIMAL)

Ejemplo: (625)10 = ( 0110 0010 0101)BCD (625)10 = ( 1100 0010 1011)BCD AIKEN

Cdigo AUTOCOMPLEMENTARIO: La palabra cdigo del dgito N es el complemento a 1 de la palabra asignada a 9-N (en un cdigo pesado autocomplementario la suma de sus pesos es 9) Informacin aportada por un dgito BCD: IAPORTADA=log2[1/(1/10)]=log2(10)=3,322 bits
52

CDIGO GRAY

53

54

55

56

DETECCIN DE ERRORES
Para que en un cdigo se puedan detectar errores en un bit su distancia mnima ha de superior a 1. La distancia mnima para detectar errores en N bits: dm=N+1 Se puede aumentar la distancia mnima de un cdigo aadiendo informacin redundante. redundante Por ejemplo aadiendo un bit de paridad: Binario Natural Bi i N t l A2 A1 A0 000 001 010 011 100 101 110 111 Bit de paridad par 0 1 1 0 1 0 0 1
57

-Para poder detectar errores en N bi es necesario un cdigo P d d bits i di de distancia N+1 -Para poder corregir errores en N bi es necesario un cdigo P d i bits i di de distancia superior o igual a 2N+1
58

TEMA 4 ALGEBRA DE BOOLE

59

60

De estos postulados se derivan una serie de propiedades para el Algebra de Boole, tiles para tratar las expresiones algebraicas booleanas.
61

(Teorema de dualidad)

62

63

Tabla de verdad de la operacin + , y

Herramienta matemtica que utilizaremos q en el anlisis y sntesis de circuitos digitales

64

65

Proporciona el valor de una expresin para cada una de las combinaciones posibles de los valores de sus variables

66

TERMINO CANNICO Es todo producto o suma de literales en el que aparecen todas las variables de la funcin, afirmadas o negadas.

67

Proporciona un mtodo para pasar de la tabla i de verdad a una expresin algebraica

Este E t proceso se puede repetir para todas las variables d ti t d l i bl forma cannica de la funcin

68

69

FORMA CANNICA EN SUMA DE PRODUCTOS

Para obtener la expresin cannica en suma de productos se suman todos los trminos mi (minitrminos) para los que la funcin (ai) toma el valor 1 (tomando unos o por unos). Cada uno de estos trminos mi es un producto de literales en el que las variables que toman el valor 1 aparecen en forma directa y las que toman el valor 0 en forma complementada.

70

FORMA CANNICA EN PRODUCTO DE SUMAS

Para obtener la expresin cannica en producto de sumas se multiplican todos los trminos Mr-i (maxitrminos) para los que la funcin (ai) toma el valor 0 (tomando ceros o por ceros). Cada uno de estos trminos Mr-i es una suma de literales en el que las variables que toman el valor 0 aparecen en forma directa y las que toman el valor 1 en forma complementada.

71

EJEMPLO
X 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Y 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Z 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 W 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0

SUMA DE PRODUCTOS

F(x,y,z,w) = (xyzw) + (xyzw) + ( y (xyzw) + (xyzw) + (xyzw) + ) ( y ) ( y ) (xyzw) + (xyzw) + (xyzw) = = 4 (1 , 2 , 4 , 7 , 8 , 11 , 13 , 14) F(x,y,z,w) = (x+y+z+w) (x+y+z+w) (x y z w) (x y z w ) (x+y+z+w) (x+y+z+w) (x+y +z+w) (x+y+z+w) (x+y+z+w) ) ( y ) ( y ) (x+y+z+w) = = 4 (15 , 12 , 10 , 9 , 6 , 5 , 3 , 0) ( )
PRODUCTO DE SUMAS

72

EXPRESIONES NORMALIZADAS Las expresiones algebraicas en suma de productos o productos de sumas en las que no todos los trminos son cannicos reciben el nombre de normalizadas. En una expresin algebraica normalizada, no pueden coexistir trminos suma y trminos producto: Si : F(x,y,z) = xy + xyz No : G(x,y,z) = (xy + z)(xy+ z) En la normalizacin deberemos aplicar la propiedad di t ib ti i d d distributiva para d desarrollar l ll los parntesis y las dems propiedades para simplificar los trminos resultantes. G(x,y,z) = (xy + z)(xy+ z) = xyxy+ xyz + zxy+ zz = 0 + xyz + xyz + z = xyz + xyz + z
73

EXPRESIONES NORMALIZADAS A partir d l f ti de la forma normalizada, el procedimiento para li d l di i t pasar a la forma cannica consiste en multiplicar cada producto no cannico por la variable que le falta ms ella misma negada (x + x = 1), y sumar a cada suma la variable que le falta por ella misma negada (x x = 0) Si x 0). falta ms de una variable el proceso se repite varias veces. Ejemplo : F(x,y,z) = xy + xy z = xy(z+z) + xy z= = (distributiva de sobre +) = xyz + xyz+xyz ) xyz x yz
Las formas normalizadas son una simplificacin de las formas cannicas
74

FORMA CANNICA EN SUMA DE PRODUCTOS

Algunas de estas funciones puede ser representadas definiendo gu as u c o es pueden se ep ese tadas de e do nuevos operadores binarios basados en los operadores primarios del Algebra de Boole : + , y
75

76

PUERTAS LGICAS BSICAS

77

PUERTAS LGICAS BSICAS

78

CONJUNTO FUNCIONALMENTE COMPLETO Aquel que permite expresar cualquier funcin lgica mediante operadores de este conjunto:

[+,,] [+,] [,] NAND NOR

x y = ( x + y ) x + y = ( x y ) )

79

CONJUNTOS FUNCIONALMENTE COMPLETOS

NAND NOR

80

CONJUNTOS FUNCIONALMENTE COMPLETOS

NAND NOR

81

Al ser las operaciones + y conmutativas y asociativas, pueden l i t ti i ti d expandirse a mas de dos entradas fcilmente

82

IMPLEMENTACIN DE FUNCIONES LGICAS

Es posible implementar con puertas lgicas cualquier funcin booleana

83

TEMA 5
SIMPLIFICACIN DE FUNCIONES BOOLEANAS

84

85

86

87

88

89

(1) Una expresin irreducible no es necesariamente mnima (2), (3) La expresin mnima para una funcin no es siempre nica Mtodo poco sistemtico no asegura un resultado sistemtico, ptimo y se complica al aumentar el nmero de variables.
90

PROPIEDADES DE LAS FUNCIONES MINIMAS

DEFINICION: Sean F(X1,X2,X3,...,XN) y G(X1,X2,X3,...,XN) d DEFINICION S X X X X X X dos funciones booleanas. Se dice que F cubre a G, y se representa por F G, si siempre que G toma el valor lgico p p , p q g 1, F tambin lo toma. DEFINICION: Sea F(X1,X2,...,XN) una funcin booleana y H(X1, X2,...,XN) un producto de literales. Si F cubre a H, se dice que H implica a F o bien que H es un implicado de F y F, F, se representa por H F. EJEMPLO: Si F(w,x,y,z)=wx+yz entonces F cubre a H y H implica a F. y H(w,x,y,z)=wxy',

Todos los minitrminos de una funcin son implicados de la misma

91

PROPIEDADES DE LAS FUNCIONES MINIMAS

DEFINICION: Un DEFINICION U producto d lit l d t de literales p se di dice que es un implicado primo de F si, y solo si, implica a F y adems cualquier subproducto obtenido de p no es un implicado de q p p F. EJEMPLO: xz es un implicado primo de F=xz+yz+x'z', ya que i li F + + ' ' implica a F y adems ni x ni z por d i i separado son implicados de F. TEOREMA: Cualquier expresin irreducible en suma de p productos equivalente a F es una unin de implicados q p primos de F. DEFINICION: Un implicado primo de F se dice que es esencial si cubre al menos a un minitrmino de la funcin que no puede ser cubierto por ningn otro implicado primo de la misma.

92

MAPAS DE KARNAUGH
Forma modificada de la tabla de verdad en la que la distribucin de las combinaciones bi i es particularmente il para simplificar. L bi i binarias i l til i lifi Los minitrminos adyacentes ocupan posiciones fsicamente contiguas.

f(B,A)= (0,1,2) f(B A)=2(0 1 2)

93

MAPAS DE KARNAUGH
Forma modificada de la tabla de verdad en la que la distribucin de las combinaciones bi i es particularmente il para simplificar. L bi i binarias i l til i lifi Los minitrminos adyacentes ocupan posiciones fsicamente contiguas.

Adyacencia entre bordes laterales

94

MAPAS DE KARNAUGH
Forma modificada de la tabla de verdad en la que la distribucin de las combinaciones bi i es particularmente il para simplificar. L bi i binarias i l til i lifi Los minitrminos adyacentes ocupan posiciones fsicamente contiguas.

Adyacencia entre bordes laterales

95

REGLAS GENERALES PARA LA SIMPLIFICACION DE FUNCIONES BOOLENAS POR EL METODO DE KARNAUGH 1.- Se deben formar agrupaciones de 2K minitrminos (1,2,4, 8,..,2K). Con el fin de que la simplificacin sea mxima, se tomarn el menor nmero de grupos con el mayor nmero de minitrminos en cada uno. 2.- Todos los 2 T d l cuadros ( i it i ) i l id en un grupo d 2K d b ser d (minitrminos) incluidos de deben adyacentes a otros K cuadros del mismo grupo. Esta condicin se satisface si, y solo si, los cuadros incluidos en un grupo forman en el mapa nicamente cuadrados o rectngulos rectngulos. 3.3 - Todos los unos del mapa deben estar contenidos al menos en un grupo es grupo, decir, no pueden quedar unos sueltos. 4.- Con el fin de formar grupos lo ms grandes posible, se pueden asociar unos ya contenidos en un grupo con otro u otros unos sueltos. 5.- Se eliminarn los grupos en los que todos sus unos estn contenidos en otros g p grupos.
96

REGLAS GENERALES PARA LA SIMPLIFICACION DE FUNCIONES BOOLENAS POR EL METODO DE KARNAUGH

Procedimiento prctico: * Se toman todos los unos que no se pueden combinar con ningn otro. t * Se forman grupos de dos unos que no puedan formar grupos de cuatro. * Se forman grupos de cuatro unos que no puedan formar grupos de ocho. * As sucesivamente hasta que se cubran todos los unos del mapa

97

EJEMPLOS

F(B,A)= (1,2) F(B A)=2(1 2)

F(B,A)= (0,1,2) F(B A)=2(0 1 2)

F(B,A)= (0,1) F(B A)=2(0 1)

F(B,A)= (0,1,2,3) F(B A)=2(0 1 2 3)

Se marca con un 1 los cuadros correspondientes a los minitrminos p de la funcin. Cada grupo de unos dar lugar a un trmino producto. producto Formarn parte del trmino producto, las variables que no cambian de valor dentro del grupo, en forma directa si tienen el valor 1, o en 98 forma negada si tienen el valor 0.

99

100

101

102

103

104

Cada trmino adems de ser adyacente a los cuatro vecinos laterales, tambin lo es al minitrmino simtrico respecto al eje de simetra vertical del mapa.
105

(a) F(E,D,C,B,A)=5(0,2,4,6,9,11,13,15,17,21,25,27,29,31)

106

EXPRESIONES MINIMAS EN PRODUCTO DE SUMAS El procedimiento es dual al anterior. Sobre Sobre el mapa de unos haremos grupos con los ceros, siguiendo las mismas reglas que para el caso de los unos. De cada asociacin d ceros obtendremos un t i D d i i de bt d trmino suma en el que han desaparecido las variables que cambian de valor dentro del gr po alor grupo. Las que no cambian de valor irn en forma directa si tienen el valor 0 y en forma negada si tienen el valor 1 (al contrario que para el caso de suma de productos).

107

F(D,C,B,A)=4(0,1,2,5,8,9,10)

F(D,C,B,A)=4(2,3,4,6,10)

108

No estn definidas para todas las combinaciones de sus variables. p En su simplificacin estas combinaciones indefinidas (X) se considerarn como 0 o 1 dependiendo de cmo se consiga una mayor simplificacin.
109

110

TEMA 6
INTRODUCCION A LA CARCTERIZACIN Y TECNOLOGAS DE CIRCUITOS INTEGRADOS DIGITALES

111

NIVELES LGICOS Mrgenes d tensin asignados a l valores l i de i i d los l lgicos representados por los smbolos 0 y 1. VL: Tensin asignada al 0 lgico VH: Tensin asignada al 1 lgico Lgica L i positiva: VH > VL ii Lgica negativa: VH < VL

112

PUERTAS TRIESTADO Adems de los niveles lgicos convencionales poseen un tercer estado, llamado de alta impedancia en el que se "desconecta" la salida del resto del circuito (Z).
E' L L H H X L H L H Y H L Z Z

E : entrada de control para activar el estado de alta impedancia

Al desconectar elctricamente la salida de la puerta del resto del circuito, se posibilita la unin de varias salidas a una misma lnea, siempre que slo una de ellas est habilitada y el resto flotantes. Permiten efectuar transferencia flotantes . de datos compartiendo las mismas lneas, TRANSFERENCIA POR BUS. 113

CARACTERSTICAS DE LOS CIRCUITOS INTEGRADOS Las caractersticas que se evaluarn hacen referencia al comportamiento en sus terminales hacia afuera: - Caracterstica de transferencia. - Caracterstica de entrada-salida. - Retardo de propagacin. - Comportamiento frente al ruido. - Consumo (disipacin de potencia). -P d Producto consumo x tiempo de propagacin. i d i - Flexibilidad lgica.
Esta informacin se recoge en las hojas de caractersticas (datasheets) que proporciona el fabricante i lf b i

114

Los lmites de los mrgenes de tensin asignados a los niveles lgicos definen 115 las reas de funcionamiento y la regin de transicin

Puesto que el nivel de tensin de salida de una puerta puede presentar fluctuaciones, se ha de garantizar en las condiciones ms desfavorables, que un nivel lgico de salida sea interpretado como tal por cualquier entrada. entrada Para ello se asigna a cada nivel lgico un margen de tensiones tensiones. VOHmn: mnima tensin garantizada a la salida de una VOHmn: puerta en el nivel H, para una corriente determinada y un valor mnimo de la tensin de alimentacin. VOLmx: mxima tensin garantizada a la salida de una puerta en el nivel L, para una corriente de salida especificada. t l i lL i t d lid ifi d

VIHmn: mnima tensin posible para el nivel H a la entrada de una puerta, es el lmite superior de la regin de transicin. VILmx: representa la mxima tensin de entrada posible para el nivel L, es el lmite inferior de la regin de transicin

116

CONDICIN DE COMPATIBILIDAD LGICA

Vsalida
VOHmn

Ventrada VOHmn VIHmn

VIHmn VILmx

VOLmx

VOL mx VILmx
117

CARACTERSTICAS DE ENTRADA-SALIDA
PARA ASEGURAR UN CORRECTO FUNCIONAMIENTO DE UNA PUERTA LGICA ES CONVENIENTE DISPONER DE SU CARACTERSTICA V-I, TANTO DE ENTRADA COMO DE SALIDA; SOBRE TODO SI SE HAN DE COMBINAR CIRCUITOS IMPLEMENTADOS CON TECNOLOGAS DIFERENTES. Es necesario conocer IIL, IIH, IOL e IOH, corrientes asociadas a los niveles L y H de las entradas y salidas respectivamente. Condicin de compatibilidad:

IOLmx (IOHmx) IILmx (IIHmx)

Convenio: se considerarn las corrientes de entrada al circuito como positivas, y negativas en el caso contrario.
118

Factor de carga o fan-out de una salida: es el mximo nmero de entradas de puertas que se le pueden conectar, permaneciendo los niveles lgicos en los mrgenes garantizados garantizados. Fan in Fan-in de una entrada: es la carga que supone para una determinada salida, la entrada de otro circuito. Unidad de carga: se define como la mxima corriente ( (en valor absoluto) que puede circular por la entrada de )q p p una puerta, sin que se deterioren los niveles lgicos. Es p la referencia para calcular el fan-in y el fan-out. El fan-in de una puerta lgica es 1 unidad de carga. p g g
119

Puerta OR de fan-out =5 , con el mximo de carga

Uso de un BUFFER (amplificador) para aumentar el nmero de entradas que pueden conectarse a una excitacin que no proporciona suficiente corriente

120

En la prctica para la misma tecnologa interesa que prctica, tecnologa, todas las entradas de los CI, por complejos que sean, tengan el mismo consumo de corriente que una puerta lgica, con el fin de facilitar la conexin de circuitos distintos. distintos

121

Relacin entre la carga de una puerta lgica y el comportamiento de sta a su salida

122

RETARDO DE PROPAGACIN
Es el tiempo requerido para que un cambio de nivel en la entrada de una puerta lgica se refleje en la salida de la p g j misma. Nos da informacin de la frecuencia mxima de funcionamiento. tpd =(tpHL+tpLH)/2 (t t

tpHL : tiempo de propagacin del nivel H al L (medido entre los

puntos medios de los flancos activos de las seales de entrada y salida). lid )

tpLH : tiempo de propagacin del nivel L al H (medido entre los

puntos medios de los flancos activos de las seales de entrada t di d l fl ti d l l d t d 123 y salida).

Tiempo de transicin: tiempo necesario para que una seal cambie de nivel lgico.

tr (tiempo de subida) : se mide desde el 10% al 90% del flanco

de bid d subida.

tf (tiempo de bajada) : se mide desde el 10% al 90% del flanco de

bajada.
124

COMPORTAMIENTO FRENTE AL RUIDO RUIDO : variaciones transitorias indeseadas, de tensin o corriente, que pueden ocasionar un cambio en los niveles lgicos de cualquier punto de un circuito. -Ruido en continua (ruido DC): formado por impulsos de larga d l duracin en comparacin con l d l seales d l i i la de las l del circuito, a las que se aade deteriorando en ocasiones los niveles l i i l lgicos. - Ruido en alterna (ruido AC): la perturbacin es de duracin menor, y su influencia depender de la amplitud de la seal de ruido ruido. Para evaluar el grado de inmunidad al ruido que posee una determinada tecnologa se definen unos mrgenes. i fi
125

- Margen de ruido en continua: mxima fluctuacin, en el caso mas desfavorable, admisible en una tensin de salida de f ii i i modo que no supere los lmites establecidos para el mismo nivel l i en una entrada. i l lgico t d

Para el nivel H: MRH = VOHmn - VIHmn Para el nivel L: MRL = VILmx - VOLmx

126

 Margen de ruido en alterna: a medida que disminuye su anchura, debern tener mayor amplitud para que influyan en los niveles lgicos.

Los sistemas digitales anulan el efecto de una fuente de ruido si sta no llega a cambiar el nivel lgico de entrada de una puerta. punto, Si se altera el nivel lgico en algn punto el error se propagara por todo el circuito, provocando un funcionamiento incorrecto.

127

CONSUMO (DISIPACIN DE POTENCIA)

Se tender a minimizar en lo posible este parmetro. -Ventajas de tipo funcional : fuentes menos costosas, mayor autonoma, menor coste en refrigeracin. t fi i -Cuanto ms reducido sea el consumo por puerta, ms puertas se podrn integrar en un mismo circuito manteniendo constante la capacidad de disipacin de calor del mismo.

PRODUCTO CONSUMO x TIEMPO DE PROPAGACIN

Cuando uno de ellos aumenta el otro disminuye y viceversa. -Parmetro de mrito que resume las caractersticas mas relevantes de una determinada tecnologa. -Interesan valores tan pequeos como sea posible. Se mide en pJ

FLEXIBILIDAD LGICA
Medida de la capacidad o versatilidad de una tecnologa. -Factores : cableado lgico capacidad de excitacin variedad en las Factores lgico, excitacin, salidas, compatibilidad con otras tecnologas, variedad en bloques 128 funcionales, etc.

LA PUERTA LOGICA IDEAL -Alimentacin nica. -Consumo mnimo. Idealmente cero. -Impedancia de entrada muy alta. -Impedancia de salida muy baja. -Velocidad de operacin mxima. -Caracterstica de transferencia:

129

FAMILIAS LGICAS
TECNOLOGA : diferentes procedimientos y soluciones utilizados para implementar los distintos circuitos digitales, construidos mediante puertas lgicas lgicas. g g FAMILIAS LGICAS : configuraciones genricas de circuitos (basadas en transistores) para la implementacin de las puertas lgicas. Los elementos de una misma familia lgica, comparten una estructura de circuitos comn que les hace compatibles q p elctricamente, por lo que utilizan los mismos niveles de tensin o corriente para representar los niveles lgicos, se pueden conectar las salidas y las entradas de los distintos miembros de la familia, tienen el mismo fan-out, etc.
130

FAMILIAS LGICAS SUBFAMILIAS : evolucin de las familias lgicas (mantienen compatibilidad con ellas), potenciando algunas caractersticas particulares: mayor velocidad, l t ti ti l l id d menor consumo, etc. CIRCUITOS ADAPTADORES : se encargan de acondicionar los niveles lgicos y las corrientes entre las entradas y las salidas, para acoplar diferentes elementos de familias distintas entre las que exista incompatibilidad.

131

FAMILIAS LGICAS

Las FAMILIAS BIPOLARES se distinguen por su mayor velocidad y tambin su mayor consumo :TTL , ECL , I2L Las FAMILIAS UNIPOLARES tienen mayor densidad de integracin que las bipolares consumen del orden de 100 bipolares, veces menos potencia, pero son sustancialmente ms lentas : NMOS , PMOS , CMOS La tecnologa BiCMOS combina en un mismo CI elementos bipolares y CMOS tiene un bajo consumo alta velocidad gran CMOS, consumo, velocidad, capacidad de excitacin e inmunidad al ruido superior a las de las familias CMOS.

132

FAMILIAS LGICAS

Las tecnologas de fabricacin estn en continua evolucin, lo que posibilita la aparicin de nuevas familias lgicas que intentan unir, para condiciones lmites, las caractersticas ms sobresalientes : tamao velocidad consumo etc tamao, velocidad, consumo, etc.
133

CLASIFICACIN DE LOS CIRCUITOS POR SU NIVEL DE INTEGRACIN

Nivel de integracin Pequea escala de integracin (SSI) Mediana escala de integracin (MSI) Gran escala de integracin (LSI) eg ac ( S ) Muy gran escala de g ( ) integracin (VLSI) Ultra gran escala de g ( ) integracin (ULSI) Giga gran escala de integracin (GLSI) N transistores 10 a 100 N de puertas 1 a 10 Fecha aprox. 1960 Funcin puertas lgicas y biestables d sumadores, registros, contadores, etc. etc

100 a 1.000

10 a 100

1965

1.000 a 10.000 10.000 a 100.000 100.000 a 1.000.000 >1.000.000

100 a 1000

1970 Microprocesadores, memorias, perifricos, etc.

1.000 a 10.000 10.000 a 100.000

1978

1985

>100.000

1995
134

EVOLUCIN DE LA MICROELECTRNICA

Evolucin de la capacidad de integracin

135

EVOLUCIN DE LA MICROELECTRNICA

Evolucin del rea de silicio y tamao de puerta

136

EVOLUCIN DE LA MICROELECTRNICA

Evolucin del tiempo de propagacin y coste por puerta

137

ANLISIS DE LAS HOJAS DE CARACTERSTICAS DEL UN C.I. TTL 7408

138

ANLISIS DE LAS HOJAS DE CARACTERSTICAS DEL UN C.I. TTL 7408

Mrgenes de ruido: MRH=VOHmn-VIHmn= 2,4 2 = 0 4 V 24 0,4 MRL=VILmx-VOLmx= 0,8 - 0,4 = 0,4 V Consumo: P=Vcc(IccL+IccH)/2=5(11+20)/2=77,5 mW p , , Ppuerta=77,5/4=19,37 mW Fan-out: Para el nivel H: fan-out=|IOHmx|/|IIHmx|=0,8/0,04=20 fan out |IOHmx|/|IIHmx| 0,8/0,04 20 Para el nivel L: fan-out=|IOLmx|/|IILmx|=16/1,6=10 Tiempo de propagacin: p p p g tpd =(tpHL+tpLH)/2=(27+19)/2=23 ns

139

TEMA 7

ANLISIS Y SNTESIS DE CIRCUITOS COMBINACIONALES

140

CIRCUITO COMBINACIONAL

141

Caractersticas de los Circuitos Combinacionales - S aciclicos ( pueden contener b l cerrados o realimentaciones) Son i li (no d t bucles d li t i ) - Dos salidas no pueden unirse entre si (conflicto lgico si los dos generan dif diferentes niveles l i t i l lgicos, slo posible con puertas t i t d o l ibl t triestado 142 lgica cableada).

ANLISIS DE CIRCUITOS COMBINACIONALES

El proceso de anlisis de un circuito, dado por su diagrama lgico, consiste en obtener las funciones Zi (x1, x2,., xn) , llamadas funciones de transferencia. Se determina la salida de los elementos lgicos que lo constituyen, partiendo de las variables de entrada y avanzando en el sentido de la seal hacia las funciones de salida.
Circuito Multinivel: las seales de entrada deben pasar a travs de varios 143 niveles de puertas hasta alcanzar las salidas (Tp)

ANLISIS DE CIRCUITOS COMBINACIONALES

144

ANLISIS DE CIRCUITOS COMBINACIONALES

145

SINTESIS O DISEO DE CIRCUITOS COMBINACIONALES

Enunciado del problema.
Determinacin del nmero de variables de entrada y de salida. Identificacin de las variables de entrada y salida con literales

Deduccin de la tabla de verdad que define la relacin entre las variables de entrada y salida. Funciones en forma cannica Simplificacin de las funciones de representadas en la tabla de verdad. Obtencin del diagrama lgico a partir de las funciones simplificadas.

146

SINTESIS O DISEO DE CIRCUITOS COMBINACIONALES

En una aplicacin particular los condicionantes de tipo particular, tecnolgico hacen necesario tener en cuenta las siguientes consideraciones: Tipo de puertas disponibles Nmero de entradas de las puertas Fan-out de las puertas Tiempo mximo aceptable de propagacin en el circuito Disipacin de potencia SOLUCIN DE COMPROMISO

OBJETIVO : minimizar el nmero de puertas (p el coste, p (por , velocidad de operacin, consumo y mantenimiento). 147

B A Y X

SUMADOR DE 2 PALABRAS DE 2 BITS

S3 S2 S1

148

149

Implementacin con NAND y NOR I l t i

MTODO DEL DIAGRAMA DE BLOQUES

150

Implementacin con NAND y NOR p

151

Implementacin con NAND y NOR

MTODO ALGEBRAICO -Puertas NAND a) F = Pi b) F = Si -Puertas NOR Puertas a) F = Pi b) F = Si F = F = ( Pi ) = ( Pi ) =( Si ) F = F = ( Si ) = ( Si ) F = F = ( Pi ) = ( Pi ) F ) ) F = F = ( Si ) = ( Si ) = ( Pi)

152

Puertas NAND a) F = Pi

F = F = ( Pi ) = ( Pi ) F ) )

153

Puertas NAND b) F = Si )

F = F = ( Si ) = ( Si ) = ( i) Pi)

154

Puertas NOR a) F = Pi

F = F = ( Pi ) = ( Pi ) =( Si ) F ) Pi ) ( Si )

155

Puertas NOR b) F = Si

F = F = ( Si ) = ( Si ) F ) Si )

156

1 1

CODIFICADOR : circuito combinacional con m entradas y n salidas Cada salidas. una de las entradas tiene asignado n nmero de orden, cuando una de las entradas es activada y el resto permanecen en el estado lgico contrario, en p g las n lneas de salida aparece una combinacin binaria que indica en un determinado cdigo, el nmero de orden de la lnea de entrada activada. Normalmente los cdigos utilizados son el binario natural y el BCD BCD.
Aplicaciones : - Circuitos asociados a los teclados, para codificar las seales provinientes de la pulsacin de las distintas teclas. - Conexin entre la CPU y los dispositivos perifricos que pueden pretender el acceso a l CPU simultneamente y d b ser if i d d l la i l deben 157 atendidos de acuerdo a determinadas prioridades. - Diseo de convertidores A/D.

Qu ocurre cuando se activan dos entradas p al mismo tiempo?

158

159

CODIFICADOR SIN PRIORIDAD En E caso d activarse d o ms entradas simultneamente, de ti dos t d i lt t la salida ser la unin (suma lgica) de las salidas correspondientes a cada entrada acti ada por separado activada a la salida obtendr una codificacin errnea

CODIFICADOR CON PRIORIDAD Si se activan simultneamente las entradas Di, Dj siendo i>j , la salida ser : Cdigo(Di)

160

161

162

1 1

En un decodificador se activa la salida cuyo nmero y de orden coincide con el expresado en la combinacin binaria de entrada. Aplicaciones : - Direccionamiento (habilitacin) de los dispositivos de E/S y memorias por parte de la CPU - Implementacin de funciones lgicas p e e tac u c o es g cas - Implementacin de demultiplexores

163

164

165

166

167

El decodificador genera en sus salidas todos los minitrminos correspondientes a sus variables de entrada

168

Si tomo los ceros de la funcin utilizar puertas NOR

169

Si las salidas son activas a nivel bajo (minitrminos negados) usaremos puertas NAND en vez de OR: (m1m2..mn)=m1+m2+..+mn p ( )
170

Traduce una informacin codificada a otro cdigo diferente

171

Convertidor de cdigo BCD para display de 7 segmentos :

172

Un multiplexor es un circuito combinacional con m entradas, u s d una salida y n (m=2n) entradas de seleccin. Conecta la salida ( e d s se ecc . Co ecta a sa da con la entrada cuyo nmero de orden coincide con el nmero binario puesto en las entradas de seleccin. p
Aplicaciones: CPU - Selector de datos binarios en la CPU. - Implementacin de funciones lgicas - Redes de interconexin en sistemas multiprocesador.
173

Los bits de seleccin (S0 y S1) determinan la puerta AND habilitada. ( ) p Estructura decodificadora (AND) para la seleccin del canal => permiten implementar funciones lgicas
174

175

176

ASOCIACIN DE MULTIPLEXORES - Ampliacin del nmero de salidas

Conecto en paralelo las entradas de seleccin de los multiplexores replicados.

177

ASOCIACIN DE MULTIPLEXORES - Ampliacin del nmero de salidas

Conecto en paralelo las entradas de seleccin de los multiplexores replicados.

178

ASOCIACIN DE MULTIPLEXORES Ampliacin del nmero de canales Se introducen nuevas seales de seleccin y nuevos niveles de multiplexores a la salida para encauzar la informacin, en estructura de tipo rbol.

179

ASOCIACIN DE MULTIPLEXORES Ampliacin del nmero de canales

180

GENERACIN DE FUNCIONES CON MULTIPLEXORES

Observando la estructura de un multiplexor: Con el primer nivel de puertas AND se pueden generar todos los minitrminos de las variables de seleccin Si. Si la entrada de datos Di vale 1cuando la funcin que estamos generando incluye el minitrmino mi, entonces la salida OR del multiplexor realizar l lti l li la suma d de l los minitrminos seleccionados: F=0n-1mi. Ejemplo: F(x,y,z)=3(2,3,7)

MUX
1
D0 D1 D2 D3 D4 D5 D6 D7

Z
S2 S1 S0

x y z

181

GENERACIN DE FUNCIONES CON MULTIPLEXORES

Una forma ms eficiente de generar funciones de n variables es utilizar multiplexores de n-1 lneas de seleccin, por donde se introducirn las variables de mayor (o menor) peso particularizando la variable no implementada por las entradas de datos, como se muestra en el siguiente ejemplo:
xyz w 000 0 000 1 001 0 001 1 010 0 010 1 011 0 011 1 100 0 100 1 101 0 101 1 110 0 110 1 111 0 111 1 f(x,y,z,w) 0 1 1 1 0 1 0 1 0 0 0 1 1 0 0 0

MUX
w 1 w w 0 w w 0 D0 D1 D2 D3 D4 D5 D6 D7

Z
S2 S1 S0

x y z

182

DEMULTIPLEXORES

Un demultiplexor es un circuito combinacional con una entrada, m salidas y n entradas de seleccin (m=2n), que conecta la entrada con la salida cuyo nmero de orden coincide con la direccin de las entradas de seleccin. 183

DEMULTIPLEXORES

La estructura lgica de un g demultiplexor coincide con la de un decodificador con entrada de habilitacin. Utilizo la entrada ENABLE como entrada de datos.
184

DEMULTIPLEXORES

Un demultiplexor de k salidas y un tamao de datos de m bits se bits, implementa ensamblando m d difi d i l bl d decodificadores d k salidas cada uno. de lid d

185

COMPARADORES

Compara las magnitudes de dos nmeros binarios

Sean d nmeros A y B S dos B: A=An-1An-2...A1A0 y B= Bn-1Bn-2...B1B0 Considrense las funciones: E (E (Equal), G (Great) y L (Less) l) (G ) (L ) E 1 A=B E=1 sii A B G=1 sii A>B L=1 sii A<B

186

COMPARADORES
Ei=(AiBi) Gi=AiB Li=AiBi

E=E3E2E1E0 G=G3+E3G2+E3E2G1+E3E2E1G0 L=L L L3+E3L2+E3E2L1+E3E2E1L0

Obtengo E, G y L a partir de los Ei, Gi y Li (funciones de comparacin a nivel de bit) correspondientes a cada pareja de bits.

187

COMPARADORES

E E E=E3E2E1E0E-1 1 G=G3+E3G2+E3E2G1+E3E2E1G0+E3E2E1E0G-1 L=L3+E3L2+E3E2L1+E3E2E1L0+E3E2E1E0L-1

Las entradas en cascada provienen de las salidas de otro comparador similar, de menor peso. peso
188

COMPARADORES

189

COMPARADORES

190

TEMA 8

CIRCUITOS COMBINACIONALES ARITMTICOS

191

- Cada bit Si de la suma se obtiene sumando los bits Ai, Bi y el acarreo que se produjo al sumar los bits Ai-1 y Bi-1, en la etapa anterior. - La suma, en general, tendr un bit ms que los sumandos.
192

SEMISUMADORES
Disearemos un circuito capaz de sumar dos palabras de un bit, como elemento unitario que asociaremos despus para implementar sumadores de mayor nmero de bits.

El semisumador no tiene en cuenta el acarreo previo

193

SUMADOR TOTAL

194

SUMADOR TOTAL

En una suma binaria de dos nmeros necesitar tantos sumadores totales como dgitos tengan los nmeros a sumar

195

SUMADOR PARALELO CON ACARREO SERIE

- Tiene una limitacin de velocidad debido a la propagacin serie

del acarreo entre sumadores totales consecutivos. - Una vez aplicadas las entradas se debe esperar durante el tiempo correspondiente al caso ms desfavorable antes de aceptar como correcta la salida del sumador. - En el caso peor, el acarreo debe transmitirse por las n etapas del sumador; el mximo retardo (=> velocidad de operacin en un diseo sncrono) es por tanto nd (el retardo depende de n)

196

SUMADOR PARALELO CON ACARREO SERIE

Cronograma de las salidas de un sumador paralelo de 4 bits con acarreo serie S0 C1 S1 C2 S2 C3 S3 C4

0 d 2d 3d 4d 197

A= 1 1 1 1 B= 0 0 0 1 1 0 0 0 0 1 1 1

1 1 1

A i B i Ci 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

Si Ci+1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1

Pi Pi Gi Gi Pi y Gi slo dependen de Ai y Bi => todos > los acarreos se generan al mismo tiempo

198

Las expresiones de los acarreos slo dependen de los bits de los nmeros a sumar (a travs de Pi y Gi) y del acarreo previo C0. Se elimina la dependencia de Ci-1 en la etapa sumadora i => se suprime la acumulacin lineal de retardos al aumentar el tamao de los operandos. 199

Unidad Sumadora que acepta Ai, Bi y Ci y genera Si, Pi y Gi:

200

6tp 2tp

4tp

201

(Compromiso entre velocidad y complejidad)

t=0 tcarry4=tP,G+tcarry interno=4tp tcarry8=4tp+tcarry interno=6tp p p tcarry12=6tp+tcarry interno=8tp t=8tp+t t 8t +tcarry interno+tsuma=12tp 12t
202

tsuma=(n+2)2tp ( 2)2t (n etapas de k bits d bit cada una) )

( Mejora adicional de velocidad )

t=0 tPGgrupo=4tp tcarry=tPGgrupo+2tp=6tp t=6tp+tcarry interno+tsuma=10tp

203

204

205

206

207

1 0 0

0 1

1 1

1 1 1

208

1 0 0

0 0

1 0

1 0 0

209

Las operaciones lgicas g se realizan entre los bits 210 del mismo peso

211

212

TEMA 9

SISTEMAS SECUENCIALES SECUENCIALES. BIESTABLES.

213

Las salidas en un instante dado son funciones que dependen de las entradas externas y de la informacin almacenada en un instante considerado

Est formado por : p C M Circuito combinacional Elementos de memoria

Conjunto de variables de entrada Conjunto de variables de salida Conjunto de variables de estado Conjunto de funciones de excitacin

{x1,x2,...,xl} {z1,z2,...,zm} {y1,y2,...,yk} {y1 y2 yk} {Y1,Y2,...,Yk}

214

Diseo : 1. 2. Identificacin de los estados M y las transiciones requeridas Disear C para producir las transiciones internas y las seales de salida deseadas

Clasificacin : - Asncronos: los dispositivos de memoria constituyen un mero retardo de la seal. - Sncronos : poseen una seal de reloj que sincroniza los cambios de las seales internas del i it d l circuito. Autmata o Mquina de estados finitos: modelo matemtico que describe las mquinas secuenciales sncronas. La sincronizacin se realiza mediante una seal de reloj Ck. Biestables : dispositivos de memoria de las mquina secuenciales.
215

ELEMENTOS DE MEMORIA:BIESTABLES

Las salidas de los inversores definen las dos salidas complementarias g Q y Q. La realimentacin garantiza la memorizacin.
216

ELEMENTOS DE MEMORIA:BIESTABLES

217

218

219

220

221

En este caso las entradas externas de la lgica de disparo son activas a nivel bajo (R , S ).
222

BIESTABLES SINCRONOS

R
A B

223

224

Alto Alt

Bajo

El biestable es receptivo a la lgica de disparo en los niveles de tensin altos o bajos de la seal de reloj. En los niveles no activos de la seal de reloj se forzar al biestable a la condicin de mantenimiento del estado anterior (R=S=0 en NOR y R=S=1 en NAND), de forma que el biestable memoriza, en esos intervalos, el estado correspondiente a la ltima captacin efectuada.

225

Alto Alt

Bajo

Puertas que habilitan o deshabilitan las entradas de la lgica de disparo,segn el control de la seal de reloj.

226

Alto Alt

Bajo

227

Al dotar de sincronismo a los biestables RS se modifica la tabla de verdad del RS NOR y del RS NAND, siendo en ambos casos la lgica de disparo activa por unos (nivel alto). La nica diferencia aparece en la combinacin prohibida (R=S=1), en la que el RS NOR presenta una indeterminacin del tipo 0(I) y el RS NAND del tipo 1(I).

228

Segn la forma en la que los flancos provocan la activacin de los biestables puede distinguirse entre tres tipos principales de sincronismo : - Maestro-esclavo (master-slave), - Flanco puro (edge-triggered) puro (edge-triggered), - Maestro esclavo con cierre de datos.
229

Solucionan el problema de las carreras (posibles realimentaciones de la seal dentro de un mismo periodo de la seal de reloj, provocando nuevos cambios de estado con la misma entrada y desvirtuando las salidas) al aislar la salida y la captacin del biestable en el mismo periodo de la onda, de esta forma el biestable slo cambia de estado una sola vez a o da, o a e b estab e s o ca b a u a so a e en cada periodo de reloj. 230

231

232

Flanco positivo Fl ii

Flanco negativo

El sincronismo por flanco soluciona el problema de la captacin de unos (al restringir la duracin de la captacin a las inmediaciones del mismo), pero se p pueden presentar problemas de carreras. Permiten funcionar en general a p p g una mayor frecuencia.

233

234

Las entradas asncronas actan independientemente del valor de la seal de reloj y de la lgica de disparo, siendo por lo tanto las ms prioritarias prioritarias. Suelen ubicarse accediendo a las puertas de salida del biestable, para de esta forma modificar directamente el estado del mismo. Su utilidad radica en la posibilidad de inicializar el estado de los sistemas secuenciales. os s ste as secue c a es

235

236

237

Introducen una modificacin en la lgica RS para subsanar la indeterminacin que supone la combinacin R=S=1. En este caso el biestable JK hace conmutar el estado precedente.

238

239

El circuito planteado es asncrono. El sincronismo puede aadirse independientemente de la lgica de disparo, afectando nicamente a la seal de reloj Ck en las puertas de entrada

240

DIVERSOS TIPOS DE SINCRONISMO CON EL BIESTABLE JK

SINCRONISMO POR NIVEL:

J=K=1 OSCILACIN

241

DIVERSOS TIPOS DE SINCRONISMO CON EL BIESTABLE JK

242

La ecuacin de biestable: Q(t+1)=TQt

243

La ecuacin de biestable: Q(t+1)=TQt

Se puede generalizar a f/2n conectando en cascada n p g biestables genero ondas cuadradas de distinta frecuencia.

244

245

246

247

248

249

TEMA 10

CIRCUITOS SECUENCIALES SNCRONOS. REGISTROS Y CONTADORES

250

Autmata o Mquina de estados finitos: modelo matemtico que describe las q q mquinas secuenciales sncronas. La sincronizacin se realiza mediante una 251 seal de reloj CK.

252

253

DIAGRAMA DE ESTADOS : G f di i id cuyos vrtices representan l estados d Grafo dirigido, i los d de la mquina y cuyos arcos indican las transiciones entre estados. p p Q( ) TABLA DE ESTADOS : Tabla de doble entrada donde para cada par Q(t)/Xi del instante t, se indican el estado siguiente Q(t+1) y la salida Zi.

254

255

256

EJEMPLO (Anlisis de Circuitos Secuenciales Sncronos)

257

258

259

260

261

262

263

264

265

266

267

268

269

270

271

272

REGISTROS REGISTRO: Circuito secuencial sncrono capaz de almacenar varios bits de informacin INFORMACIN: formato serie o paralelo - Serie: los bits se transfieren uno a continuacin de otro por la misma lnea. lnea - Paralelo: se transfieren todos los bits al mismo tiempo utilizando un nmero de lneas de transferencia igual al nmero de bits. Clasificacin segn el formato: Entrada serie salida serie serie, serie. Entrada serie, salida paralelo. Entrada paralelo, salida serie. Entrada paralelo, salida paralelo. REGISTROS DE DESPLAZAMIENTO: utilizan formato serie en la entrada o salida. 273

El desplazamiento puede ser: a derecha, a izquierda o bidireccional.

274

-Estructura similar a un registro serie-serie, haciendo accesible adems las salidas de los biestables. -Operacin tpica: cambio de formato de una palabra de serie a paralelo. g -Tambin utilizable como registro serie-serie.

275

REGISTROS CON ENTRADA PARALELO Y SALIDA SERIE. (CARGA ASNCRONA)

276

REGISTROS CON ENTRADA PARALELO Y SALIDA SERIE. (CARGA SNCRONA)

Un multiplexor de dos canales (gobernado por DESPL/CARGA) proporciona para cada 277 biestable el estado del biestable de su izquierda o bien la informacin de las lneas paralelo.

-Almacena la informacin presente en sus entradas en paralelo. -Salidas conectadas a inversores triestado, gobernados mediante la seal p CONTROL DE SALIDA => posibilidad de conexin en un sistema de buses.

278

REGISTRO UNIVERSAL DE DESPLAZAMIENTO

Se puede configurar en funcin de unas lneas de control de modo (S1 y S2) el formato de la configurar, S2), informacin de entrada o salida como paralelo o serie, admitiendo tambin el desplazamiento a 279 derecha o a izquierda.

280

CONTADORES Circuito secuencial capaz de almacenar, en binario q g , p natural o cualquier otro cdigo, el nmero de impulsos que recibe por una lnea de entrada. Tres tipos: Asncronos A Sncronos Basados en registros de desplazamiento Aplicaciones: divisor de frecuencia, control de tiempos, A li i di i d f i t l d ti secuenciador en unidades de control, etc.
281

CONTADORES ASNCRONOS CONTADORES DE RIZADO (RIPPLE COUNTERS)

Los biestables no comparten la misma seal de reloj:

282

Aparecen estados indeseados debido a la transmisin en serie de la seal de reloj (todos los biestables NO conmutan simultneamente). Generalizando para cualquier contador asncrono, la frecuencia mxima de funcionamiento es :

283

CONTADOR ASNCRONO DESCENDENTE

284

CONTADOR ASNCRONO REVERSIBLE

285

CONTADOR MDULO N (CONTADOR MDULO 10)

Contadores cuyo mdulo (N) no sea igual a una potencia de 2 n1 biestables tal que : 2n-1 < N 2n necesitar n

Para modificar el mdulo de cuenta hay que codificar el estado N y resetear el p circuito de forma asncrona para forzar la cuenta a cero.

286

CONTADOR MDULO N ( (CONTADOR MDULO 10) )

Transicin del 7 al 8 4tp > Transicin del 9 al 0 2tp + tpHL NAND + tp CLEAR T i i d l l T i i d l l

287

Dos bloques : Q ( p ) -Entrada A Salida QA (divisor por dos) -Entrada B Salidas QB QC QD (divisor por cinco)

Si conecto QA con la entrada B : QA QB QC QD forman un contador de dcadas (siendo la Entrada A)

288

La seal de reloj para las decenas y centenas proviene del bit de mayor peso de los dgitos de las unidades y decenas respectivamente.

289

CONTADORES SNCRONOS (Todos los biestables comparten la misma seal de reloj)

Tabla de transicin

Tabla de excitacin

290

CONTADORES SNCRONOS (Todos los biestables comparten la misma seal de reloj)

291

CONTADORES SNCRONOS (Todos los biestables comparten la misma seal de reloj)

JA=KA=1 JB=KB=QA K Q JC=KC=QAQB JD=KD=QAQBQC JE=KE=QAQBQCQD JA=KA=1 JB=KB=QA K Q JC=KC=QAQB JD=KD=(QAQB)QC JE=KE=((QAQB)QC)QD

292

CONTADOR SNCRONO REVERSIBLE MDULO OCHO

Tabla de transicin Tabla de excitacin

293

CONTADOR SNCRONO REVERSIBLE MDULO OCHO

294

CONTADOR SNCRONO MDULO 10

295

296

297

298

299

300

TEMA 11

MEMORIAS. MEMORIAS CIRCUITOS LGICOS PROGRAMABLES

301

CLASIFICACIN SEGN SU TECNOLOGA

302

PARAMETROS FUNDAMENTALES DE LAS MEMORIAS

Modo de acceso: Aleatorio (RAM Random Access Memory) Aleatorio (RAM, Serie Alterabilidad Memorias ROM (Read Only Memory) Memorias de "solo lectura" Almacenamiento permanente de datos y programas Tipos: ROM, PROM, EPROM, EEPROM. Memorias RWM (Read-Write Memory) Memorias de lectura y escritura Almacenamiento no permanente de programas y datos Memorias SRAM, DRAM, FLASH

303

PARAMETROS FUNDAMENTALES DE LAS MEMORIAS

Estabilidad Volatilidad No: ROM, PROM, EPROM, EEPROM, FLASH Si: SRAM, DRAM. , Almacenamiento Esttico/Dinmico Tiempo de acceso (tA). Tiempo de ciclo (tc) . Ancho de banda de las memorias Tiempo Capacidad y organizacin: N de palabras x bits por palabra. Medio fsico de almacenamiento Electrnico Magntico ptico ptico Consumo Coste.

304

ESTRUCTURA GENERAL DE UNA MEMORIA RAM. ORGANIZACIONES 2D Y 3D. 3D Configuracin de la memoria RAM como circuito integrado

BUS DE DIRECC. n lneas

MEMORIA

BUS DE DATOS m lneas

CS: chip select OE: output enable

R/W: Lectura/escritura

BUS DE CONTROL
305

ESTRUCTURA GENERAL DE UNA MEMORIA RAM. ORGANIZACIONES 2D Y 3D. 3D Configuracin de la memoria RAM como circuito integrado

BUS DE DIRECC. n lneas

MEMORIA

BUS DE DATOS m lneas

N d palabras: 2n de l b Organizacin 2n x m bits Bits por palabra: m Ejemplo: n=11, m=8 g Organizacin 211 x 8=2k x8 Capacidad 16 Kbits= 16384 bits

306

ESTRUCTURA GENERAL DE UNA MEMORIA RAM. ORGANIZACIONES 2D Y 3D. 3D

Funcionamiento genrico de una memoria RAM g en una operacin de lectura o escritura

BUS DE CONTROL CS CPU + CONTROL BUS DE DIRECCIONES BUS DE DATOS LEC/ESCR CS LEC/ESCR

MEMORIA

MEMORIA

307

ESTRUCTURA GENERAL DE UNA MEMORIA RAM. ORGANIZACIONES 2D Y 3D. Organizacin 2-D, dos dimensiones

i i

Diw-1 ..Di0

Diw-1 ..Di0 Di Para el caso de una memoria de 16KB sera preciso un d P l d i d i decodificador difi d 308 con 14 lneas de entrada y 214 lneas de salida.

ESTRUCTURA GENERAL DE UNA MEMORIA RAM. ORGANIZACIONES 2D Y 3D. 3D a) Estructura lgica de la celda binaria para una memoria RAM esttica con organizacin 2-D. i i 2 D b) Diagrama de bloques de la celda

R Q S Q

309

ESTRUCTURA GENERAL DE UNA MEMORIA RAM. ORGANIZACIONES 2D Y 3D. Organizacin 3-D, tres dimensiones

Columna

Fila

Al utilizar decodificacin doble y seleccin por coincidencia de lneas activadas, para el caso de 16 KB, son precisos dos decodificadores de 7x128 . En el caso general de una memoria de N palabras, el nmero de lneas de seleccin pasan de N con un decodificador, a 2N o N1+N2 (tales que N1xN2=N) con dos 310 decodificadores.

ESTRUCTURA GENERAL DE UNA MEMORIA RAM. ORGANIZACIONES 2D Y 3D. 3D Estructura lgica de la celda binaria para una memoria RAM esttica con organizacin 3-D i i 3 D

311

Estructura lgica completa de una memoria RAM esttica 16x4. Se utiliza como celda binaria el diseo anterior (2-D).

312

Las lneas de acceso al c.i. son: - Bus de direcciones A3:A0. - B d d t I/O3 I/O0 Se trata de cuatro lneas bidireccionales Bus de datos I/O3:I/O0. S t t d t l bidi i l que pueden actuar como entradas o salidas, excluyentemente, g gracias a los buffers triestado. - Seales de control de lectura/escritura (L/E') y habilitacin global del hi (CS', hi d l chip (CS' chip select). l t) - Seal de control de habilitacin de salida OE' (Output Enable). ( p )

313

SEALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA

C.I. RAM esttica de 32K x 8

Matriz de memoria

512 filas f

A8 A7 A6 A5 A4 A3 A2 A1 A0

512 X 64 ARRAY

64 columnas

A14 A13 A12 A11 A10 A9

314

SEALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA

CE=VIL; OE=VIL; WE=VIH

315

SEALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA

316

ESTRUCTURA INTERNA DE UNA MEMORIA RAM DINMICA

Organizacin interna de un c.i. de memoria dinmica (DRAM) de 1Mx1 bits

Bus de direcciones multiplexado

A0/A10 A1/A11 A2/A12 . . A9/A19

Dout Din

317

SEALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA

Ciclo de lectura

Ciclo de escritura
318

SEALES DE CONTROL. CICLOS DE LECTURA Y ESCRITURA

Cronograma del modo p g g pgina rpido p p para la operacin de lectura p

319

MEMORIAS RAM DE SOLO LECTURA (ROM) CLASIFICACION - Memorias ROM (Read Only Memory): El contenido se establece en el proceso
de fabricacin. - Memorias PROM (Programable ROM): Son memorias ROM programables en un equipo especializado. El contenido es inalterable desde el momento de la programacin. - Memorias RPROM (Reprogramable ROM): Es posible reprogramarlas borrando p g p el contenido previamente. Segn la forma de realizar el borrado, se contempla una subclasificacin adicional: - Memorias EPROM (Erasable PROM): La grabacin se realiza en equipos especiales. El borrado se realiza mediante la exposicin del integrado a radiacin ultravioleta. - Memorias EEPROM o E2PROM (Electrically EPROM): Programables y borrables elctricamente. Esto las dota de una gran versatilidad, puesto que tanto la programacin, modificacin y borrado puede realizarse ON LINE. Presentan la ventaja d ser b t j de borrables b t a b t bl byte byte.
320

MEMORIAS RAM DE SOLO LECTURA (ROM)

Algunas APLICACIONES usuales de las ROM son la implementacin de: - Conversores de cdigo - Generadores de caracteres -F Func. aritmticas complejas (trigonomtricas, logartmicas, etc.) it ti l j (t i t i l t i t ) - Secuenciales de propsito general - Unidades de control microprogramadas - Almacenamiento de partes del sistema operativo.

COMPARACIN con las memorias RAM de lectura/escritura.

- La circuiteria de direccionamiento es igual (uso de decodificadores) - El bloque de E/S se simplifica (slo buffers de salida). salida) - Las lneas de control quedan reducidas a CS (Chip Select). - Son no voltiles.

321

CELDAS BINARIAS: ELEMENTOS ACOPLADORES a) Memorias ROM.

322

b) Memorias PROM (similar en las RPROM).

323

324

Caractersticas de la EPROM 2716 (a) Diagrama temporal de lectura

325

Caractersticas de la EPROM 2716 C t ti d l (b) Programacin de la EPROM 2716

326

EXTENSIN DE LA LONGITUD DE PALABRA

327

EXTENSIN DEL NMERO DE PALABRAS

328

EJEMPLOS DE EXTENSION DE MEMORIAS RAM RAM de 4096x2 bits construida con 8 RAM 2102 (1 Kbit).

329

EJEMPLOS DE EXTENSION DE MEMORIAS RAM RAM de 1 Kbyte construida con 8 RAM 2111 de 1 Kbit (256x4) (256x4).

330

331

Circuito de direccionamiento para una RAM de 8 Kbytes construida con 64 RAM 2111 de 1 Kbit (256x4).

332

EJEMPLO DE UN SISTEMA DE MEMORIAS EN UN MICROCOMPUTADOR REAL

333

334

DISEO DE CIRCUITOS CON MEMORIAS Y CIRCUITOS LGICOS PROGRAMABLES (PLD)

335

DISEO DE CIRCUITOS CON MEMORIAS Y CIRCUITOS LGICOS PROGRAMABLES (PLD) VENTAJAS: Reemplazan a varios componentes discretos Reduccin de CIs CI s Reduccin de espacio, conexiones, consumo ... Reduccin de coste Aumento de fiabilidad Posibilidad de ser reprogramados Versatilidad de los diseos que se pueden adaptar a nuevas especificaciones. ifi i Posibilidad de corregir errores de diseo Utilizacin de herramientas EDA (Electronic Desing Automation) en el diseo Lenguajes de descripcin de Hw (HDL), ejem: VHDL. Simulacin... Gran variedad de dispositivos con diversas tecnologas, arquitecturas y niveles de complejidad. Capacidades equivalentes desde varias decenas a varios millones de puertas puertas.
336

Memorias PROM y PLD

A PROM (16x4):
Salidas Productos

C D

Matriz decodificadora (programable)

Matriz difi d M t i codificadora (fija)

a b c d

337

Memorias PROM y PLD

A B C D
Matriz decodificadora (programable)

FPLA (4x16x4):
(Field Programmable Logic Array)

Salidas Productos Entradas

Matriz difi d M t i codificadora (programable)

a b c d

338

Memorias PROM y PLD

A B C D
Matriz decodificadora (fija)

PAL (4x16x4):
(Programmable Array Logic)

Salidas Productos Entradas

Matriz difi d M t i codificadora (programable)

a b c d

339

Ejemplo de utilizacin de diferentes arquitecturas:

340

Ejemplo de utilizacin de diferentes arquitecturas:

341

Ejemplo de utilizacin de diferentes arquitecturas:

342

Utilizando una PROM 16x4: A B C D

a b c d

343

Utilizando un FPLA Simplificando: a=A; b=AB+AB c=B C+BC ; d=CD+CD c=BC+BC; d=C D+CD Resultado 7 productos, FPLA=4x7x4

A B C D
A DC AB AB BC AB BC DC

a b c d
344

Utilizando un PAL Simplificando: a=A; b=AB+AB b=A B+AB c=BC+BC; d=CD+CD Resultado 7 productos, PAL=4x8x4 A B C D
A 0 AB AB AB BC BC CD CD

a b c d

345

Codificadores de teclados

346

347

DISEO DE UN CIRCUITO COMBINACIONAL CON PLA. Implementacin del combinacional multifuncin con un PLA (FPLA). l i d l bi i l l if i ( ) F1=4(0,2,3,4,5,6,7) F2 F2=4(0,2,3,6,8,10,14) Se utilizan slo productos cannicos.

348

DISEO DE UN CIRCUITO COMBINACIONAL CON PLA Implementacin del combinacional multifuncin con un PLA (FPLA). I l t i d l bi i l ltif i (FPLA) F1=4(0,2,3,4,5,6,7)= a'd'+cd'+bc'd' y F2=4(0,2,3,6,8,10,14)=a'c'+a'b+bc'd' ( , , , , , , ) Se utilizan productos simplificados.

349

350

351

Departamento de Ingeniera Elctrica, Electrnica, Automtica y Comunicaciones

APUNTES DE TEORA

SISTEMAS DIGITALES
INGENIERA TCNICA INFORMTICA DE GESTIN
352

APUNTES DE TEORA SISTEMAS DIGITALES

INGENIERA TCNICA INFORMTICA DE GESTIN Pgina

UNIDAD TEMTICA 1: CONCEPTOS PREVIOS. LGICA COMBINACIONAL TEMA 1 : INTRODUCCIN A LOS SISTEMAS DIGITALES TEMA 2 : SISTEMAS DE NUMERACIN TEMA 3 : CODIFICACIN DE LA INFORMACIN TEMA 4 : LGEBRA DE BOOLE TEMA 5 : SIMPLIFICACIN DE FUNCIONES BOOLEANAS TEMA 6 : INTRODUCCIN A LA CARACTERIZACIN Y TECNOLOGAS DE CIRCUITOS DIGITALES INTEGRADOS UNIDAD TEMTICA 2 : SISTEMAS COMBINACIONALES TEMA 7 : ANLISIS Y SNTESIS DE SISTEMAS COMBINACIONALES TEMA 8 : SISTEMAS COMBINACIONALES ARITMTICOS

13 22 48 58 83 110

139 190

UNIDAD TEMTICA 3 : SISTEMAS SECUENCIALES TEMA 9 : SISTEMAS SECUENCIALES. BIESTABLES TEMA 10 : SISTEMAS SECUENCIALES SNCRONOS. REGISTROS Y CONTADORES UNIDAD TEMTICA 4 : INTRODUCCIN A LOS DISPOSITIVOS VLSI TEMA 11 : MEMORIAS CIRCUITOS LGICOS PROGRAMABLES MEMORIAS.

212 249

300