ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

MODULO 1
CONCEPTOS DE SISTEMAS DIGITALES Y DEL DISEO DIGITAL 1.1Clasificacin de los sistemas digitales. Seal Una forma de dato que es usualmente concebida como una secuencia de valores de una escala cuantitativa (amplitud) registrada (medida, tabulada o graficada) contra el tiempo. Seal Analgica Es una seal que consiste de un voltaje variable continuo. Por ejemplo las seales que son generadas por fuentes de sonido son seales analgicas. Seal Digital Una forma de onda o seal cuyo voltaje en cualquier tiempo en particular tendr cualquier otro valor de un grupo de niveles discretos, generalmente 2; una seal de 2 niveles es llamada seal digital binaria o seal binaria. En los circuitos lgicos binarios, en los que solo 2 voltajes discretos son usados, un nivel corresponde al nivel lgico 1 (verdadero), usualmente el nivel alto, y otro al nivel lgico 0 (falso). Sistema Digital Cualquier sistema que maneja seales digitales (discretas). Clasificacin de los Sistemas Digitales Los sistemas digitales pueden ser de dos tipos: Combinacionales: Son aquellos en los que la salida del sistema slo depende de la entrada presente. Secuenciales: La salida depende de la entrada actual y de las entradas anteriores. Esta clase de sistemas necesita elementos de memoria que almacenen informacin del sistema previa a la actual. 1.2 Hardware Digital Proceso de diseo Un sistema combinacional a nivel de 1 bit es aquel que contiene como representacin bsica la tabla d verdad y como elemento bsico de informacin el bit.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD El diseo de un sistema combinacional a nivel de 1 bit consiste en transformar entre s las distintas representaciones del sistema a disear. El proceso de transformacin es: 1. 2. 3. 4. 5. 6. 7. 8. 9. Descripcin textual del sistema a disear Determinacin de las variables de entrada y salida Tabla de verdad Forma estndar (expresin booleana) Mapa de Karnaugh y/o tabular Quine-McCluskey Expresiones mnimas Expresiones NAND o NOR Diagrama lgico Implementacin mediante CIs (compuertas9

Diseo de Hardware digital Tarea 1 entregar conforme al formato F-EE-01para: - Licenciatura en informtica - Ingeniera en computacin - Ingeniera en comunicaciones y electrnica

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

MODULO 2
INTRODUCCIN A LOS CIRCUITOS LGICOS Y VHDL 2.1 lgebra de Boole y Simplificacin Lgica 2.1.1 Variables y funciones Una variable binaria puede tomar el valor de 0 o 1. Una funcin es una expresin formada por variables binarias. Las variables binarias se representan mediante las letras maysculas del abecedario comenzando con su primera letra (A, B, C,., n), donde el nmero mximo de variables en una funcin binaria ser representado por el bit: 2 n 1 . Las funciones se expresarn mediante operadores lgicos (AND, OR y NOT), parntesis y signos de igual. 2.1.2 Compuertas lgicas y circuitos Inversin o negacin (complemento NOT) Esta operacin se indica con una barra sobre la variable o por medio de un apstrofe en el lado superior derecho de la variable, en este curso emplearemos esta ltima notacin. El apstrofe () es un operador algebraico que invierte el valor de una variable, es decir, si A denota la seal de entrada de un inversor, entonces A representa el complemento de tal seal. Ejemplo S A = 0 entonces B = 1, donde B=A Ecuacin Entrada A B=A 0 1 Salida B 1 0

Tabla de verdad del inversor

Smbolo lgico del inversor o negacin (complemento)

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD Suma lgica (OR). La representacin matemtica de una suma lgica de dos variables se hace por medio un signo ms entre las dos variables. Ejemplo La suma lgica de las variables A y B se enuncia de la siguiente forma, X=A+B La suma lgica se describe de la forma en que si una de sus entradas esta en 1 la salida ser 1 en caso contrario (las dos entradas en 0), la salida ser 0. Entrada A Entrada B 0 0 1 1 0 1 0 1 Salida X 0 1 1 1

Tabla de Verdad de la funcin OR

Smbolo lgico para la compuerta OR. Multiplicacin lgica (AND) La representacin matemtica de una multiplicacin lgica de dos variables se hace por medio un signo asterisco (*) entre las dos variables. La multiplicacin lgica de las variables A y B se enuncia de la siguiente forma, X=A*B La multiplicacin lgica se describe de la forma que solo si sus dos entradas estn en 1 la salida ser 1 en caso contrario la salida estar en 0.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD Entrada A Entrada B Salida X 0 0 0 0 1 0 1 0 0 1 1 1 Tabla de verdad de la funcin AND

Smbolo lgico de la funcin AND

Circuitos lgicos

Circuito 74LS04 Hex Inverter

Configuracin de los pines del 74LS04

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

Circuito 74LS32 Quad 2-input Or Gate

Configuracin de los pines del 74LS32

Circuito 74LS08 Quad 2-input And Gate

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

Configuracin de los pines del 74LS08 Otras compuertas Xor y Xnor Estas operaciones lgicas se forman con las anteriores operaciones lgicas (And, Or y Not). La operacin lgica Xor tiene la siguiente forma X= AB + AB, donde estn incluidas dichas operaciones.

Smbolo lgico de la funcin lgica Xor

ENTRADA A ENTRADA B SALIDA X

0 0 1 1

0 1 0 1

0 1 1 0

Tabla de verdad de la funcin lgica Xor Ecuacin lgica y operador lgico X = A B

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD La operacin lgica Xnor tiene la siguiente forma X= AB + AB, donde estn incluidas dichas operaciones.

Smbolo lgico de la funcin Xnor

ENTRADA A ENTRADA B SALIDA X

0 0 1 1

0 1 0 1

1 0 0 1

Tabla de verdad de la funcin Xnor Ecuacin lgica y operador lgico X = A B Circuitos lgicos

Circuito 74LS86 Quad 2-input Exclusive Or Gate

Configuracin de los pines del 74LS86

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

Circuito 74HC7266 Quad 2-input exclusive Nor (CMOS)

Configuracin de los pines del 74HC7266 2.1.3 Diagramas lgicos A partir de una ecuacin lgica se realizar un diagrama lgico utilizando los smbolos lgicos anteriores conocidos. Comencemos con un ejemplo sencillo, del a siguiente ecuacin: X = A' B + B' C , primero determinaremos cuantos y que tipo de smbolos lgicos utilizaremos.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD Necesitamos 2 smbolos de la AND, para cada uno de los trminos de la suma lgica que se tiene, por tanto necesitaremos 1 smbolo de la OR y 2 smbolos de la NOT para A y B de cada trmino es decir: 2 smbolos AND para cada trmino

1 smbolo OR para sumar los dos trminos

2 smbolos NOT para A y B de cada trmino

El diagrama completo sera:

X = A' BC + B ' C + A' C '+A' B ' C '+AB '

Otro ejemplo ms complejo sera la siguiente ecuacin:

Y su diagrama lgico sera:

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

2.1.4 Tablas de verdad La tabla de verdad es la representacin ms comn del comportamiento de un sistema digital binario. En la tabla de verdad queda expresado de forma completa y sin ambigedades lo que ocurre en la salida del sistema digital en funcin de los valores de las variables de entrada. Se divide en dos partes entrada y salida: La entrada se coloca en la parte izquierda, y se compone de tantas columnas como variables de entrada haya. Tendr 2 n filas, donde n es el nmero de variables. Cada fila de la entrada es una combinacin distinta de las otras filas, y debe entenderse como una combinacin de valores de las variables de entrada que se propone al sistema digital para obtener su salida La salida se coloca a la derecha. Tiene el mismo nmero de filas que la entrada, y tantas columnas como variables de salida. El valor asignado a cada fila de cada columna (0 o 1) se obtiene como respuesta a la siguiente pregunta: Qu valor debe tomar la salida si el valor de la entrada es el representado por su fila, siendo conocido el comportamiento del sistema?

2.1.4 Leyes y reglas del algebra de Boole

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD L1. Propiedad conmutativa

a) A + B = B + A b) A * B = B * A

L2. Elemento identidad

a )0 + A = A b)1 * A = A

L3. Propiedad distributiva

a) A * ( B + C ) = A * B + A * C b) A + ( B * C ) = ( A + B ) * ( A + C )

L4. Elemento complementario

a ) A + A' =1 b) A * A' = 0

L5. Propiedad de idempotencia

a) A + A = A b) A * A = A

L6. Elemento nulo

a ) A +1 =1 b) A * 0 = 0

L7. Ley de convolucin

( A' )' = A

L8. Ley de absorcin

a) A + A * B = A b) A * ( A + B ) = A

L9. Propiedad asociativa

a) A * ( B * C ) = ( A * B) * C b) A + ( B + C ) = ( A + B ) + C

L10. Teorema del consenso

a ) AB + A' C + BC = AB + A' C b)( A + B )( A'+ )( B +C ) = ( A + B )( A'+ ) C C

Donde el trmino B*C es el consenso de los otros dos. L11. Teorema de Morgan
a )( A + B )' = A' B ' b)( A )' = A'+ ' B B

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD 2.2 Formas estndar de las expresiones booleanas Suma de Productos (SDP) Mintrminos La suma de productos de una funcin lgica es la suma de los mintrminos correspondientes a las lneas de la tabla de verdad para las que la funcin produce una salida igual a 1. La funcin obtenida es la suma de productos. Ejemplo Dada la siguiente tabla de verdad obtenga los mintrminos es decir, las combinaciones o filas donde la salida sea 1 Filas 0 1 2 3 4 5 6 7 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Funcin de salida F1 0 0 1 0 1 1 0 1

La funcin puede ser expresada conformando un trmino mnimo por cada combinacin de variables que producen un 1 en la funcin para luego obtener la suma de todos los trminos. La funcin lgica para la tabla se determina expresando las combinaciones 010, 100, 101 y 111 es decir las filas 2,4, 5 y 7 como A'*B*C', A*B'*C', A*B'*C y A*B*C: F1=

A,B,C

( 2,4,5,7)= A'*B*C' + A*B'*C' + A*B'*C + A*B*C.

Cada mintrmino de la funcin anterior representa una compuerta AND de tres entradas y la implementacin de la funcin es posible a travs de la aplicacin de la operacin OR a las salidas de las cuatro compuertas AND. Por tanto, el nmero total de compuertas AND depender del total de mintrminos de la expresin. Producto de sumas (PDS) Maxtrminos

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD El producto de sumas de una funcin lgica es la multiplicacin de los maxtrminos correspondientes a las lneas de la tabla de verdad para las que la funcin produce una salida igual a 0. La funcin obtenida es el producto de sumas. Ejemplo Dada la siguiente tabla de verdad obtenga los maxtrminos es decir, las combinaciones o filas donde la salida sea 0 Filas 0 1 2 3 4 5 6 7 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Funcin de salida F2 0 0 1 0 0 1 1 1

La funcin puede ser expresada conformando un trmino mximo para cada combinacin de variables que producen un 0 en la funcin y luego obtener el producto de todos los trminos. La funcin lgica para la tabla se determina expresando las combinaciones 000, 001, 011 y 110 como (A+B+C), (A+B+C'), (A+B'+C') y (A'+B+C). La funcin lgica es la siguiente: F2= A,B,C( 0,1,3,4)= (A+B+C)*(A+B+C')*(A+B'+C')*(A'+B+C).

Cada maxtrmino de la funcin anterior representa una compuerta OR de tres entradas y la implementacin de la funcin es posible a travs de la aplicacin de la operacin AND a las salidas de las cuatro compuertas AND. Por tanto, el nmero total de compuertas AND depender del total de mintrminos de la expresin. 2.2.1 Diseos con compuertas NAND y NOR Los circuitos combinacionales se construyen ms a menudo con compuertas NAND o NOR, que con compuertas AND y OR debido a que son ms comunes desde el punto de vista de hardware en la forma de circuitos integrados. La compuerta NAND se dice que es una compuerta universal porque cualquier sistema digital puede implementarse con ella.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

Smbolo lgico y funcin que realiza, incluso su igualdad con el Teorema de Morgan

Circuito 74LS00 Quad 2-input Nand Gate Entrada A 0 0 1 1 Entrada B 0 1 0 1 Salida X 1 1 1 0

Tabla de verdad de la funcin Nand

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

Implementacin de una funcin Booleana mtodo de diagrama de bloques Una forma conveniente de implementar un circuito combinacional con compuertas NAND es obtener las funciones booleanas simplificadas en trminos de AND, OR y NOT y convertir las funciones en la lgica NAND. La conversin de la expresin algebraica para operaciones AND, OR y NOT en operaciones NAND, por lo comn es bastante complicada debido a que implica un gran nmero de aplicaciones del teorema de De Morgan. Esta dificultad se evita por el uso de simple manipulaciones de circuito las siguientes simples reglas: 1. Dibujar el diagrama lgico con compuertas AND, OR y NOT a partir de la expresin algebraica 2. Dibujar un segundo diagrama lgico con la lgica NAND equivalente para cada compuerta AND, OR y NOT 3. Eliminar del diagrama cualquier doble negacin en cascada ya que la inversin doble no realiza una funcin lgica.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD Ejemplo de Implementacin de un circuito Lgico con Compuertas NAND F = A (B + CD) + BC PASO 1: Implementacin AND/OR/NOT

PASO 2: Sustitucin con funciones equivalentes NAND

PASO 3: Eliminar los pares de inversores en cascada

CIRCUITOS DIGITALES CON COMPUERTAS NOR

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD La funcin NOR es dual a la funcin NAND. Por esta razn, todos los procedimientos para la lgica NOR forman un dual de los procedimientos y reglas correspondientes desarrollados para la lgica NAND. La compuerta NOR se dice que es una compuerta universal porque cualquier funcin booleana puede implementarse con ella.

Smbolo lgico y funcin que realiza, incluso su igualdad con el Teorema de Morgan

Circuito 74LS02 Quad 2-input Nor Gate

Entrada A

Entrada B

Salida X

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD 0 0 1 1 0 1 0 1 1 0 0 0

Tabla de verdad de la funcin Nor

Implementacin de una funcin Booleana mtodo de diagrama de bloques

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD El procedimiento de diagrama de bloques para implementar funciones booleanas con compuertas NOR es similar al procedimiento para compuertas NAND: 1. Dibujar el diagrama lgico con compuertas AND, OR y NOT a partir de la expresin algebraica 2. Dibujar un segundo diagrama lgico con la lgica NOR equivalente para cada compuerta AND, OR y NOT 3. Eliminar del diagrama cualquier doble negacin en cascada ya que la inversin doble no realiza una funcin lgica. Ejemplo de Implementacin de un Circuito Lgico con Compuertas NAND F = A (B + CD) + BC PASO 1: Implementacin AND/OR/NOT

PASO 2: Sustitucin con funciones equivalentes NOR

PASO 3: Eliminar los pares de inversores en cascada

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

2.3 Aplicacin del Algebra de Boole para resolver problemas reales. Para la aplicacin real del algebra de Boole se parte de un enunciado el cual se convertir a una expresin de forma booleana del tipo que se requiera, y para esto se siguen 3 pasos: 1. Hallar una funcin de conmutacin que especifique el comportamiento deseado del circuito 2. Hallar una expresin algebraica simplificada de la funcin (a travs del algebra de Boole) 3. Implementar la funcin simplificada utilizando los elementos lgicos disponibles El ejemplo siguiente ilustra como pasar del enunciado de un problema directamente a una expresin algebraica que representa el comportamiento deseado del circuito. Un circuito de alarma se disea para que funcione del siguiente modo: La alarma sonar si y slo si la alarma esta activada y la puerta no esta cerrada, o si es despus de las 6 de la tarde y la ventana no esta cerrada. El primer paso para escribir una expresin algebraica que se corresponde con la declaracin anterior consiste en asociar una variable booleana con cada proposicin del enunciado. Esta variable tendr un valor 1 cuando la proposicin sea verdadera y un 0 cuando la proposicin sea falsa. Utilizaremos la siguiente asignacin de variables:

La alarma sonar X

si y slo si

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD La alarma esta activada A y o Es despus de las 6 de la tarde y C La ventana esta cerrada D La puerta esta cerrada B

Por tanto hay que asignar los valores de verdad a las variables de la siguiente forma: X=1 X=0 Suena alarma No suena alarma

Para que la alarma suene se tiene que: A=1 y B=0 (La palabra y indica la operacin lgica AND) Entonces A*B= Suena alarma C=1 y D=0 Entonces C*D= Suena alarma La palabra o indica la operacin lgica OR que es una alternativa y representada en forma booleana sera X = AB '+CD ' La implementacin del diagrama lgico sera:

2.4 Introduccin a las herramientas del Diseo asistido por computadora

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD Este tema se ver mediante software en clase con can, revisar en su disco el archivo Electronicworkbench_512 en formato winrar para descomprimir en t computadora a fin de utilizarlo como herramienta de diseo. Tarea 2 entregar conforme al formato F-EE-01, para: - Ingeniera en comunicaciones y electrnica

MODULO III

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD OPTIMIZACION DE FUNCIONES LOGICAS 3.1. Mtodos de minimizacin 3.1.1 Mapas de Karnaugh (3 variables) El mapa de Karnaugh se construye a partir de la tabla de verdad de la funcin lgica. El mapa por medio de una matriz de 8 celdas, representa los ocho mintrminos posibles que se pueden obtener con tres variables, en un arreglo de una matriz de 2x4. Por tanto, la primera fila contiene el primer valor posible ("0") y la segunda fila el valor ("1"). Las variables 2 y 3 se agrupan por columna y se distribuyen en las cuatro columnas de acuerdo a las combinaciones posibles para obtener los mintrminos requeridos. Sus valores son 00, 01, 10 y 11. Por ejemplo, la celda m2 corresponde al mintrmino 2, ubicado en la fila 0 y la columna 10. La unin de estos dos nmeros da el nmero 010, cuyo equivalente es el trmino ABC el decimal 2. Lnea 0 1 2 3 4 5 6 7 A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Mintrmino Mintrmino mx ABC m0 ABC m1 ABC m2 ABC m3 ABC m4 ABC m5 ABC m6 ABC m7 Funcin de Salida F(0,0,0) F(0,0,1) F(0,1,0) F(0,1,1) F(1,0,0) F(1,0,1) F(1,1,0) F(1,1,1)

La tabla muestra el mapa de Karnaugh para 3 variables.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

(b)

(c)

La caracterstica de ordenamiento de un mapa de Karnaugh radica en el cambio de un solo bit en los trminos de las celdas adyacentes de filas y columnas. En la tabla las entradas BC se colocan secuencialmente, cambiando cada vez una sola variable, por eso resulta el orden: 00, 01, 11 y 10.

Ejemplo: Con la siguiente tabla de verdad obtener mapa de Karnaugh y funcin booleana Lnea 0 1 2 3 4 5 6 7 A B C Salida F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1

El mapa de Karnaugh se configura de acuerdo a los mintrminos iguales a 1 y las celdas se agrupan como se muestra en la figura

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

El primer grupo se forma con los mintrminos m4, m5, m6 y m7 y el segundo grupo con los mintrminos m3 y m7. Del primer grupo resulta el trmino A ya que para las cuatro columnas de la tabla existen transiciones entre las variables B y C. El segundo grupo da como resultado el trmino BC por el cambio existente en la variable A. En total, la funcin queda reducida a la expresin: F = A + BC 3.1.1 Mapa de Karnaugh de cuatro variables La construccin de un mapa de Karnaugh de 4 variables es similar al de 3 variables. La diferencia radica en el nmero de variables de entrada. El mapa por medio de una matriz de 16 celdas, representa los 16 mintrminos posibles (2 4) que se pueden obtener con cuatro variables de entrada, en un arreglo de 4 x 4.

Lnea 0 1 2 3 4 5 6 7 8 9 10

A B 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0

C D Mintrmino 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD

Mintrmino mx m0 m1 m2 m3 m4 m5 m6 m7 m8 m9 m10

Funcin de Salida F(0,0,0,0) F(0,0,0,1) F(0,0,1,0) F(0,0,1,1) F(0,1,0,0) F(0,1,0,1) F(0,1,1,0) F(0,1,1,1) F(1,0,0,0) F(1,0,0,1) F(1,0,1,0)

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD 11 12 13 14 15 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 ABCD ABCD ABCD ABCD ABCD m11 m12 m13 m14 m15 F(1,0,1,1) F(1,1,0,0) F(1,1,0,1) F(1,1,1,0) F(1,1,1,1)

(b) Mapa de cuatro variables

(c)

Por ejemplo, la celda m9 corresponde al mintrmino 9, ubicado en la fila 10 y la columna 01. La unin de estos dos nmeros da el nmero 1001, cuyo equivalente es el trmino ABCD - el decimal 9. La minimizacin por medio de un mapa de 4 variables se puede efectuar con las celdas adyacentes entre s y las celdas de los bordes que se pueden concatenar para reducir la expresin. Por ejemplo, m13 y m15 son celdas adyacentes as como m0, m8, m2 y m10.

El mapa se construye colocando un 1 en las celdas correspondientes a los mintrminos presentes en la funcin de salida. Por ejemplo, para el trmino F(1,1,0,0)= ABCD = 1 se situara un 1 en la celda 1100. Para los mintrminos no

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD presentes en la funcin se pone un 0. Por ejemplo el trmino F(1,1,1,1)= ABCD=0, ser una celda con valor 0 en la celda 1111. Igual que en el mapa de 3 variables, se procede con la agrupacin de 1s, la determinacin del trmino producto correspondiente a cada grupo y la suma de los trminos producto obtenidos. Las reglas para reducir trminos en un mapa de Karnaugh de 4 variables son las siguientes: 1. Una celda representa un mintrmino, dando como resultado un trmino de cuatro literales. 2. Dos celdas agrupadas pueden representar la asociacin de dos mintrminos, dando como resultado un trmino de tres literales. 3. Cuatro celdas agrupadas pueden representar la asociacin de cuatro mintrminos, dando como resultado un trmino de dos literales. 4. Ocho celdas agrupadas pueden representar la asociacin de ocho mintrminos, dando como resultado un trmino de un literal. 5. Diecisis celdas agrupadas pueden representan un valor de funcin igual a 1. Ejemplo Simplifquese la funcin de Boole F2= (m1, m3, m8, m10, m12, m14)

Mapa de Karnaugh de la funcin F2. El primer grupo se forma con los mintrminos m1 y m3 y el segundo grupo se forma con los mintrminos m8, m10 y m12, m14.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD Del primer grupo resulta el trmino ABD ya que en la columna 1 no se presentan cambios para las variables A y B y se presenta transicin en la variable C en las columnas 2 y 3. El segundo grupo da como resultado el trmino AD. La razn radica en la simplificacin de la variable B en la tercera y cuarta fila y en la variable C en la primera y cuarta columna. Sumando los mintrminos obtenidos se tiene la ecuacin simplificada: F2 = ABD + AD

3.2 Dispositivos Lgicos Programables Este tema ser tarea para entregar en cuanto a los tipos de PLDs y su funcionamiento. Tarea 2 entregar conforme al formato F-EE-01, para: - Licenciatura en informtica - Ingeniera en computacin Tarea 3 entregar conforme al formato F-EE-01, para: - Ingeniera en comunicaciones y electrnica 3.3 Tabular de Quine-McCluskey El empleo del mapa de Karnaugh es conveniente cuando la funcin a minimizar no contiene ms de cinco o seis variables. En estos casos, empleamos un procedimiento sistemtico, llamado el algoritmo de Quine-McCluskey, el cual produce una expresin normalizada y simplificada. El algoritmo debe obedecer a un conjunto de pasos que se vern a travs de un ejemplo. Ejemplo Simplificar la funcin de Boole usando el algoritmo de Quine-McCluskey. F1 = F1 =
1.

(m1, m2, m3, m6, m7, m8, m9, m10, m15)

ABCD + ABCD+ ABCD + ABCD+ ABCD + ABCD + ABCD + ABCD+ ABCD.

Enumerar en una tabla todos los mintrminos en forma binaria, organizados segn el nmero de unos que contenga (as los grupos).

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD Mintrminos 1 2 8 3 6 9 10 7 15 A 0 0 1 0 0 1 1 0 1 B 0 0 0 0 1 0 0 1 1 C 0 1 0 1 1 0 1 1 1 D 1 0 0 1 0 1 0 1 1 Grupo Grupo 1

Grupo 2

Grupo 3 Grupo 4

Mintrminos agrupados segn la cantidad de unos

Entre los grupos adyacentes buscar los mintrminos que slo difieren en un bit en la misma posicin, para hallar los primeros implicantes primos.
2.

La metodologa consiste en comparar el primer mintrmino con el resto de los trminos del segundo grupo. As, los trminos del segundo grupo se comparan con los mintrminos del grupo siguiente. De la forma anterior, se procede con los dems mintrminos de los dems grupos. Los mintrminos utilizados se les pone una marca () con el fin de ir diferenciando los trminos utilizados y la variable apareada en el proceso se reemplaza con un guin para denotar la eliminacin de la variable. Los trminos no marcados en la tabla son los primeros implicantes primos (PIX). Los mintrminos utilizados se les pone una marca () con el fin de ir diferenciando los trminos utilizados y la variable apareada en el proceso anterior se reemplaza con un guin para denotar la eliminacin de la variable.

Mintrmino A B C D Mintrmino A B C D PIx Mintrmino A B C D PIx 1 0 0 0 1 1-3 0 0 - 1 PI2 2-6 - 3-7 0 - 1 - PI1

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD 2 8 3 6 9 10 7 15 0 1 0 0 1 1 0 1 0 0 0 1 0 0 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 0 1 1 1-9 2-3 2-6 2-10 8-9 8-10 3-7 6-7 7-15 0 0 1 1 0 0 0 0 0 0 0 1 1 0 1 1 1 0 1 1 1 1 0 0 0 1 1 PI3 2-3 - 6-7 0 - 1 -

PI4 PI5 PI6

PI7

Implicantes primos de la funcin F1 Construir una tabla que enumere los implicantes primos y los mintrminos contenidos por cada implicante primo. La letra X en la tabla 2.5.3 indica el mintrmino contenido en cada implicado por fila. Por ejemplo, en la tabla se observa en el primer rengln los mintrminos 2, 3, 6 y 7 para el primer implicante primo. El resto de la tabla se construye de forma similar.
3.

Implicante 1 2 3 6 7 8 9 10 15 Primo * PI1 XXXX PI2 X X PI3 X X PI4 X X PI5 XX PI6 X X * PI7 X X Seleccin de implicantes primos esenciales

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD En la tabla se seleccionan las columnas de los mintrminos que contengan solamente una cruz. En este ejemplo, hay dos mintrminos cuyas columnas tienen una sola cruz: 6 y 15. Es decir, la seleccin del primer implicado PI1 (AC) garantiza que el trmino mnimo 6 est incluido en la funcin. De la misma forma, el trmino mnimo 7 est cubierto por el primer implicado PI7 (BCD). Los primeros implicados que cubren los mintrminos con una sola cruz, se llaman primeros implicados esenciales (en la tabla se encuentran marcados con un asterisco) y son indispensables en la construccin de la funcin.
4.

Seleccionar en cada columna los mintrminos que estn cubiertos por los primeros implicados esenciales. Por ejemplo, el primer implicado esencial * PI1 (AC) cubre los mintrminos 2, 3, 6 y 7. De la misma forma, el primer implicado esencial *PI7 (BCD) cubre los mintrminos 7 y 15. Hasta el momento la seleccin de primeros implicados cubre los mintrminos 2, 3, 6, 7 y 15 excepto 1, 8, 9 y 10. Estos trminos mnimos deben ser seleccionados por medio de otros primeros implicados esenciales. En la tabla 2.5., la seleccin de los primeros implicados PI3 y PI6 garantiza el cubrimiento de los trminos mnimos 1, 8, 9 y 10.
5.

Implicante Primo PI2 *PI3 PI4 PI5 *PI6

1 8 9 10 X X X X X X X X

Seleccin de primeros implicados esenciales La funcin simplificada se obtiene de la suma de los primeros implicados hallados: F= PI1 + PI3 +PI6 + PI7 F= (0-1-) + (-001) + (10-0) + (-111) F = A'C + BCD + ABD + BCD

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

MODULO IV
CIRCUITOS ARITMTICOS 4.1. Representacin numrica posicional El sistema de numeracin decimal consta de 10 smbolos (dgitos), uno para cada uno de los nueve nmeros 19 y otro para el 0. Adems es necesaria una regla de uso de los smbolos para representar magnitudes que en este caso es posicional: a cada smbolo le corresponde un valor segn la posicin que ocupe. Recordemos que el sistema romano no es posicional, M siempre vale mil cualquiera que sea su posicin. Cuntos smbolos son necesarios? Por ejemplo, para leer un peridico es necesario dominar entre 3,000 y 4,000 palabras, siendo 8,000 las necesarias para un texto cientfico; as los chinos y japoneses han de conocer ese nmero de signos distintos (habilidad que les condiciona desde su formacin), mientras que el europeo deben conocer combinaciones de un menor nmero de smbolos, los 26 del alfabeto romano. Si trasladamos los 8,000 signos al campo de los dgitos, bastaran palabras de cuatro dgitos decimales para representarlos, mientras que en binario seran necesarias palabras de trece dgitos. Las reglas de formacin de palabras seran mucho ms sencillas en binario que en decimal, mientras la lectura sera mas sencilla en decimal que en binario. Por otra parte, para sumar nmeros decimales hay que saber una tabla con 100 casos que reducen a cuatro si los nmeros son binarios. En la vida diaria utilizamos el decimal sin discusin, pero por qu se usa el binario en los sistemas digitales? Las razones son varias: Fsica: actualmente los dispositivos elctricos y mecnicos slo presentan con facilidad dos estados distintos entre si. Interruptor: cerrado-abierto, transistor: corte-saturacin, etc. Lgica: las reglas de la lgica clsica son de tipo binario: verdadero-falso. Operatividad: las reglas de clculo binario son muy sencillas. Los sistemas digitales prefieren muchas operaciones sencillas que pocas complejas, al contrario que el hombre.

4.2. Conversin entre sistemas Decimal y Binario Conversin de Decimal a Binario Para la conversin de decimal a binario se emplean dos mtodos. El primero es divisiones sucesivas y el segundo es suma de potencias de 2. Por divisiones sucesivas

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD Se va dividiendo la cantidad decimal por 2, apuntando los residuos, hasta obtener un cociente cero. El ltimo residuo obtenido es el bit ms significativo (MSB) y el primero es el bit menos significativo (LSB). Ejemplo: Convertir el nmero 15310 a binario.

Ejemplo de conversin de decimal a binario El resultado en binario de 15310 es 100110012 Por sumas de potencias de 2 Este mtodo consiste en determinar el conjunto de pesos binarios cuya suma equivalga al nmero decimal. Ejemplo: Convertir el nmero 15310 a binario. 15310 = 27 + 24 + 23 + 20 = 128 + 16 +8 +1 15310= 100110012 Como se aprecia, si se cuenta con alguna familiaridad con las potencias de 2 este ltimo mtodo es ms rpido.

Conversin de Binario a Decimal

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD Un nmero binario se convierte a decimal formando la suma de las potencias de base 2 de los coeficientes cuyo valor sea 1. Ejemplo: Convertir el nmero 11002 a decimal. 11002 = 1x23 + 1x22 = 1210 4.3 Representacin octal y hexadecimal Sistema Octal El sistema octal es un sistema en base 8 y est formado por 8 dgitos. En un nmero octal, los pesos crecen de derecha a izquierda en potencias de 8. Peso: 8483828180 Decimal Sistema binario Octal 0 0000 0 1 0001 1 2 0010 2 3 0011 3 4 0100 4 5 0101 5 6 0110 6 7 0111 7 8 1000 10 9 1001 11 10 1010 12 11 1011 13 12 1100 14 13 1101 15 14 1110 16 15 1111 17 16 10000 20 17 10001 21 Sistema Hexadecimal

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD El sistema hexadecimal es un sistema en base 16 y consta de 16 dgitos diferentes que son: del 0 al 9 y luego de la letra A a la F, es decir 10 dgitos numricos y seis caracteres alfabticos. El sistema hexadecimal se usa como forma simplificada de representacin de nmeros binarios y debido a que 16 es una potencia de 2(24=16), resulta muy sencilla la conversin de los nmeros del sistema binario al hexadecimal y viceversa. Decimal Sistema binario Hexadecimal 0 0000 0 1 0001 1 2 0010 2 3 0011 3 4 0100 4 5 0101 5 6 0110 6 7 0111 7 8 1000 8 9 1001 9 10 1010 A 11 1011 B 12 1100 C 13 1101 D 14 1110 E 15 1111 F Conversin de Octal a Binario La conversin de octal a binario se facilita porque cada dgito octal se convierte directamente en 3 dgitos binarios equivalentes. Ejemplo: Convertir el nmero 7158 a binario. 7158 = (111001101)2 Conversin de Octal a Decimal

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD La conversin de un nmero octal a decimal se obtiene multiplicando cada dgito por su peso y sumando los productos: Ejemplo Convertir 47808 a decimal. 4780 = (4 x 83)+ (3x82)+ (8x81)+(0x80) = 2048+192+64+0= 2304 Conversin de Binario a Octal El mtodo consiste en hacer grupos de 3 bits hacia la izquierda y hacia la derecha del punto que indica las fracciones, hasta cubrir la totalidad del nmero binario. Enseguida se convierte cada grupo de nmero binario de 3 bits a su equivalente octal. Ejemplo Convertir el nmero 010101012 a octal.

Conversin de Hexadecimal a Binario La conversin de hexadecimal a binario se facilita porque cada dgito hexadecimal se convierte directamente en 4 dgitos binarios equivalentes. Ejemplo: Convertir el nmero 1F0C16 a binario. 1F0C16 = 11111000011002

Conversin de Hexadecimal a Decimal

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD En el sistema hexadecimal, cada dgito tiene asociado un peso equivalente a una potencia de 16, entonces se multiplica el valor decimal del dgito correspondiente por el respectivo peso y realizar la suma de los productos. Ejemplo Convertir el nmero 31F16 a decimal. 31F16 = 3x162 + 1x16 + 15 x 160 = 3x256 + 16 + 15 = 768 + 31 = 79910 Conversin de Binario a Hexadecimal El mtodo consiste en conformar grupos de 4 bits hacia la izquierda y hacia la derecha del punto que indica las fracciones, hasta cubrir la totalidad del nmero binario. Enseguida se convierte cada grupo de nmero binario de 4 bits a su equivalente hexadecimal. Ejemplo: Convertir el nmero 100111010102 a hexadecimal.

4.4 Suma de nmeros sin signo Suma Binaria La suma de dos cantidades binarias empieza con la suma de los dos dgitos menos significativos de los sumandos y un acarreo inicial de cero uno (Acarreo Cin). Esta operacin puede producir un bit de acarreo (Acarreo Cout) para la suma de la siguiente posicin significativa. En la tabla las entradas A, B y Cin denotan al primer sumando, el segundo sumando y el acarreo de entrada. Las salidas S y Cout representan a la suma y el acarreo de salida.

Sumando A Sumando B Acarreo Cin Acarreo Cout Suma S

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Suma binaria Ejemplo Efectuar la suma de 010110 y 101010. 1 1111 010110 + 101010 1 000000 4.4.1 Medio sumador El circuito combinacional que realiza la suma de dos bits se denomina sumador medio. La figura muestra el smbolo lgico de medio sumador. En el circuito las entradas son A y B y la salida S corresponde a la suma y Cout al acarreo de salida.
ACARREO COMPROBACION EN DECIMAL

0 0 0 1 0 1 1 1

0 1 1 0 1 0 0 1

22 + 42 64

Smbolo lgico del sumador medio

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD X 0 0 1 1 Y 0 1 0 1 Cout 0 0 0 1 S 0 1 1 0

Tabla de verdad del sumador medio La salida obtenida a partir de la tabla de verdad es: X + Y = Cout S El bit de acarreo Cout es 1, slo cuando A y B tienen el valor de 1; por tanto entre A y B se puede establecer una operacin AND: Cout = AB El bit de suma S es 1, slo si las variables A y B son distintas. El bit de acarreo es 0 a no ser que ambas entradas sean 1. Por consiguiente, la salida S puede expresarse en trminos de la operacin OR Exclusiva: S = AB + AB = A B

Circuito Lgico del Sumador Medio. 4.4.2 Sumador completo El sumador completo acepta dos bits y un acarreo de entrada y genera una suma de salida junto con el acarreo de salida. La tabla muestra la tabla de verdad del sumador completo. Las entradas A, B y Cin denotan al primer sumando, el segundo sumando y el acarreo de entrada. Las salidas S y Cout representan a la suma y el acarreo de salida.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD A B Cin Cout S 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1

Tabla de verdad del sumador completo La salida S en la tabla de verdad corresponde a la operacin OR- Exclusiva: S = ABCin + ABCin + ABCin+ ABCin S = Cin(AB + AB) + Cin (AB + AB) S = Cin(A B) + Cin (A B) S = A B Cin

Mapa para la salida Cout de un Sumador Completo. La salida Cout est dada por: Cout = AB + ACin + BCin

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

Circuito Lgico del Sumador Completo.

4.5. Nmeros con signo Complementos Los complementos se utilizan para operaciones de sustraccin y manipulaciones lgicas. Para un sistema base r existen dos complementos: el complemento de r y complemento de (r- 1). En el caso de los nmeros binarios seria complemento de dos y complemento de uno respectivamente. El complemento 1 es til en manipulaciones lgicas y el complemento 2 se utiliza en operaciones aritmticas. NMEROS NEGATIVOS: Existen varias formas de representacin de los nmeros binarios negativos, todas utilizan un bit extra para indicar el signo (tradicionalmente el MSB), tal que ste es 0 para los nmeros positivos y 1 para los negativos, o al revs. Veremos cuatro formas de las cuales la primera, sera la equivalente en binario de la forma en que entendemos y operamos los nmeros decimales y la segunda, es la que utilizan normalmente las unidades aritmticas binarias.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD As como en base 10 expresamos +5 y -5, en binario - operando en 8 bits y reservando el primero para el signo - podemos poner: 00000101 =+5 y 10000101 = -5

Habr dos representaciones para el cero (como en decimal): 00000000 = +0 y 10000000 = -0 Con los 8 bits se pueden representar los nmeros en el rango: +127 = 01111111 a -127 = 11111111 Para poder, por ejemplo, sumar dos nmeros en este esquema, se deben comparar los signos: si son iguales, sumar las cantidades y colocar el signo comn y si son distintos, comparar los nmeros, restar el menor del mayor y colocar el signo del mayor (es lo que hacemos en base 10). 4.5.1 Suma y resta Resta binaria en complemento A1 Dada la siguiente resta se siguen los pasos siguientes: 11001 (Minuendo) -10001 (Sustraendo) Paso 1. Se obtiene el A1 del sustraendo 10001 01110 A1 Paso 2. Se suma al minuendo 11001 +01110 100111 Paso 3P. La presencia de desbordamiento (overflow 1) indica un resultado positivo, por tanto ese bit se suma al LSB del resultado 00111 + 1 01000

25 17 = 8

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD Paso 3N. Si no hay desbordamiento (overflow), entonces el resultado es negativo y para obtener el resultado verdadero se saca el complemento A1 del resultado del paso 2. Resta binaria en complemento A2 Dada la siguiente resta se siguen los pasos siguientes: 1011 (Minuendo) - 101 (Sustraendo) Paso 1. Se obtiene el complemento A2 del sustraendo 0100 1011 A1 1011 + 1 1100 A2 Paso 2. Se suma al minuendo 1011 +1100 10111 Paso 3P. El desbordamiento (overflow 1) indica resultado positivo, el overflow se ignora y ese es el resultado 0111 7 10 4 = 7

Paso 3N. Si no hay overflow nos indica que el resultado es negativo, por tanto se obtiene el complemento A2 del resultado del paso 2.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD 4.5.2 Unidad sumadora y restadora

74LS83 4-BIT BINARY FULL ADER Con este CI integraremos una unidad sumadora y restadora, as mismo como ver su diagrama lgico en expresiones booleanas. 4.5.3 Desbordamiento aritmtico Este se da cuando en una suma aritmtica binaria el resultado excede la cantidad de bits que maneja la operacin, es decir, sumamos dos palabras binarias de 4 bits cada una (en el supuesto de que nuestro bus de datos e instrucciones fuera de esa magnitud), y el resultado fuera una palabra de 5 bits, ese ltimo bit (MSB), sera el desbordamiento (overflow). A esto se le llama desbordamiento (overflow), pues ese 5 bit no podra registrarse en nuestro bus, y esto o ocasiona la suma aritmtica. 4.6 Diseo de circuitos aritmticos con el uso de workbench Este tema ser revisado en clase ya que expondrn sus diseos. Tarea 3 entregar conforme al formato F-EE-01 para: - Licenciatura en informtica - Ingeniera en computacin Tarea 4 entregar conforme al formato F-EE-01 para: - Ingeniera en comunicaciones y electrnica

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD 4.7 Multiplicacin de nmeros sin signo La multiplicacin de dos cantidades binarias es necesario considerar lo siguiente: Multiplicando A Multiplicador B Multilplicacin (A*B) 0 0 0 0 1 0 1 0 0 1 1 1 Tabla de una multiplicacin binaria La multiplicacin binaria cumple las mismas reglas de la multiplicacin decimal. En el prximo ejemplo se ilustrar la multiplicacin binaria. Ejemplo: multiplicar dos palabras binarias de 4bits cada una

Multiplicacin binaria Donde P0 es la sumatoria de los resultados de la multiplicacin por columna, P1 igual con su respectiva columna, as sucesivamente hasta P7. 4.8 Multiplicacin de nmeros con signo Se representan los operandos en complemento 2 y el resultado tambin se obtiene en complemento 2. El ltimo multiplicando desplazado se niega.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD 4.9 Otras representaciones numricas En base a los conocimientos adquiridos en temas anteriores a como trabajar con sistemas numricos distintos, en este tema nos compete a generar sistemas numricos con las mismas reglas que los dems. 4.9.1 Nmeros con punto fijo Formemos un sistema numrico base 3 para ejemplificar de forma clara este tema: Primero pongamos el marco terico con el cual funciona el sistema binario y como segundo paso lo aplicamos al sistema que queremos generar 1. Cantidad de smbolos utilizados: 2 (0 y 1) 2. Se establecen los pesos segn la posicin que ocupan en la palabra Para nuestro sistema base 3 establecemos el nmero de smbolos a utilizar que sern 3 (0, 1 y 2). Los pesos que tendrn segn su posicin seran de la siguiente manera
1 3 n .... 3 2 313 0

Ejemplo escribimos una palabra en base 3: 10213 para convertirla a decimal utilizamos estas potencias expuestas anteriormente segn la posicin
(1 * 33 ) + (0 * 3 2 ) + ( 2 * 31 ) + (1 * 3 0 ) = 34 por lo tanto 10213 en decimal es 34 y con

esto generamos un sistema numrico de punto fijo con una base distinta a las ms utilizadas. 4.9.2 Nmeros con punto flotante Para la conversin de nmeros con punto flotante (sabemos que en decimal se llama punto decimal, pero para fines didcticos lo llamaremos punto flotante), a binario con punto flotante se emplean el siguiente mtodo. Por suma de potencias de 2 Emplea la misma metodologa de la suma de potencias de 2 pero se trabaja con potencias negativas.

Ejemplo

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD Convertir el nmero 0,87510 a binario. 0,87510 = (2-1) + (2-2) + (2-3) = 0,5 + 0,25 + 0,125 = 0,1112 Por multiplicaciones sucesivas La conversin de nmeros decimales fraccionarios a binario se realiza con multiplicaciones sucesivas por 2. El nmero decimal se multiplica por 2, de ste se extrae su parte entera, el cual va a ser el MSB y su parte fraccional se emplea para la siguiente multiplicacin y seguimos sucesivamente hasta que la parte fraccional se vuelva cero o maneje un error moderado. El ltimo residuo o parte entera va a constituir el LSB. Ejemplo Convertir el nmero 0,87510 a binario.

Nmero N 0,875 0,75 0,5

NX2 1,75 1,5 1,00

Parte entera Peso 1 MSB 1 1 LSB .

El resultado en binario de 0,87510 es 0,1112 4.9.3 Representacin decimal codificado en binario Este cdigo no es cclico, ni continuo, pero s ponderado y autocomplementario. Tarea 5 entregar conforme al formato F-EE-01 para: - Ingeniera en comunicaciones y electrnica

4.9.4 Cdigo de caracteres ASCII

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

Binario 0000 000 0 0000 000 1 0000 001 0 0000 001 1 0000 010 0 0000 010 1 0000 011 0 0000 011 1 0000 100 0 0000 100 1 0000 101 0 0000 101 1 0000 110 0 0000 110 1 0000 111 0

Decimal 0

Hex 00

Abreviatura NUL

Repr ^@

AT

Nombre/Significado Caracter Nulo

01

SOH

^A

Inicio de Encabezado

02

STX

^B

Inicio de Texto

03

ETX

^C

Fin de Texto

04

EOT

^D

Fin de Transmisin

05

ENQ

^E

Enquiry

06

ACK

^F

Acknowledgement

07

BEL

^G

Timbre

08

BS

^H

Retroceso

09

HT

^I

Tabulacin horizontal

10

0A

LF

^J

Line feed

11

0B

VT

^K

Tabulacin Vertical

12

0C

FF

^L

Form feed

13

0D

CR

^M

Carriage return

14

0E

SO

^N

Shift Out

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

0000 111 1 0001 000 0 0001 000 1 0001 001 0 0001 001 1 0001 010 0 0001 010 1 0001 011 0 0001 011 1 0001 100 0 0001 100 1 0001 101 0 0001 101 1 0001 110 0 0001 110 1 0001 111 0 15 0F SI ^O Shift In

16

10

DLE

^P

Data Link Escape Device Control 1 oft. XON Device Control 2 Device Control 3 oft. XOFF Device Control 4

17

11

DC1

^Q

18

12

DC2

^R

19

13

DC3

^S

20

14

DC4

^T

21

15

NAK

^U

Negative Acknowledgement

22

16

SYN

^V

Synchronous Idle

23

17

ETB

^W

End of Trans. Block

24

18

CAN

^X

Cancel

25

19

EM

^Y

End of Medium

26

1A

SUB

^Z

Substitute

27

1B

ESC

^[ or ESC

Escape

28

1C

FS

^\

File Separator

29

1D

GS

^]

Group Separator

30

1E

RS

^^

Record Separator

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

0001 111 1 0111 111 1 31 1F US ^_ ^?, Delete, or Backspace Unit Separator

127

7F

DEL

Delete

5.1 Multiplexores Un multiplexor es un circuito combinacional que selecciona una de n lneas de entrada y transmite su informacin binaria a la salida. La seleccin de la entrada es controlada por un conjunto de lneas de seleccin. La relacin de lneas de entrada y lneas de seleccin est dada por la expresin 2n, donde n corresponde al nmero de lneas de seleccin y 2n al nmero de lneas de entrada. Multiplexor de 2 entradas El multiplexor se caracteriza por tener dos lneas de entrada, una lnea de seleccin y una de salida. El smbolo lgico de un multiplexor de dos entradas. En el multiplexor, las entradas son I0 e I1 y la seleccin viene dada por el valor de la entrada S. El valor de la salida Y depende de los valores lgicos ingresados en los cuadros de texto para las variables I0, I1 y S. Por ejemplo, s I0=0, I1=1 y S=0, entonces Y=I0=0.

S Y 0 I0 1 I1 Tabla de verdad de un multiplexor de dos entradas

Multiplexor 2 a 1 Multiplexor de 4 entradas

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD El multiplexor de 4 entradas es un multiplexor de 4 lneas a 1. La figura muestra el diagrama de bloques del multiplexor. Las entradas son I0, I1, I2 e I3 y la seleccin viene dada por las entradas S0 y S1. El valor de la salida Y depende de los valores lgicos presentes en las entradas de datos y la seleccin.

Multiplexor 4 a 1

La tabla de verdad se muestra en la tabla 3.6.2. Por ejemplo, s I0=1, I1=1, I2=0, I3=1 y S1=1, S0=0 entonces Y=I2=0. Entrada de Seleccin de datos S1 0 0 1 S0 0 1 0 Entrada Seleccionada Y I0 I1 I2

1 1 I3 Tabla de verdad de un multiplexor de cuatro entradas. El problema consiste en definir un conjunto de expresiones para construir el circuito lgico. La ecuacin en cada fila, se obtiene a partir del dato de entrada y la entrada de seleccin de datos: La salida es Y= I0, s S1=0 y S0=0. Entonces Y = I0S1S0. La salida es Y= I1, s S1=0 y S0=1. Entonces Y = I1S1S0. La salida es Y= I2, s S1=1 y S0=0. Entonces Y = I2S1S0. La salida es Y= I3, s S1=1 y S0=1. Entonces Y = I3S1S0. Sumando lgicamente las ecuaciones anteriores:

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD Y = I0S1S0 + I1S1S0 + I2S1S0 + I3S1S0

Circuito Lgico de un multiplexor 4 a 1 5.1.1 Sntesis de funciones lgicas mediante multiplexores. Cualquier funcin booleana puede ser implementada con un multiplexor. Por ejemplo, una funcin de cuatro variables se implementa con un multiplexor de 8:1, y una de tres variables con un multiplexor de 4:1. Para implementar una funcin con un multiplexor: Una de las lneas de entrada de la funcin se va a asignar a las entradas del multiplexor. El resto de entradas se utiliza como lneas de control del multiplexor La funcin debe ser manipulada hasta que en todos sus trminos aparezcan todas las lneas de entrada asociadas a las lneas de control del multiplexor La funcin ( f ) debe ser reescrita hasta su forma normal disyuntiva A la vista de la forma normal, asociaremos cada entrada del multiplexor el valor correspondiente de la lnea elegida en el primer punto

Tarea 6 entregar conforme al formato F-EE-01 para: - Ingeniera en comunicaciones y electrnica 5.2 Decodificadores Un decodificador es un circuito lgico cuya funcin es indicar la presencia de cierto cdigo en sus lneas de entrada con un nivel predeterminado a la salida. El procedimiento consiste en interpretar el cdigo de n lneas de entrada con el fin

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD de activar un mximo de 2n lneas a la salida. Si el cdigo de entrada tiene combinaciones no usadas o de no importa, la salida tendr menos de 2n salidas. La caracterstica predominante en los decodificadores es un mayor nmero de salidas con respecto al nmero de entradas. El diagrama de bloques se muestra en la figura.

Diagrama de bloques de un Decodificador n x 2n. 5.3 Demultiplexores Un demultiplexor es un circuito combinacional que recibe informacin en una sola lnea y la transmite a una de 2n lneas posibles de salida. La seleccin de una lnea de salida especfica se controla por medio de los valores de los bits de n lneas de seleccin. La operacin es contraria al multiplexor. La figura muestra el diagrama de bloques del demultiplexor.

Diagrama de Bloques del Demultiplexor.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD La figura muestra un demultiplexor de 1 a 4 lneas. Las lneas de seleccin de datos activan una compuerta cada vez y los datos de la entrada pueden pasar por la compuerta hasta la salida de datos determinada. La entrada de datos se encuentra en comn a todas las AND.

Circuito Lgico de un Demultiplexor de 1 a 4 lneas. El decodificador de la figura funciona como un demultiplexor si la lnea E se toma como lnea de entrada de datos y las lneas I0 e I1 como lneas de seleccin. Observe que la variable de entrada E tiene un camino a todas las salidas, pero la informacin de entrada se dirige solamente a una de las lneas de salida de acuerdo al valor binario de las dos lneas de seleccin I0 e I1. Por ejemplo si la seleccin de las lneas I0I1 = 10 la salida Y2 tendr el mismo valor que la entrada E, mientras que las otras salidas se mantienen en nivel bajo.

Circuito Lgico de un Decodificador/Demultiplexor. En consecuencia, como las operaciones decodificador y demultiplexor se obtienen del mismo circuito, un decodificador con una entrada de activacin se denomina decodificador/demultiplexor; siendo la entrada de activacin la que hace al circuito un demultiplexor.

E I0 I1 Y0 Y1 Y2 Y3 1 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD 0 1 0 1 1 0 1 0 1 1 1 1 1 0 Tabla de verdad de un decodificador/demultiplexor 5.4 Codificadores Un codificador tiene 2n o menos lneas de entrada y n lneas de salida. Por ejemplo, en una de las entradas se puede ingresar un dgito decimal u octal y generarse un cdigo de salida en BCD o binario. La funcin de los codificadores es inversa a la de los decodificadores. Los codificadores se utilizan tambin para codificar smbolos diferentes y caracteres alfabticos. Codificador Binario El codificador binario tiene 2n entradas y n salidas. Slo, una sola de las entradas puede estar activada. La salida suministra el valor binario correspondiente a la entrada activada. Este tipo de decodificador opera en forma contraria a los decodificadores de 2 a 4, 3 a 8, estudiados antes. Codificador de 8 a 3. El codificador 8 a 3 tiene 8 entradas (I0 a I7), una para cada uno de los ocho dgitos y 3 salidas que conforman el nmero binario equivalente (A0 a A2). La figura muestra en el diagrama de bloques del codificador.

Codificador de 8 a 3

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

Entradas

Salidas

I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 Tabla de verdad de codificador de 8 a 3. En la tabla de verdad, A0 tiene un 1 lgico para las columnas de entrada con subndice impar. La salida A1 es 1 en las columnas I2, I3, I6 e I7 y la salida A2 es 1 en las columnas I4, I5, I6 e I7. Las expresiones lgicas son las siguientes: A0 = I1 + I3 + I5 + I7 A1 = I2 + I3 + I6 + I7 A2 = I4 + I5 + I6 + I7 Por ejemplo, s est activada la entrada 3, la salida es 011. El circuito se construye con compuertas OR y se muestra en la figura

Circuito lgico del codificador 8 a 3.

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

5.5 Convertidores de cdigo Un conversor es un dispositivo cuyo objetivo es transformar informacin numrica codificada en un determinado cdigo a otro cdigo. Las conversiones ms tpicas son binario-BCD y BCD-binario. Un conversor puede obtenerse de diferentes formas: Disendolo como un circuito combinacional a nivel de bit Utilizando la lgica combinatoria modular en 1 CI Utilizando sumadores para convertir BCD a binario

5.6 Circuitos de comparacin aritmtica Los circuitos comparadores son sistemas combinacionales que comparan la magnitud de dos nmeros binarios de n bits e indican cul de ellos es mayor, menor o s existe igualdad entre ellos. Existen varias configuraciones de circuitos de un nivel sencillo a uno ms complejo para determinar relaciones de magnitud. Comparador de Magnitudes de un Bit La comparacin de dos bits se puede realizar por medio de una compuerta OR exclusiva o una NOR exclusiva. La salida del circuito es 1 si sus dos bits de entrada son diferentes y 0 si son iguales. La figura muestra el circuito comparador de dos bits.

Comparador de magnitudes de un bit

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

Comparador de Magnitudes de Dos Bits Los nmeros A y B de dos bits en orden significativo ascendente a descendente se ordenan de la siguiente forma: A = A1 0 A 0 B = B1 B En un comparador de dos bits se utilizan dos compuertas OR Exclusiva. El comparador se muestra en la figura 3.8.2. Los bits ms significativos se comparan en la compuerta 1 y los dos menos significativos en la compuerta 2. En el caso de nmeros iguales, los bits tambin son iguales, teniendo como salida en cada XOR el valor 0. Cada XOR se invierte y la salida de la compuerta AND tendr un 1. En nmeros diferentes, los bits sern diferentes y la salida de cada XOR ser 1.

Comparador de magnitudes de dos bits. Comparador de magnitudes de cuatro bits En el diagrama se muestra un comparador de magnitud de cuatro bits. Las entradas son A y B y las salidas son las tres variables binarias A>B, A=B y A<B. Escribiendo los coeficientes de los nmeros A y B en orden significativo de ascendente a descendente: A = A3 2 1 0 = Ai+3 i+2 i+1 i A A A A A A 2 1 0 = Bi+3 i+2 i+1 i B = B3 B B B B B B

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD

Comparador de magnitudes de cuatro bits. Salida A=B Los dos nmeros son iguales si todos los nmeros del mismo peso son iguales, es decir A3=B3, A2=B2, A1=B1 y A0=B0. La igualdad de los nmeros Ai y Bi se determina comparando los coeficientes segn el valor 0 1 para los dos bits. En la comparacin se emplea la variable yi. Esta variable binaria es igual a 1 si los nmeros de entrada A y B son iguales, de lo contrario ser igual a 0. Por consiguiente, la comparacin de dos bits en la posicin i de un nmero, est dada por: yi (Ai=Bi) = AiBi + AiBi = (Ai i)' B La variable binaria A=B es igual a 1 solamente si todos los pares de dgitos de los nmeros son iguales. Tarea 4 entregar conforme al formato F-EE-01 para: - Licenciatura en informtica - Ingeniera en computacin Proyecto entregar conforme al formato F-EE-01 para: - Ingeniera en comunicaciones y electrnica

ACADEMIA DE ELECTRONICA Y SISTEMAS DIGITALES AESD 5.7 VHDL para circuitos combinacionales Utilizando la declaracin de funciones booleanas en VHDL se ver como formar una entidad donde se describen todas las variables de entrada e intermedias as como la(s) salida(s). Para las arquitecturas se utilizan las entidades VHDL y aqu solamente declaramos variables de entrada y salida(s), sin importarnos la estructura interna previamente definida por una entidad.