Buses del Sistema

Los componentes individuales de la placa del sistema estn conectados entre s por sistemas de conexin mltiple conocidos como buses. El bus de sistema est dividido en tres componentes lgicos; el bus de direcciones, el bus de datos y el bus de control. El bus direcciones especifica las posiciones de memoria (direcciones) para las transferencias de datos. El bus datos contiene los datos transferidos, este es bidireccional, es decir, permite escribir datos en la CPU y leerlos desde la CPU. El bus de control contiene varias lneas que se usan para dirigir seales de sincronismo y control a travs del sistema. Existen muchos tipos de bus, por ejemplo los buses ISA y PCI las mquinas de IBM, son formas populares de conectar perifricos al sistema.

de de

en

BUS DEL SISTEMA

El bus de direcciones especifica las posiciones de memoria (direcciones) para las transferencias de datos.

El bus de datos contiene los datos transferidos, este es bidireccional, es decir, permite escribir datos en la CPU y leerlos desde la CPU

El bus de control contiene varias lneas que se usan para dirigir seales de sincronismo y control a travs del sistema.

El bus es un camino paralelo que conecta una fuente con un destino siempre y cuando tenga una interfaces elctrica compatible.El conjunto de lnea que lo forma es nombrado ancho del bus, sta determina la cantidad de bits de informacin que puede viajar a la vez entre la CPU y los componentes. En toda computadora digital existen diferentes tipos de dispositivos conectados al Bus, unos de forma activa y otros de forma pasiva. Los dispositivos de forma activa son aquellos que pueden realizar transferencias de informacin a travs de Bus (denotados como Master), mientras los que solicitan informacin son considerados como dispositivos pasivos (denotados como Slave). Se conoce que algunos de estos dispositivos pueden operan en ambas formas.

A menudo las seales binarias que emiten los dispositivos no son lo suficientemente fuertes para activar el Bus, en especial si este es relativamente largo o tiene muchos dispositivos conectados. Por esta razn la mayora de los dispositivos se conectan al Bus a travs de una pastilla denominada manejador del Bus para los dispositivos Master, que es en esencia un amplificador digital. En forma parecida, los dispositivos Slave se conectan por medio de receptor del Bus, los que poseen ambas funcionalidad poseen una pastilla llamada transmisor receptor del Bus. Otros aspectos relevantes en el diseo de buses adems del nmero de direcciones y de los valores que puede tratar son: y Sincronizacin del Bus y Mecanismo de Arbitraje y Manejo de Interrupciones Sincronizacin del Bus La sincronizacin del bus no es ms que el mecanismo que ste utiliza para efectuar las diferentes transferencias de datos, sin que colisionen los mismos. Existen buses en donde la transferencia se realiza a intervalos de tiempo determinados y otros no utilizan este intervalo de tiempo. A continuacin analizaremos estos dos tipos de buses: Sncronos y Asncronos. Buses Sncronos Son aquellos en que las operaciones de recepcin y transmisin de la informacin se realizan a intervalos de tiempos discretos, sincronizados por un oscilador de cristal que emite ondas cuadradas (Reloj).Entre sus lneas de control se incluye una seal de reloj. El protocolo parala comunicacin es fijo y est gobernado por la seal de reloj) se asume que los envosllegan correctamente. Ventajas: Puede funcionar a gran velocidad y se puede implementar con un sistema secuencialsencillo. Inconvenientes: No es adecuado para mezclar dispositivos con grandes diferencias de velocidad. Su diseo tiene que ser muy cuidadoso. Problema del sesgo del reloj (clockskew).Los buses de memoria suelen ser sncronos.

Buses Asncronos Son aquellos en que las operaciones de recepcin y transmisin de la informacin no se realizan regidas por un reloj maestro, la longitud de los ciclos del Bus pueden ser cualquiera que se necesite y no se requiere que sea la misma para cada uno de los dispositivos conectados al sistema. Las transmisiones de datos se coordinan con un protocolo dehandshaking entre emisor y receptor: un evento origina el siguiente, y as sucesivamente. Ventajas: Permite la conexin de dispositivos de un amplio rango de velocidades diferentes.Escalan mejor tanto con el nmero de dispositivos como con los cambios tecnolgicos enlos mismos. No hay problemas de sesgo de reloj, por lo que permite distancias ms largas. Inconvenientes: Es ms lento, debido a la sobrecarga introducida para sincronizar a emisory receptor. Puede necesitar un cierto nmero de lneas de control adicionales para implementarel protocolo. Es ms difcil predecir el tiempo que va a llevar una determinadatransaccin.Los buses de E/S son habitualmente asncronos.

Temporizacin Otro ejemplo diferente de protocolo handshaking para realizar una lectura asncrona:

El protocolo comienza con el maestro (el procesador, por ejemplo) poniendo unadireccin de memoria en el bus de datos y activando la seal de peticin de lectura (ReadReq). 1. El esclavo (la memoria, por ejemplo) ve la peticin y coge la direccin de memoria del bus de datos, activando la seal de aceptacin (ACK). 2. El maestro ve activa la seal de ACK y libera el bus de datos y desactiva la seal de peticin de lectura, que sirve de aviso al esclavo. 3. El esclavo ve la desactivacin de la seal de peticin y contesta as mismo con la desactivacin de la seal de ACK. 4. Cuando el esclavo tiene listo el dato a leer lo pone en el bus y activa la seal que indica que el dato esta listo (DataReady).

5. El maestro ve la seal DataReady, con lo que sabe que el dato est listo en el bus y realiza su lectura. Cuando completa la operacin activa la seal de ACK. 6. El esclavo ve la seal de ACK, lo que le dice que el maestro ya tiene el dato ledo, y desactiva la seal DataReady y libera el bus de datos. 7. Por ltimo, el maestro responde a la desactivacin de DataReady con la bajada de su seal de ACK, lo que da por concluida la transmisin. Ciclos de Bus Es el tiempo que consume el microprocesador para ejecutar algunas de las siguientes operaciones bsicas tales como y Lectura a memoria y Escritura a memoria y Lectura a un puerto y Escritura a un puerto y Acceso directo a memoria (DMA) y Reconocimiento de interrupcin

Ciclo de lectura en memoria Permite a la CPU obtener informacin (dato) almacenado en la memoria. Pasos 1. La CPU actualiza el valor del Bus de direcciones con la direccin especificada en el operando fuente de una instruccin. 2. Activa la seal MEMR del microprocesador, la cual indica que se puede acceder al dato apuntado por la direccin especificada. 3. La memoria pone en el Bus de Dato la informacin de la direccin especificada. 4. La CPU toma la informacin del Bus y la deposita en registro interno. Ciclo de lectura a puerto Permite a la CPU obtener informacin(dato) desde un perifrico a travs de un puerto. 1. La CPU actualiza el valor del Bus de direcciones con la direccin especificada en el operando fuente de una instruccin. 2. Activa la seal IOR del microprocesador, la cual indica que se puede acceder al dato desde el perifrico apuntado por la direccin. 3. La memoria pone en el Bus de Dato la informacin de la direccin especificada. 4. La CPU toma la informacin del Bus y la deposita en registro interno.

Estructura del bus Clasificacin segn las caractersticas elctricas: 1. Unidireccionales con un transmisor y mltiples receptores 2. Unidireccionales con mltiples transmisores y un nico receptor 3. Bidireccionales Algunas lneas de control tpicas son: 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. Escritura en memoria (MemoryWrite) Lectura de memoria (MemoryRead) Escritura de E/S (I/O Write) Lectura de E/S (I/O Read) Transferencia reconocida (Transfer ACK) Peticin de bus (Bus Request) Cesin de bus (Bus Grant) Peticin de interrupcin (InterruptRequest) Interrupcin reconocida(Interrupt ACK) Reloj (Clock) Inicio (Reset)

Esquemas de arbitraje El arbitraje del bus es un mecanismo que permite administrar el uso del mismo. Los diferentes dispositivos pueden acceder al uso del bus del sistema, sin que se produzcan colisiones. Gestin del uso del bus por parte de mltiples maestros. Dos factores a considerar: Prioridad Imparcialidad (fairness)

Clasificacin genrica de tcnicas de arbitraje: Arbitraje en serie (daisychainarbitration). La lnea de concesin de bus (grant ) recorre los dispositivos desde el ms hasta el menos prioritario. Las prioridades se determinan as en funcin de la posicin del dispositivo en el bus.

Arbitraje paralelo centralizado. Se utilizan mltiples lneas de peticin, por las que los diferentes dispositivos piden acceso al bus de forma independiente. Un rbitro centralizado selecciona uno de entre los dispositivos que han solicitado el bus y le notifica que ahora es el maestro del bus.

Arbitraje distribuido por autoseleccin. Se emplean tambin mltiples lneas de peticin de bus, pero ahora cada dispositivo determina de forma independiente si l es el solicitante de mayor prioridad sin necesidad de un rbitro . Arbitraje distribuido por deteccin de colisin. Cada dispositivo solicita de forma independiente el bus. En caso de mltiplex peticiones simultneas de bus se produce una colisin. Una vez detectada la colisin se aplica un esquema que determine el dispositivo que ser maestro de bus entre las partes en colisin.

Memoria Son los circuitos que permiten almacenar y recuperar la informacin. En un sentido ms amplio, puede referirse tambin a sistemas externos de almacenamiento, como las unidades de disco o de cinta. Por lo general se refiere slo al semiconductor rpido de almacenaje (RAM) conectado directamente al procesador.

La memoria de un ordenador se puede definir como los circuitos que permiten almacenar y recuperar la informacin. En un sentido ms amplio, puede referirse tambin a sistemas externos de almacenamiento, como las unidades de disco o de cinta. Hoy en da se requiere cada vez ms memoria para poder utilizar complejos programas y para gestionar complejas redes de computadores. Propiedades de la memoria y Capacidad de la memoria y Tiempo de acceso y Costos por bit CAPACIDAD DE LA MEMORIA La capacidad de la memoria o capacidad de almacenamiento viene definida por el nmero de bits de almacenamiento existente y el nmero de la longitud de palabras, la capacidad de la memoria se indica en Kbytes, en un sistema la capacidad puede ampliarse indefinidamente, sin que tengan que cambiarse las unidades de E/S ni la CPU, las etapas de ampliacin pueden ser:

1 2 4 8 16 32 65 131 262
TIEMPOS DE ACCESO

024 048 096 192 384 768 536 072 144

Kbytes Kbytes Kbytes Kbytes Kbytes Kbytes Kbytes Kbytes Kbytes

El tiempo de acceso es el tiempo que se necesita para localizar y leer una informacin almacenada; el tiempo de acceso es una caracterstica importante para determinar la velocidad de resolucin de un sistema, conociendo el tiempo de acceso se puede predecir el tiempo necesario para procesar un trabajo, si algunas localidades de la memoria se alcanzan ms rpidamente que otras se suele tomar el valor promedio de todas ellas, se habla entonces del tiempo de acceso promedio. COSTOS POR BIT Los costos por bit comprenden los gastos de adquisicin de una memoria referidos nicamente a un solo bit, si al adquirir una memoria se establece un limite de gastos que no ha de ser sobrepasado, puede apreciarse que cuando ms grande se elija la capacidad de la memoria, mayor ser el tiempo de acceso, en cambio si se requiere una capacidad mnima los costos disminuirn a medida que aumentan los tiempos de acceso. La XT era una computadora basada en el microprocesador 8086/8088, su bus de direcciones era de 20 bits, por lo que poda direccionar solamente 1 Mb. o 1024 Kb. de los cuales los primeros 640 Kb. son memoria RAM, y los 384 Kb. restantes son reservados para ROM y memoria de video.

Elementos que la componen Una memoria vista desde el exterior, tiene la estructura mostrada en la figura 3-1. Para efectuar una lectura se deposita en el bus de direcciones la direccin de la palabra de memoria que se desea leer y entonces se activa la seal de lectura (R); despus de cierto tiempo (tiempo de latencia de la memoria), en el bus de datos aparecer el contenido de la direccin buscada. Por otra parte, para realizar una escritura se deposita en el bus de datos la informacin que se desea escribir y en el bus de direcciones la direccin donde deseamos escribirla, entonces se activa la seal de escritura (W), pasado el tiempo de latencia, la memoria escribir la informacin en la direccin deseada. Internamente la memoria tiene un registro de direccin (MAR, memoryaddressregister), un registro buffer de memoria o registro de datos (MB, memory buffer, o MDR, memory data register) y, un decodificador como se ve en la figura 3-2. Esta forma de estructurar la memoria se llama organizacin lineal o de una dimensin. En la figura cada lnea de palabra activa todas las clulas de memoria que corresponden a la misma palabra. La memoria de un ordenador se puede definir como los circuitos que permiten almacenar y recuperar la informacin. En un sentido ms amplio, puede referirse tambin a sistemas externos de almacenamiento, como las unidades de disco o de cinta. Hoy en da se requiere cada vez ms memoria para poder utilizar complejos programas y para gestionar complejas redes de computadores.

Por otra parte, en una memoria ROM programable por el usuario con

organizacin lineal, las uniones de los diodos correspondientes a lugares donde deba haber un "0" deben destruirse. Tambin se pueden sustituir los diodos por transistores y entonces la clula de memoria tiene el esquema de la figura 3-3 en este caso la unin que debe destruirse para grabar un "0" es la del emisor.

En el caso de una memoria RAM esttica con organizacin lineal cada clula de memoria toma la forma mostrada en la figura 3-4. En este esquema las primeras puertas AND slo son necesarias en el una de las clulas de cada palabra. Se debe fomentar la necesidad de la puerta de tres estados a la salida del biestable: esta puerta se pone para evitar que se unan las salidas de los circuitos de las clulas de diferentes palabras a travs del hilo de bit. Si esa puerta no se pusiera (o hubiera otro tipo de puerta en su lugar, como una puerta AND) la informacin correspondiente a la palabra activa entrara por los circuitos de salida de las dems clulas, lo que los daara. Organizar 1a memoria de esta forma, tiene el inconveniente de que la complejidad del decodificador crece exponencialmente con el nmero de entradas y, en una memoria de mucha capacidad, la complejidad del decodificador la hace inviable. Esto hace necesaria una alternativa que simplifique los decodificadores. Esta alternativa la constituye la organizacin en dos dimensiones en que los bits del registro de direccin se dividen en dos partes y cada una de ellas va a un decodificador diferente. En este caso, las lneas procedentes de ambos decodificadores (X e Y) se cruzan formando un sistema de coordenadas en que cada punto de cruce corresponde a una palabra de memoria. Dado que en cada decodificador slo se activa una lnea, slo se activar la palabra correspondiente al punto de cruce de las dos lneas activadas. Fcilmente se puede comprender que los decodificadores se simplifican mucho ya que cada uno tiene la mitad de entradas que en el caso anterior. Hay

que decir, sin embargo, que la clula de memoria se complica un poco porque hay que aadir una puerta AND en cada palabra para determinar si coinciden las lneas X e Y. La organizacin de la memoria en dos dimensiones tambin es til para las memorias dinmicas ya que el refresco de estas memorias se realiza por bloques y stos pueden coincidir con una de las dimensiones (la que corresponda a los bits de direccin de mayor peso). En la prctica, las memorias dinmicas son ms lentas que las estticas y adems son de lectura destructiva, pero resultan ms baratas, aunque necesiten circuitos de refresco, si la memoria no es de mucha capacidad. Las memorias almacenan datos, programas y direcciones. Y podramos describirla de la siguiente forma: Celda bsica de memoria: BIESTABLE

R S

Q Q

En el caso de que R=0 y S=0, la salida permanece constante (MEMORIA). Memoria de 1 bit.

Existen varios tipos de memoria, a saber: a) ROM, b) RAM, c) Cach. Memoria ROM Los fabricantes de computadoras siempre acompaan el hardware del que nos proveen con ciertas rutinas de software bsicas para comunicacin con los dispositivos a bajo nivel. El Sistema Operativo maneja la comunicacin con los dispositivos a travs de estas rutinas. El conjunto de estas rutinas se conoce como el BIOS (Basic Input Output System = Sistema Bsico de Entrada y Salida), que entra en accin desde el momento en que se enciende la computadora: revisa la presencia y el estado de los dispositivos conectados al sistema, la cantidad de memoria disponible, transfiere el control al registro de arranque, etc. Estas rutinas son colocadas por el fabricante en un chip especial de memoria que va montado sobre la tarjeta madre (Motherboard) y por lo general el conjunto de estas rutinas no cambia y no debe ser alterado por los usuarios. Por ello ese chip especial de memoria es de solo lectura : ReadOnlyMemory(ROM) = Memoria de solo lectura.Hay varios tipos de ROM que pueden ser utilizados en una computadora personal: PROM

Programable Read-OnlyMemory = Memoria Programable de Solo Lectura. Se programa utilizando un tipo de dispositivo conocido como Quemador PROM o Programador PROM, el cual almacena permanentemente las instrucciones binarias en el chip.

EPROM Erasable Programable Read-OnlyMemory = Memoria Borrable y Programable de Solo Lectura. Este tipo de chip puede reprogramarse. Contiene una ventana de cuarzo a travs de la cul se exponen los circuitos interiores del chip. Cuando se aplica luz ultravioleta a travs de la ventana se produce una reaccin qumica que borra el EPROM. Para hacer el borrado y la reprogramacin se debe retirar el chip de la computadora. EEPROM ElectronicallyErasable Programable Read-OnlyMemory = Memoria Electrnicamente Borrable y Programable de Solo Lectura. La mayora de las computadoras actuales poseen este tipo de chip de ROM. Puede reprogramarse sin ser extrado de la computadora, para lo cual debe utilizarse un software especializado. FLASH ROM Soluciona el problema de la lentitud de la reprogramacin de la memoria: la realiza en bloques de 512 byte. Esto impide que se puedan reprogramar solo pequeas porciones de la ROM, pero debido a la velocidad, no es un problema. Los fabricantes permiten que se bajen las actualizaciones de las ROM desde Internet. Memoria Cache El intercambio de datos entre la CPU y la memoria RAM es una de las tareas que se hacen con mayor frecuencia. Dado que la RAM es mucho ms lenta que la CPU se ha incorporado a la CPU y a la Motherboard, un circuito de memoria Cach, la cul es una memoria de alta velocidad. Esta es una de las cosas que mejora el desempeo del sistema en general. La memoria Cach es un circuito de memoria de alta velocidad en el que se almacenan bloques de instrucciones del programa en ejecucin y un bloque de datos del conjunto de datos que se est utilizando. Funcionamiento: La memoria cach funciona de la siguiente manera: Cuando un programa est ejecutndose y la CPU necesita ir a traer datos (o ms instrucciones) a la RAM, primero verifica que los datos estn en la memoria cach. Si no estn, traer una copia de esos datos a la CPU y tambin realizar una copia en la memoria cach. La prxima vez que los necesita, los ir a buscar a la memoria cach, de donde los podr extraer ms rpidamente. El ltimo bloque de datos ledo desde la RAM tambin se copia en la memoria cach. Este bloque es, con mucha probabilidad, el mismo que se necesitar en la prxima lectura de datos.

Clasificacin de memorias por formas de acceso: y y y Memoria de Acceso Aleatorio (RAM) Acceso serie (LIFO, FIFO) Asociativas (CAM)

Memoria RAM La memoria est dividida en diferentes celdas, cada una de ellas con un campo de direcciones y otro de datos

Direccin 1 Direccin 2

DATO 1 DATO 2

.
Direccin i

.
DATO i

El campo direccin est formado por n bits, de manera que podamos direccionar de manera nica cada celda de datos. El campo DATO est formado por m bits.

BDIR

BDAT

n bits

m bits

La memoria es, a efectos del circuito asociado, un bloque con dos buses, el de direcciones (BDIR) y el de datos (BDAT). Se coloca la direccin requerida en el bus de datos; tras un tiempo de acceso, se obtienen los datos en el bus de datos (si estamos leyendo). ESTE TIEMPO DE ACCESO ES EL MISMO PARA TODOS LOS DATOS EN UNA MEMORIA DE ACCESO ALEATORIO

Tipos y Aplicaciones Registros de Desplazamiento (Controladoras de Diskette) Estticos: Los impulsos de desplazamiento pueden desaparecer por tiempo indefinido: la informacin debe permanecer por tiempo indefinido. Dinmicos: Si los impulsos desaparecen, la informacin se PIERDE. Los impulsos se aplican siempre (estructura de anillo). Es preciso utilizar circuitera adicional para leer, escribir, etc. Memorias FIFO First In-First Out.La primera informacin que entra es la primera en salir. La escritura va de la entrada a la primera posicin vaca Memorias LIFO Last In-First Out.La ltima informacin en entrar es la primera que sale Memoria Asociativa La bsqueda de informacin no se basa en direcciones. Se suministra el propio dato; se trata de observar si se encuentra en la memoria. Lo que haya en memoria puede ser todo el dato o bien solo un campo de entre varios, pero no existe un bus de direcciones como tal. La escritura puede ser aleatoria o con lectura previa.

Clasificacin de memorias de acceso aleatorio en funcin de E/S

De slo lectura

ROM PROM EPROM EEPROM

De lectura y escritura

S-RAM D-RAM

Memorias de Solo Lectura: memoria ROM

Memorias en las que, en funciona-miento normal, solo podemos leer. Celda bsica: si en el bit m-simo de la palabra n-sima hay un 1 ,
Palabra n-sima Bit m-simo A0 A1 DEC

D0 D1 D2 D3

Lneas de Palabra

Si en el bit m-simo de la palabra nsima hay un 0 , no hayconexin

Lneas de Bit

Puertos Triestado (transmisin) X3 X2 X1 X0 DATOS ACCESIBLES

Memorias de Solo Lectura: memoria PROM Las memorias ROM vienen grabadas de fbrica (cuando se realiza el propio componente de silicio). El usuario a veces quiere grabar su propia memoria ROM. Surgen las memorias PROM, PROGRAMMABLE-ROM. Se utiliza un programador, que programa la ROM en cuestin de minutos.

Memorias de Solo Lectura: memoria EPROM Una vez fundido el fusible de la PROM, no se puede regenerar. Surgen las memorias EPROM y EEPROM, que se basan en transistores MOS de puerta flotante, y que pueden REPROGRAMARSE. EPROM: ERASABLE-PROGRAMMABLE-ROM. Se borra mediante luz UV (5-20 minutos). PROGRAMACIN: Se aplica una tensin lo suficientemente elevada en la puerta NO aislada, de manera que se llega a cargar la puerta flotante (ruptura temporal del aislante). Al quitar la tensin de la puerta no aislada, la puerta flotante mantiene su carga (70% durante 10 aos). Cuando se seleccione esa celda, la carga que hay en la puerta flotante impide que el transistor conduzca. BORRADO: se aplica luz ultravioleta que hace que el aislante alrededor de la puerta flotante conduzca, vacindose de cargas. Existen memorias que tambin pueden borrarse elctricamente. PROGRAMMABLE-ROM. PROGRAMACIN: Idntica a la EPROM BORRADO: Se aplica una tensin al propio aislante de la puerta flotante, de manera que se descarga la misma.El borrado ocurre en un destello . Son las Flash EPROM, o memorias Flash . Memorias de Lectura/Escritura: RWM Las memorias de lectura y escritura son generalmente memorias RAM. Las memorias RAM pueden ser voltiles o no voltiles (dependiendo de si se pierde o no la informacin al quitar la ALIMENTACIN del circuito). MEMORIAS S-RAM: Las memorias estticas (STATIC-RAM) guardan la informacin en memoria desde que se escribe hasta que se vuelve a escribir. NO es necesario refrescar los datos. Tienen entradas de direcciones, entradas y salidas de datos, y entradas de control. Formados por entre 4 y 6 transistores por bit. MEMORIAS D-RAM: Las memorias dinmicas (DINAMIC-RAM) necesitan ser refrescadas peridicamente, pues si no la informacin se pierde. Tambin tienen entradas de direcciones, entradas y salidas de datos, y entradas de control. Formadas por 1 transistor por bit. Se almacena la informacin en un condensador, que debe recargarse peridicamente (fugas, prdidas). Un SIMM o DIMM es una tarjeta instalable con un nmero de chips de RAM que entra en un socket en el motherboard. Diferencia entre SIMM y DIMM : Los DIMMs tienen 168 pines en dos filas de contactos (una fila en cada lado de la tarjeta). Los SIMM tienen 72 o 30 contactos que son los mismos en ambos lados de la tarjeta. SIMMs vienen en dos versiones: EEPROM: ELECTRICALLY ERASABLE-

y y

30 pines (aprox. 7.5 cm. de longitud) 72 pines. (aprox. 10 cm. de longitud)

DIMMs
y

168 pines. (aprox. 12.5 cm. de longitud)

Pines, qu son? : son las barras doradas verticales en la parte de debajo del modulo de memoria. PC-386 Normalmente usa SIMMs de 30 pines. PC-486 Puede tener SIMMs de 30 pines y/o 72 pines. Pentium Puede tener SIMMs de 72 pines y/o DIMMs de 168 pines. Con paridad y sin paridad: Bit de paridad :Es un bit adicional a cada byte que se utiliza para tener un chequeo de la integridad de cada byte en el sistema. Paridad par: Si se tiene un nmero par de bits en 1, la paridad creada es 1, haciendo que de los 9 bits, siempre halla un nmero impar de bits en 1. Paridad 7 6 5 4 3 2 1 0 0 10110011 1 00110011 La memoria con paridad por cada byte, almacena un bit adicional, teniendo as 9 bits por cada byte. Velocidad de la memoria -9 1 ns = 1 x 10 segundos. Otro dato es la velocidad de la memoria. Muchas de las PC s actuales usan RAM de 60 o 70 nanosegundos. Si la PC requiere RAM de 70 ns, est bien si se usan chips ms rpidos de 60 ns aunque probablemente no se note un incremento en la velocidad. No se compre RAM que sea ms lenta que la requerida, porque no funcionar en el sistema. Mejorando la tecnologa de la RAM Memorias EDO :memoria con salida de datos extendida (EDO "Extended Data Output"), da a los nuevos sistemas un empuje adicional en velocidad. La memoria EDO reduce la cantidad de tiempo que toma al CPU leer datos de memoria DRAM sncrona (SDRAM) : incrementa el rendimiento sincronizando la velocidad de la memoria con el bus del procesador. DDR La principal diferencia entre los mdulos de memoria DDR y DDR2, es que la primera ha llegado a su lmite en el ancho de banda para la transmisin de datos en 333 MHz, mientras que la segunda inicia en los 400 MHz con un potencial para llegar hasta 4.2 GHz. Hoy da, el ms avanzado tiene una velocidad de 667 MHz, que a final de cuentas se traduce en un mejor desempeo para la PC.

"La principal pregunta que recibimos de los usuarios es que s podrn colocar los nuevos mdulos de memoria DDR2 en sus computadoras para darles mayor velocidad. La respuesta es que slo cuando ya vengan con este tipo de memoria, porque los chipsets tienen diferencias; entonces un mdulo de memoria DDR2 no funcionar en una mquina con memoria DDR", explic el representante de Kingston. El ejecutivo indic que con el uso de la fuerza se podran ensamblar los mdulos de memoria DDR2 en los chipsets de memoria DDR e incluso pueden funcionar; pero, de cualquier forma, a la velocidad que corrern ser el del chipset, es decir, 333 MHz, razn por la que no tendrn alguna ventaja. Por tanto, los usuarios debern conocer qu tipo de chipset tiene su computadora y si acepta los nuevos mdulos DDR2, para evitar combinarlos con la anterior tecnologa. En el caso de Kingston, esta compaa cuenta con un sitio donde se introduce el modelo de computadora y le dice cul es el nmero de parte que requiere.

Gua de Autoestudio

La Unidad estar dividida en los siguientes temas: 1. 2. 3. 4. Bloques Funcionales Funcionamiento de los buses del Sistema Transmisin de Buses Memorias

Durante el curso, los estudiantes estarn organizados en grupos de hasta tres integrantes. A cada grupo se le asignar un tema. A continuacin se describen las actividades que deber realizar el grupo al que se le asigne el tema. Tema 1: Bloques Funcionales Elabore un Mapa Conceptual de la Unidad, el que ser expuesto al plenario. Durante la exposicin, los alumnos debern realizar una representacin dramtica de la forma en que funcionan cada uno de los bloques funcionales descritos en la unidad.

Tema 2: Funcionamiento de los Buses del Sistema Los integrantes del grupo harn una representacin dramtica del funcionamiento de los buses del sistema. Para ello, podrn pedir la colaboracin de otros alumnos, si fuese necesario, con el objetivo de representar todos los elementos que intervienen en el funcionamiento de los buses. Tema 3: Transmisin de buses Elabore un diagrama de flujo de la forma en que los distintos tipos de buses realizan la transmisin de datos (Sncronos y Asncronos). Igualmente debern representar a manera de drama, la forma en que se aplican los diferentes mtodos para el arbitraje de los buses. Tema 4: Memorias: El grupo deber realizar una exposicin al plenario, utilizando algn organizador grfico (Mapa Conceptual, Mapa Semntico, Flujograma, Red Conceptual, etc.),