You are on page 1of 5

UNIVERSIDAD CATOLICA BOLIVIANA Tarija Bolivia

Nombre: Esteban Irusta C. Carrera: Ing. De Sistemas Materia: Arquitectura de Computadoras Docente: Ing. Henry Ayma Betancurt

TECNOLOGIA RISC Y CISC

- RISC De Arquitectura computacional, RISC (del ingls Reduced Instruction Set Computer), Computadora con Conjunto de Instrucciones Reducidas. Es un tipo de microprocesador con las siguientes caractersticas fundamentales: 1. Instrucciones de tamao fijo y presentadas en un reducido nmero de formatos. 2. Slo las instrucciones de carga y almacenamiento acceden a la memoria por datos. Adems estos procesadores suelen disponer de muchos registros de propsito general. El objetivo de disear mquinas con esta arquitectura es posibilitar la segmentacin y el paralelismo en la ejecucin de instrucciones y reducir los accesos a memoria. Las mquinas RISC protagonizan la tendencia actual de construccin de microprocesadores. PowerPC, DEC Alpha, MIPS, ARM, ... son ejemplos de algunos de ellos. RISC es una filosofa de diseo de CPU para computadora que est a favor de conjuntos de instrucciones pequeas y simples que toman menor tiempo para ejecutarse. El tipo de procesador ms comnmente utilizado en equipos de escritorio, el x86, est basado en CISC en lugar de RISC, aunque las versiones ms nuevas traducen instrucciones basadas en CISC x86 a instrucciones ms simples basadas en RISC para uso interno antes de su ejecucin. La idea fue inspirada por el hecho de que muchas de las caractersticas que eran incluidas en los diseos tradicionales de CPU para aumentar la velocidad estaban siendo ignoradas por los programas que eran ejecutados en ellas. Adems, la velocidad del procesador en relacin con la memoria de la computadora que acceda era cada vez ms alta. Esto conllev la aparicin de numerosas tcnicas para reducir el procesamiento dentro del CPU, as como de reducir el nmero total de accesos a memoria. En pocas palabras esto significa que para cualquier nivel de desempeo dado, un chip RISC tpicamente tendr menos transistores dedicados a la lgica principal. Esto permite a los diseadores una flexibilidad considerable; as pueden, por ejemplo:

Incrementar el tamao del conjunto de registros. Mayor velocidad en la ejecucin de instrucciones. Implementar medidas para aumentar el paralelismo interno. Aadir cachs enormes. Aadir otras funcionalidades, como E/S y relojes para minicontroladores. Construir los chips en lneas de produccin antiguas que de otra manera no seran utilizables. No hacer nada, ofrecer el chip para aplicaciones de bajo consumo de energa o de tamao limitado.

Las caractersticas que generalmente son encontradas en los diseos RISC son:

Codificacin uniforme de instrucciones (ejemplo: el cdigo de operacin se encuentra siempre en la misma posicin en cada instruccin, la cual es siempre una palabra), lo que permite una decodificacin ms rpida. Un conjunto de registros homogneo, permitiendo que cualquier registro sea utilizado en cualquier contexto y as simplificar el diseo del compilador (aunque existen muchas formas de separar los ficheros de registro de entero y coma flotante). Modos de direccionamiento simple con modos ms complejos reemplazados por secuencias de instrucciones aritmticas simples. Los tipos de datos soportados en el hardware (por ejemplo, algunas mquinas CISC tiene instrucciones para tratar con tipos byte, cadena) no se encuentran en una mquina RISC.

Los diseos RISC tambin prefieren utilizar como caracterstica un modelo de memoria Harvard, donde los conjuntos de instrucciones y los conjuntos de datos estn conceptualmente separados; esto significa que el modificar las direcciones donde el cdigo se encuentra pudiera no tener efecto alguno en las instrucciones ejecutadas por el procesador (porque la CPU tiene separada la instruccin y el cach de datos, al menos mientras una instruccin especial de sincronizacin es utilizada). Por otra parte, esto permite que ambos cachs sean accedidos separadamente, lo que puede en algunas ocasiones mejorar el rendimiento. Muchos de esos diseos RISC anteriores tambin compartan una caracterstica no muy amable, el slot de salto retardado (Delay Slot). Un slot de salto retardado es un espacio de instruccin siguiendo inmediatamente un salto. La instruccin en este espacio es ejecutada independientemente de si el salto se produce o no (en otras palabra el salto es retardado). Esta instruccin mantiene la ALU de la CPU ocupada por el tiempo extra normalmente necesario para ejecutar una brecha. Para utilizarlo, recae en el compilador la responsabilidad de reordenar las instrucciones de manera que el cdigo sea coherente para ejecutar con esta caracterstica. En nuestros das el slot de salto retardado se considera un desafortunado efecto colateral de la estrategia particular por implementar algunos diseos RISC. Es por esto que los diseos modernos de RISC, tales como ARM, PowerPC, y versiones ms recientes de SPARC y de MIPS, generalmente eliminan esta caracterstica.

- CISC Es un modelo de arquitectura de computadores (del ingls Complex Instruction Set Computer). Los microprocesadores CISC tienen un conjunto de instrucciones que se caracteriza por ser muy amplio y permitir operaciones complejas entre operandos situados en la memoria o en los registros internos, en contraposicin a la arquitectura RISC. Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad, la mayora de los sistemas CISC de alto rendimiento implementan un sistema que convierte dichas instrucciones complejas en varias instrucciones simples del tipo RISC, llamadas generalmente microinstrucciones. Los CISC pertenecen a la primera corriente de construccin de procesadores, antes del desarrollo de los RISC. Ejemplos de ellos son: Motorola 6800, Zilog Z80 y toda la familia Intel x86 usada en la mayora de las computadoras personales actuales. Hay que hacer notar, sin embargo que la utilizacin del trmino CISC comenz tras la aparicin de los procesadores RISC como nomenclatura despectiva por parte de los defensores/creadores de stos ltimos. Los procesadores se agrupan hoy en dos familias, la ms antigua y comn de las cuales es la "CISC" o "Complex InstructionSet Computer": computador de set complejo de instrucciones. Esto corresponde a procesadores que son capaces de ejecutarun gran nmero de instrucciones predefinidas en lenguaje de mquina (del orden del centenar). La alternativa RISC se basa en esto y propone procesadores cableados con un repertorio simple de instrucciones sencillas y frecuentes; todo codigo complejo puede descomponerse en varios congeneres mas elementales en los que, para evitar los terribles efectos sobre los retardos de la memoria principal (MP), se recurre a numerosos registros y a memorias cache. Un registro es una unidad de almacenamiento enclavada en la CPU y, por tanto, tan rapida como esta. Las memorias cache son pequeas memorias de alta velocidad, se alimentan de la MP, de la que toman la informacion que esta siendo mas frecuentemente utilizada. Otro de los objetivos del RISC fue lograr que a cada instruccion correspondiera un solo ciclo de reloj, a excepcion, de aquellos casos que hay que mover datos. - Disminuye la probabilidad de fallo. - Reduce el tamao de la CPU, que puede entonces albergar mas recursos (registros). - Facilita el diseo. - Permite maquinas mas compactas y con menor consumo. - A menor complejidad... menor coste. Aun asi con todos los datos obtenidos a favor y en contra del CISC y del RISC, hay que tener en cuenta otro factor importante : la eficacia del software.

RISC frente a CISC: Existen varios mitos que contraponen las ventajas de la tecnologa RISC frente a la CISC, que es importante descalificar: a. Los procesadores RISC ofrecen peor soporte para los lenguajes de alto nivel o HLL (High Level Language) que lo CISC. Esta creencia se argumenta en que un conjunto de instrucciones de "alto nivel" (CISC) es mejor soporte para lenguajes de alto nivel. Sin embargo, la caracterstica fundamental de los lenguajes de alto nivel, implica que el programador slo interacciona con el ordenador a travs del propio lenguaje de alto nivel (programacin, depuracin, mensajes del sistema, etc.), por lo que todos los problemas a "bajo nivel", deben de ser transparentes y desconocidos para el. Por ello, son de nulas consecuencias para el programador y los lenguajes de alto nivel, como se implementan las funciones, en funcin del tipo de CPU. b. Es ms complicado escribir compiladores RISC que CISC. Dado que los procesadores CISC tienen un mayor nmero de instrucciones y modos de direccionamiento, existen por tanto ms formas de hacer la misma tarea, lo que puede confundir tanto al compilador como al que lo escribe. Por ello, subjetivamente es posible escoger una forma de hacerlo poco adecuada, por el tipo de instrucciones o por el tiempo de ejecucin que requieren. En cambio, en un procesador RISC, hay menos opciones, por lo que el compilador es ms simple, aunque se genere, habitualmente, un 20-30% ms cdigo; a cambio, se consigue un incremento de la velocidad de hasta un 500%. c. Un programa es ms rpido cuanto ms pequeo. La velocidad a la que un programa puede ser ejecutado no depende en absoluto de su tamao, sino del tiempo de ejecucin de cada una de sus instrucciones. Dado que las instrucciones RISC son ms rpidas, y admiten mejor los pipelines, puede haber mayor paralelismo y simultaneidad en la ejecucin de pequeas secciones de cdigo. Dichas secciones de cdigo pueden ser ejecutadas en una fraccin del tiempo que requiere una sola instruccin CISC.