Transistores de efeito de campo (FETs)

O transistor de efeito de campo de juno, JFET (junction field effect transistor), um dispositivo semicondutor de 3 terminais no linear, ou seja, a conduo entre dois de seus terminais determinada pelo campo eltrico estabelecido no terceiro. Os JFETs so bastante utilizado em circuitos eletrnicos devido, principalmente, a duas qualidades: alta resistncia de entrada e baixo rudo. Como o nome sugere, a conduo de um FET controlada por um campo eltrico, produzido por uma voltagem aplicada ao terminal de controle. Como praticamente no h corrente fluindo pelo terminal de controle a resistncia de entrada do dispositivo muito alta, da ordem de dezenas ou centenas de M.

Construo de um JFET de canal N Os JFET esto disponveis comercialmente em duas polaridades: canal N e Canal P. A Fig. 1(a) abaixo mostra a estrutura simplificada de um JFET de canal N. Ele consiste de um pea de um semicondutor tipo N com regies tipo P difundidas em ambos os lados. A regio N o canal e as regies P esto interligadas eletricamente e formam a porta (gate).

Figura 1 (a) Estrutura bsica de um JFET de canal N. Essa estrutura simplificada serve para explicar o funcionamento do dispositivo. (b) Smbolo esquemtico de um JFET de canal N (c) Smbolo esquemtico de um JFET de canal P.

Deve ser bvio que o JFET de canal P pode ser fabricado simplesmente invertendo todos os tipos de semicondutores, ou seja, usando-se silcio tipo P para o canal e tipo N para a porta. A fig. 1(b) e (c) mostram os smbolos esquemticos dos FETs de canal N e P respectivamente. Observe que o sentido da seta aquele da juno pn. Embora o JFET seja simtrico em relao a fonte e dreno, ou seja, fisicamente eles so equivalentes, til em um diagrama dar a um dos terminais o nome de fonte (source) e ao outro o nome de dreno (drain). No smbolo de um JFET o terminal da porta fica mais prximo fonte do que do dreno.

Operao de um JFET
Considere um JFET de canal N cujo diagrama est na Fig. 2. Note que para simplificar, no est mostrado a ligao eltrica entre os terminais de porta, assume-se, no entanto, que os dois terminais G esto ligados juntos. Com VGS = 0, a aplicao da voltagem VDS faz com que flua corrente do dreno para a fonte. Quando uma tenso negativa aplicada porta (VGS < 0), a regio de depleo da juno canal-porta se alarga e o canal torna-se mais estreito. Assim a resistncia do canal aumenta e a corrente ID (para uma dada intensidade de VDS) diminui. O JFET operado como uma resistncia cujo valor controlado por VGS. Se nos continuarmos aumentando VGS no sentido negativo, haver um certo valor de VGS em que as regies de depleo de ambos os lados do canal se fundem, conforme a Fig. 3. Nesse caso no h mais portadores de carga (eltrons livres no caso de canal N) para a conduo da fonte para o dreno. Esse valor de VGS , portanto, a tenso limite do dispositivo, VGScorte. Essa tenso chamada em ingls de pinch-off voltage e em geral denotada por VP. O funcionamento do dispositivo pode ser visto atravs da polarizao tpica utilizada em circuitos com JFET da Fig. 3.2. A polarizao (DC) das fontes de tenso VDS e VGS aquela normalmente utilizada numa situao onde se busca uma amplificao do sinal de tenso (AC) aplicado porta e extrado no dreno.

Figura 2 Representao esquemtica da polarizao de um JFET de canal N.

Figura 3 Representao de um JFET de canal N com a tenso VGS tal que eliminou o cruzamento de cargas pelo canal na regio perto do terminal de porta.

Caracterstica de Transferncia
A caracterstica de transferncia um grfico da corrente de dreno ID em funo da tenso porta-fonte, VGS, para um valor constante da tenso dreno-fonte, VDS. A caracterstica de transferncia pode ser obtida diretamente a partir de medidas da operao do dispositivo ou desenhada a partir das caractersticas de dreno. A caracterstica de transferncia IDS x VGS quadrtica (parablica) pode ser visualizada na Fig. 4. O valor mximo de IDS designado IDSS e ocorre para VGS = 0. Note que h um valor de VGS negativo, VGS = -VP, onde a corrente praticamente zero.

Fig. 4 - Curva Tpica de Entrada IDS VGS. A relao que descreve a curva de entrada representada na Fig. 4 e muito utilizada na polarizao do JFET dada por:
I DS V = I DSS 1 GS V P .
2

Esta relao vlida na regio de saturao (de amplificao) e fornece a corrente IDS de polarizao em funo de IDSS (corrente de saturao para VGS = 0) e da tenso de estrangulamento (pinch-off) VP. Note que, num JFET de canal N, as tenses VGS e VP so ambas negativas, enquanto IDS e IDSS so positivas. A caracterstica de sada ID VDS de um JFET - canal N tpico pode ser vista na Fig. 5. Para valores pequenos de VDS h uma regio hmica linear, onde a resistncia funo do valor de VGS . A tenso VD,SAT (bem como a corrente de saturao) depende da tenso negativa VGS aplicada porta. Para cada VGS, a corrente de dreno satura, a partir de certo valor VDS > VD,SAT. A regio de saturao aquela normalmente empregada na amplificao.

Fig. 5 - Caracterstica de sada ID x VDS tpica de um JFET - canal N. A terceira regio a conhecida regio de ruptura, onde a corrente de dreno pode crescer perigosamente. O comportamento apresentado na Fig. 5 pode ser entendido, observando novamente a Fig. 2 e 3. A aplicao de VGS negativa realiza uma constrio ou fechamento do canal de conduo entre o dreno e a fonte. Este fechamento modula a resistncia do canal. A regio de depleo (tracejada na Fig. 2) avana para dentro do canal e pode at fech-lo completamente, quando a tenso negativa VGS atingir um valor de pinch-off designado por Vp . Aps este ponto, a corrente de dreno ID no aumenta mais fortemente com um aumento de VDS. Observe que a tenso de entrada VGS aplicada no dispositivo negativa. Desta forma, a juno PN (porta e canal) opera no modo reverso, dando uma caracterstica de alta impedncia de entrada. Devido ao fato de a porta ser altamente dopada (P+), a invaso da camada de depleo avana para o lado N, fechando o canal, medida que se aplica uma tenso VGS mais negativa.

Caractersticas de fabricao de JFETs

Antes de analisarmos alguns circuitos baseados em FETs, convm olhar sua faixa de parmetros tais como IDSS e VP, bem como o espalhamento entre dispositivos com o

mesmo tipo nominal a fim se ter uma melhor idia sobre o FET. Muitas das caractersticas dos FETs mostram grande variao em torno de seus valores mdios e esse um fato que o projeto de um circuito que usa esse tipo de dispositivo deve levar em conta. Por exemplo, o VP, tenso VGS de corte, do BF245B utilizado em aula varia entre -0,5 a -8 V enquanto que a corrente de dreno mxima IDSS varia entre 12 e 25 mA. Por outro lado, como os JFETs tem caractersticas que so muito boas, como a alta impedncia de entrada e o controle da corrente por tenso, ele a escolha da maioria dos projetos de circuito transistorizados e muito esforo feito no desenvolvimento do projeto a fim de reduzir a dependncia do circuito das caractersticas individuais do dispositivo. De outro modo, um bom projeto de circuito com FET aquele em que o transistor pode ser trocado por outro do mesmo tipo/nome sem no entanto alterar as caractersticas do projeto em s.

Circuitos bsicos com FETs

Fontes de corrente - Os JFET so usados como fontes de corrente dentro de circuitos integrados, particularmente em amplificadores operacionais e algumas vezes em projetos discretos, ou seja, no integrados. A fonte de corrente mais simples est mostrada na Fig. 6 (a). Do grfico das caractersticas de ID VDS (Fig. 5) pode-se ver que a corrente de dreno praticamente constante em uma faixa razoavelmente grande de tenses entre dreno e fonte, desde que VDS > VD,SAT.

(a)

(b)

Figura 6 (a) Circuito de uma fonte de corrente utilizando um JFET de canal N. (b) diagrama bsico da auto-regulao.

O projeto desse circuito extremamente simples, ele pode ser utilizado, por exemplo, para um regulador de corrente para diodos que forem utilizados como sensores de temperatura. Fonte com auto-regulao Uma variao do circuito anterior permite que a corrente pela carga se ajuste automaticamente. Esse circuito est representado na Fig. 6(b). O resistor de auto regulao R eleva o potencial da fonte pelo valor ID.R e esse ser o valor de VGS. Uma eventual reduo de ID diminui o valor absoluto de VGS, o que por sua vez eleva ID, mantendo praticamente inalterado o valor de ID, caracterstica importante em um projeto de fonte de corrente. Por outro lado se ID aumentar VGS tambm aumenta, o que por sua vez reduz ID. Perceba que o resistor de auto-regulao importante para que o projeto do circuito da fonte seja mais ou menos independente das caractersticas individuais do JFET escolhido. Amplificadores com JFETs O resistor de auto-regulao da Fig. 6(b) tem um papel fundamental no desenvolvimento de circuitos amplificadores, Rs na Fig. 7.

(a)

(b)

(c)

Fig. 7 Circuitos bsicos de amplificadores ac com JFET.

Nesse circuito a tenso de entrada aplicada ao amplificador atravs do capacitor de desacoplamento, C. A idia desse capacitor como o nome diz desacoplar a tenso contnua que existe na porta do FET da tenso alternada da entrada do amplificador, com isso na porta do FET haver uma tenso que a soma dos potenciais da entrada com o potencial contnuo de polarizao da porta: VGS = VG + vin. O potencial na porta do FET varia a tenso VGS que por sua vez faz variar a corrente de dreno. Ao variar a corrente de dreno a tenso na sada que proporcional a IDRD

tambm vai variar, porm amplificada por um certo valor. Alm disso, essa tenso vai variar em torno de um valor constante, definido pela polarizao da porta e pelo resistor RD. A fim de que a tenso de sada varie em torno do zero necessrio a ligao em srie com a sada de um novo capacitor de desacoplamento. A ausncia de corrente de porta torna a transcondutncia (razo entre a corrente de sada pela tenso de entrada) o parmetro natural de ganho para os FETs. A transcondutncia de um FET pode ser estimada da sua curva caracterstica, tanto olhando a inclinao da curva de transferncia ID VGS (Fig. 4). A transcondutncia depende da corrente de dreno e dada por g m ( I D ) = iD / vGS . Os valores das quantidades g, i e v, so na verdade pequenas variaes em torno dos seus valores mdios. De outro modo, gm a derivada da curva ID VGS ou

gm =

2 I DSS VP

VGS 1 V P

Dessas quantidades pode-se obter o ganho de tenso A = v D / vGS = RD id / vGS = g m RD . Tipicamente os FETs tem transcondutncias da ordem de 1/10-6 -1 em poucos miliampres. Como gm depende da corrente de dreno, haver algumas variaes no ganho, ou no linearidades na forma da onda na medida em que a corrente de dreno varia. Vamos considerar o circuito da Fig. 7(c) que so chamados de amplificadores de fonte comum, com um resistor de dreno de 5 k e uma fonte de tenso de 10 V. Um JFET tpico tem um g de 2 mS (S = 1/) a uma corrente de dreno de 1 mA, o que vai dar um ganho de -10.

EXERCCIOS

Nos exerccios a seguir considere que o JFET tenha uma tenso VP = -4 V e uma IDSS = 10 mA. 1. Para os seguintes valores de VGS determine ID: VGS = -1V, -2V, -3V, -4V, -5, 6V . Essas corrente de dreno so vlidas para que faixa de VDS?
2. Para VDS = 5 V, determine qual a variao correspondente em ID para uma variao de VGS de -2 a -1,6 V. 3. Determine os valores que representam a funo gm(VGS) para o JFET do problema. 4. Projete uma fonte de corrente para alimentar um diodo com uma corrente de 5 mA. (Estabelea a tenso VGS usando um divisor de tenses.) 5. Qual o ganho do circuito da Fig. 7(a) se a operao do JFET ser com VGS = -2 = 1 k? V e RD 6. Se a corrente de fuga da porta (IGSS)de um JFET for IGSS = 5 pA em 20 V, qual a impedncia de entrada desse dispositivo? 7. No circuito da figura ao lado RG1 e RG2 formam um divisor de tenses para a polarizao da porta do JFET. Considerando VDD = 30 V e se VGS = -1 V, qual a corrente de dreno? (considere RD = 2,2 k e RS = 220 ). 8. Qual a tenso DC no Dreno do problema acima? 9. Qual a tenso DC na Fonte? Qual a tenso entre fonte e dreno (VDS)? 10. Qual deve ser a relao RG1/RG2 para que VGS = -1 V? Considerando que a corrente pelos resistores RG1 e RG2 seja em torno de ID/1000, quais devem ser os valores de RG1 e RG2 ?