ELECTROYOU.

IT

parolina

1.MODELLO ANALITICO DI UN PLL - RIVELATORE DI FASE.

25 gennaio 2012

Premessa
Il mio primo articolo, come i prossimi che pubblicher successivamente, mirato a condividere con tutti Voi le conoscenze acquisite durante il mio lungo lavoro di tesi. Tengo a precisare che fatto esclusivamente con lo scopo di "ringraziare" quanti di questo forum, con estrema pazienza, mi hanno supportato nel lungo cammino verso la laurea. Non credo di avere le competenze per poter scivere qualcosa ma ci provo lo stesso! In questo articolo si illustra il modello analitico di un PLL, soffermandosi sul funzionamento dei singoli blocchi costituenti il PLL a cominciare dal Rivelatore di fase.

Schema a blocchi
Un anello ad aggancio di fase (Phase Locked Loop-PLL) del primo tipo composto da: un rivelatore di fase (Phase Detector) che fornisce in uscita un segnale proporzionale alla differenza tra le fasi dei segnali in ingresso. un filtro passa-basso del I ordine. un VCO ovvero un oscillatore controllato in tensione che fornisce in uscita un segnale ad una frequenza proporzionale alla tensione applicata in ingresso.

PLLiniziale.jpg

1.MODELLO ANALITICO DI UN PLL - RIVELATORE DI FASE.

ELECTROYOU.IT

PAROLINA

Il PLL si dice agganciato se si verificano due condizioni: la differenza di frequenza tra il segnale in ingresso al PLL ed il segnale in uscita dal VCO nulla e la differenza di fase tra i due segnali costante nel tempo. Se il PLL agganciato, in ingresso al PD (rivelatore di fase) arrivano due segnali alla stessa frequenza e quindi con differenza di fase costante (che pu significare zero o diverso da zero). In uscita al PD si ha un segnale in continua proporzionale alla differenza di fase tra i due segnali in ingresso. Tale segnale, sensibile alla fase, viene fatto passare attraverso il filtro e viene applicato all'ingresso di controllo del VCO. Se la frequenza del segnale in ingresso cambia un poco, accade che la fase istantanea inizia a variare, divenendo non pi costante nel tempo. Infatti, la frequenza istantanea la derivata rispetto al tempo della fase istantanea, dunque, se c' una variazione istantanea di frequenza, ci sar una variazione lineare della fase. Come conseguenza varier la tensione di controllo sul VCO in modo tale da portare la sua frequenza allo stesso valore di quella del segnale di ingresso. L'anello pu cos mantenere l'aggancio quando cambia la frequenza del segnale di ingresso, e la tensione di ingresso del VCO proporzionale alla frequenza del segnale in arrivo. Si definisce "intervallo di aggancio" l'intervallo di frequenze tali che, se il PLL in condizioni di aggancio, continua a rimanerci. Si definisce, invece, "intervallo di cattura" l'intervallo delle frequenze in ingresso tali che, se il PLL non agganciato, in grado di agganciarsi. Tipicamente l'intervallo di cattura un sottoinsieme dell'intervallo di aggancio.

Rivelatore di fase
L'idea pi semplice per realizzare un rivelatore quella di effettuare il prodotto tra i due segnali di ingresso. Si considerino due ingressi

x1(t) = A1cos(2f1t) e x2(t) = A2cos(2f2t + ), un termine differenza di fase tra i due segnali. L'uscita di un moltiplicatore con guadagno K sar :
dove

cio la somma di due sinusoidi a frequenza pari alla somma e alla differenza delle frequenze dei segnali di ingresso. Per mantenere solo la sinusoide con la frequenza differenza, il comparatore di fase sempre seguito da un filtro passa-basso che elimina la sinusoide con frequenza pari alla somma delle frequenze. Se le frequenze dei due segnali sono uguali ovvero f1 di fase diventa:

= f2 = f l'uscita del comparatore

1.MODELLO ANALITICO DI UN PLL - RIVELATORE DI FASE.

ELECTROYOU.IT

PAROLINA

ovvero la tensione d'uscita uguale alla somma di una componente alternata, oscillante ad un frequenza doppia rispetto ai segnali di ingresso e di una componente continua, la quale funzione dello sfasamento

tra i segnali. Quest'ultima componente yDC = KA1A2[cos()] / 2

quella che passa attraverso il filtro passa-basso e viene inviata al VCO come segnale di controllo. La progettazione di un rivelatore di fase tramite un moltiplicatore analogico , come visto, teoricamente semplice, ma la realizzazione circuitale ben pi complessa. In alternativa alla funzione prodotto possibile realizzare un rivelatore di fase utilizzando la funzione XOR ed assumendo che gli ingressi siano onde quadre. Quando i due segnali di ingresso hanno valori opposti l'uscita alta, mentre quando sono uguali

y(t) del comparatore un treno di impulsi a frequenza doppia di quella dei segnali in ingresso e con un duty cycle D = / che dipende dalla differenza di fase tra i due segnali in ingresso. Il segnale periodico y(t) in uscita dalla XOR pu essere scritto come serie
l'uscita bassa. L'uscita di Fourier

dove yDC la componente continua e yk l'ampiezza della k-esima armonica a frequenza 2kfin. La componente continua pu essere calcolata come

ovvero yDC la seguente

= KPD con KPD chiamata sensibilit del rivelatore di fase, la cui unit di misura [V / rad]. Dunque, il KPD fissato una volta fissata l'alimentazione. La caratteristica d'uscita

Uscita_ok.gif

1.MODELLO ANALITICO DI UN PLL - RIVELATORE DI FASE.

ELECTROYOU.IT

PAROLINA

Questo tipo di rivelatore di fase si comporta come tale, con una certa pendenza positiva, solo quando

0 < < , al di fuori la pendenza cambia segno. Ci significativo poich, essendo il

PLL un anello retroazionato, cambiando il segno, la reazione da negativa diventa positiva. La funzione XOR implementabile mediante l'utilizzo di porte CMOS come illustrato in figura

xor_cmos.jpg Estratto da "http://www.electroyou.it/parolina/wiki/1-modello-analitico-di-un-pll-rivelatore-difase"

1.MODELLO ANALITICO DI UN PLL - RIVELATORE DI FASE.