Tecnologa CMOS

Vicente Baena

Transistores en tecnologa CMOS

Para un sustrato tipo p
Para evitar la aparicin de diodos en directa:
El sustrato p debe estar conectado a la tensin ms negativa
El pozo n debe estar conectado a la tensin ms positiva

Las difusiones p+/n+ de los sustratos disminuyen la resistencia de contacto

Los transistores son simtricos
nMOS

pMOS

D
B

B
Polysilicio

xido fino
G
B

p
+

n+

G
D

n+
p

n
+

p+

p+
pozo n

Proceso de Fabricacin
Se parte de una oblea de silicio y sobre ella se crean las estructuras
de los transistores e interconexiones

Die (dado)
Wafer (oblea)

Proceso fotolitogrfico
Mediante este proceso se crean las diferentes estructuras que
componen el IC
De forma simplificada consiste en:

Se cubre la oblea con un material orgnico sensible a la luz

Se exponen a la luz aquellas zonas deseadas mediante una mscara
Las zonas expuestas se eliminan fcilmente mediante un cido
Las estructuras restantes sirven para delimitar reas donde queremos eliminar
xido, metalizar, crear difusiones, etc...

Ejemplo: Creacin del pozo n

Se parte de la oblea con sustrato p

Ejemplo: Creacin del pozo n

Crecimiento de SiO2 (con O2 o H2O en un horno de oxidacin)

SiO2

Ejemplo: Creacin del pozo n

Se aade una capa de resina fotosensible
Resina
fotosensible

SiO2

Ejemplo: Creacin del pozo n

Mediante una mscara se aplica luz ultravioleta sobre la resina (la resina se
polimeriza en contacto con la luz)

mscara

Resina polimerizada

Ejemplo: Creacin del pozo n

Se elimina la resina polimerizada mediante un cido

Ejemplo: Creacin del pozo n

Se elimina el xido descubierto con un cido

Ejemplo: Creacin del pozo n

Se elimina la resina sobrante mediante un cido

Ejemplo: Creacin del pozo n

Mediante difusin o implantacin inica se dopa el silicio
descubierto con impurezas n formndose el pozo n.

pozo n

Ejemplo: Creacin del pozo n

Se retira el xido de silicio

pozo n

Creacin de estructuras
Para la creacin de estructuras mediante el proceso fotolitogrfico,
lo nico que se necesita son las mscaras.

Mscaras de los pozos n

Mscaras de las difusiones
Mscaras del polisilicio
Etc...

Los programas de layout: editores de mscaras

Secuencia de creacin de transistores

La creacin de pozos n es el primer paso.
Lo siguiente es la creacin de las puertas de los transistores.
Se hace crecer un xido fino de alta calidad y se recubre todo con una
capa de polysilicio
polisilicio
xido fino

Secuencia de creacin de transistores

Usando la mscara de polisilicio se elimina el polisilicio no deseado
y el xido de puerta de debajo (la mscara del polisilicio sirve para
el xido de puerta)
polisilicio
xido fino

Secuencia de creacin de transistores

Usando la mscara de difusiones n+, se crean las difusiones de los
transistores (para el transistor nMOS, no hacen falta dos mscaras,
el polisilicio impide el paso del material dopante)
n+

Secuencia de creacin de transistores

Usando la mscara de difusiones p+, se crean las difusiones de los
transistores (para el transistor pMOS, no hacen falta dos mscaras,
el polisilicio impide el paso del material dopante)
p+

Secuencia de creacin de transistores

Se cubre todo con xido grueso
SiO2

Secuencia de creacin de transistores

Con la mscara de los contactos se crean agujeros en el xido
SiO2

Secuencia de creacin de transistores

Se recubre todo con metal (Aluminio generalmente)
Metal

Secuencia de creacin de transistores

Mediante la mscara de metal, se quita de donde no haga falta
Metal

Secuencia de creacin de transistores

Dependiendo de la tecnologa pueden existir varios niveles de
metal: metal 1, metal 2, metal 3,...
Cuanto ms grande es el nmero del metal, ms lejos estar situado del
sustrato.

Tambin pueden existir varios niveles de polisilicio

Reglas de diseo
Las da el fabricante (un fichero con formato estndar)
Son dependientes de la tecnologa empleada
El cumplimiento de las reglas de diseo asegura el funcionamiento
del circuito incluso con los errores (tolerancias) de fabricacin.
Desajuste en el posicionamiento de las mscaras
Suciedad
Tolerancias de los procesos

Ejemplos:
Anchura mnima de una pista de metal 1
Separacin mnima entre dos difusiones para asegurar que no entren en
contacto tras la fabricacin.
Tamao mnimo de la puerta de un transistor

Dichas dimensiones pueden venir expresadas en micras, o en

lambdas dependiendo de si la tecnologa es escalable o no.

Microwind
Es un editor de mscaras
Permite el chequeo de las reglas de diseo
Permite la extraccin de la netlist del circuito en formato SPICE
Capacidades parsitas debido al layout
reas de drenadores y fuentes de los transistores
metal
SiO2

Microwind
Recomendaciones muy importantes:
Usar la versin de la pgina web
Cargar el fichero de reglas de diseo adecuado: tsmc2p4m.rul
En todo momento debe aparecer el texto TSMC 2P4M en la parte inferior

Chequear las reglas de diseo en cada paso:

Guardar en cada paso realizado
Optimizar el rea del layout como?
Intentando pegar al mximo los elementos cumpliendo las reglas de diseo
Mtodo de prueba y error

Microwind
La paleta:
En vez de seleccionar colores para pintar, se seleccionan
capas
Empezando por la fila superior podemos encontrar:
Los contactos, compuestos de 3 elementos:
La capa inferior a conectar
La capa superior
La va (el agujero en el xido)

Transistores, resistencias, capacidades, etc..

Las etiquetas: definiciones lgicas de seales, tiles para la
extraccin de la netlist.
Las capas, representadas mediante un color.

Las casillas marcadas junto a las capas indican:

Si est marcada: se puede trabajar con esta capa (ver, dibujar,
borrar,...)
Si no est marcada: La capa est protegida, aparecer como
transparente en el layout

Microwind
Barra de botones:

Abrir un diseo
Guardar un diseo
Pintar
Borrar
Copiar
Estirar o Mover
Zoom
Zoom al diseo completo
Medir
Chequear reglas de diseo

Microwind
Generacin de transistores:
Seleccin del tipo (n o p)
Seleccin de W y L
Genrate Device

Comentarios Finales
Los contactos slo se usan para conectar capas que estn a
diferentes niveles.
El sustrato P es el fondo de color negro.
Para la realizacin de la prctica:
Para el paso 1:
Los transistores P del esquemtico tienen su sustrato conectado a la misma
tensin
El sustrato de un transistor P es su pozo n, por lo tanto ambos pozos deben
estar conectados: Los pozos deben estar pegados o solapados

Para el paso 3:
Los transistores que genera Microwind vienen con las difusiones
conectadas a metal 1: no hace falta aadir ningn contacto

Comentarios Finales
Cuestionario:
Q1: No redondeis los resultados
Q2: El layout de los transistores es simtrico, al extraer la netlist
MICROWIND puede haber elegido como drenador o fuente cualquiera
de las dos difusiones.
Q3:
El rea activa es el sumatorio de W*L de cada transistor
El rea real es el rea de un rectngulo imaginario que engloba TODO el
layout.