BIBLIOTECA DE

CLULAS
Projeto de Sistemas Digitais

Marcel Salum
Rodrigo Orrego

Standard Cell
Idealizada em meados dos anos 80
Uma metodologia de design de circuitos integrados

composta pelos principais componentes lgicos.

Pode ser utilizado tanto para ICs de uma simples funo,
ou para SoCs complexos.

A Celula
Um grupo de transistores e estruturas de conexo que

fornecem uma funo lgica ou funo de

armazenamento.
O design inicial de uma clula desenvolvido em nvel de
transistor.
As clulas podem ser criadas utilizando ferramentas CAD

A biblioteca
A Biblioteca de clulas um conjunto de clulas

primitivas com diferentes funes

Por que usar?

A complexidade dos designs aumenta com o tempo
Designs completamente customizados no so mais

possveis

Disponveis na Internet

Aspecto chave
As clulas devem ser, preferencialmente, construdas de

forma a ter uma altura fixa. Permitindo que as clulas

sejam postas em fileiras, facilitando o layout do projeto.

Altura diferente
- Somente utilizar se for
obrigatrio

Altura padro
- O mais utilizado

Altura padro e em dobro

- O mais eficiente, mas
tambm o mais complicado

Componentes principais
Library Database
Layout das clulas
Smbolos
Outras informaes
Timing Abstract
Geralmente em formato Liberty

Criando uma biblioteca

Uma biblioteca de clulas padro deve conter pelo menos

uma clula de cada tipo a seguir, para que assim possa

implementar alguma funo:
NAND
NOR
NOT
DFF

Passos bsicos do design

A descrio do sistema em Linguagem de descrio de

alto nvel (VHDL)

A descrio sintetizada, usando ferramentas de
sintetizao, gerando rede lgica
A ferramenta precisa da descrio lgica das clulas

A rede lgica sintetizada na rede fsica, utilizando

ferramentas PNR
Place and Route

Place and Route

Um estgio no design de um circuito integrado, composto

por duas etapas:

Place: Decidir onde colocar os componentes eletronicos, circuitos

e elementos lgicos, geralmente limitado pelo espao.

Route: Decide o design para que todos os componentes estejam
conectados.

Aplicao de uma biblioteca

Uma biblioteca normalmente contm diversas

implementaes para a mesma funo lgica,

diferenciando-se pela rea e velocidade.

Arquivos LEFs (Library Exchange Format)

Inclui as regras de design.
Tecnologia
Camadas
Regras de design
Definies
Capacidades
Macros
Descrio das clulas
Dimenses das clulas
Capacidades

DRC
Sigla para Design Rule Checking
Verifica e determina se determinado layout fsico satisfaz

as regras de design

Ferramentas comerciais de DRC

fiXtress, BQR
ALINT, ALDEC
HiPer Verify, Tanner EDA
Calibri, Mentor Graphics
Guardian DRC, Silvaco INC.

LVS
Sigla para Layout Versus Schematic
Verifica se o layout de um circuito integrado corresponde

ao esquema original, ou o diagrama do circuito.

As verificaes so divididas em etapas, LVS Checking
Extraction/Extrao
Reduction/Reduo
Comparison/Comparao

Erros tipicos
Shorts: Dois ou mais que no deveriam estar conectados,

foram e devem ser separados

Opens: Componentes que devem ser conectados so
deixados pendurados ou parcialmente conectados. Estes
devem ser conectados corretamente para corrigir isso
Missing Components: Um componente foi retirado do
layout.

Ferramentas comercias de LVS

Assura, Dracula and PVS by Cadence Design Systems
L-Edit LVS by Tanner EDA
Calibre by Mentor Graphics
Quartz LVS by Magma Design Automation

Referencias
http://www.vtvt.ece.vt.edu/research/papers/07TSMC.pdf
http://www.ece.unm.edu/~

jimp/vlsi_synthesis/contrib/vt_std_cells.pdf
http://www.ece.msstate.edu/~
reese/EE8273/lectures/stdcellroute/stdcellroute.pdf
http://eeweb.poly.edu/labs/nanovlsi/tutorials/soctutorials/T
utorial_StdCells.html
http://studies.ac.upc.edu/FIB/DM/lab/lab4.pdf
http://en.wikipedia.org/wiki/Standard_cell
http://en.wikipedia.org/wiki/Layout_Versus_Schematic
http://en.wikipedia.org/wiki/Design_rule_checking