Semicondutores e Mosfets

Semicondutores: Transistores EMOSFETs
MOSFE
Ts
No concordo com o acordo

ortogrfico
6/22/16
Por : Lus Timteo
Transistores
MOSFETs
Tipos
de Transistores
JFET
Canal P
Canal N
FETs MESFET
MOSFET
BJTs
PNP
NPN
Canal P
Enriquecimento
Canal N
Deplexo
Canal P
Canal N
BJT: Transistores bipolares de juno (Bipolar Junction Transistor)

FET: Transistores de efeito de campo (Field Effect Transistor).
JFET: Transistores de efeito de campo de juno (Junction Field
Effect Transistor).
MESFET: Transistores de efeito de campo de metal semiconductor.
(MEtal Semiconductor Field Effect Transistor).
MOSFET: Transistores de efeito de campo de metal-xidosemiconductor. Metal
Oxide
Semiconductor Field Effect
6/22/16
2
Por : Lus
Timteo
Transistores
MOSFETs
Smbolos
de Transistores
Transistor, bipolar, NPN
Transistor, bipolar, PNP
Transistor, JFET, Canal-N
Transistor, JFET, Canal-P
Transistor, MOSFET, Canal-N, Modo Deplexo
Transistor, MOSFET, Canal-N, Modo Enriquecimento
Transistor, MOSFET, Canal-P, Modo Deplexo
Transistor, MOSFET, Canal-P, Modo Enriquecimento
6/22/16
Por : Lus Timteo
Transistores
MOSFETs
MOSFETS de Enriquecimento e de Deplexo

Comparao de smbolos e canais
Enriquecimento
6/22/16
Deplexo
Enriquecimento
Por : Lus Timteo
Deplexo
Transistores
MOSFETs
Transistores de Efeito de Campo Metal-xidoSemicondutor MOSFET

O Transistor MOSFET - o mais importante componente
semicondutor fabricado actualmente. O MOSFET, que em grande parte
substituiu o JFET, teve um efeito mais profundo sobre o
desenvolvimento da electrnica, foi inventado por Dawon Kahng e
Atalla,
emfabricados
1960.
Martin
Em 2009
foram
cerca de 8 milhes de transistores MOSFET
para cada pessoa no mundo; esse nmero dobrou em 2012.
Possuem elevada capacidade de integrao, isto , possvel fabricalos nas menores dimenses alcanveis pela tecnologia empregada.
So componentes de simples operao e possuem muitas das
caractersticas elctricas desejveis para um transistor, especialmente
aplicaes
digitais.
para
MOSFET:
Transistor
de Efeito de Campo de Metal-xido-Semicondutor
(do ingls, Metal Oxide Semiconductor Field Effect Transistor);
So transistores formados pela associao entre um condutor, um
isolante xido e semicondutores tipo p e n (um deles fortemente
dopado).
Assim como o JFET, o seu princpio de funcionamento baseia-se no
controlo do canal pela conduo entre os terminais fonte (S) e dreno
(D) atravs da porta de controlo (G).
6/22/16
Por : Lus Timteo
Transistores
MOSFETs
De acordo com o tipo de canal, os MOSFETs podem ser classificadas

como:
MOSFETs
Canal N
Canal P
6/22/16
Tipo Enriquecimento (E-MOSFET).

Tipo Deplexo (D-MOSFET).
Tipo Enriquecimento (E-MOSFET).
Tipo Deplexo (D-MOSFET).
Por : Lus Timteo
Transistores
MOSFETs

Comparao de smbolos e canais
D
D
G
Tipo
Enriquecimento
Tipo
Deplexo
D
G
G
S
Canal P
Tipo
Enriquecimento
6/22/16
Canal N
Tipo
Deplexo
Por : Lus Timteo
Transistores
MOSFETs
Metal
S
G smbolos
D
Comparao
de
e canais
E-MOSFET
xido
D-MOSFET
Deplexo (n
Enriquecimento (n)
Semiconductor
n
Metal
n
p
Formado por uma placa de metal e um semicondutor, separados por

uma zona de xido de semicondutor - por exemplo SiO 2 - de uns 100 nm
de espessura. Possui quatro elctrodos:
Porta, (Gate em ingls), simbolizada com G; que se conecta placa
metlica.
Fonte (Source) e Dreno (Drain), ambos simtricos, que se integram no
D
D
D
D
substrato.
Substrato (Body), geralmente conectado electricamente com a fonte.
substrato
G
nMOS-FET
de Enriquecimento
6/22/16
substrato
pMOS-FET
de Enriquecimento
n
S
nMOS-FET
de Deplexo
Por : Lus Timteo
substrato
substrato
pMOS-FET
de Deplexo
n
S
8
Transistores
MOSFETs
MOSFET de Enriquecimento E-MOSFET -
Simbologia
A distino
entre os terminais do canal continua a ser feita pela
conexo do substrato (SS) a um dos terminais, que passa a ser
o terminal
fontea (S).
denominado
Em dispositivos
discretos,
dissipao trmica continua a ser feita
atravs do terminal de Dreno (D).
D
G
Substrato
S
D/S
S
D/S
SSSubstrato Canal
S/D
D
G
Substrato
SS
Substrato
Canal p
S/D
D
G
O MOSFET tem 3 ou 4 terminais: G, D, S e B (de 'bulk' ou substrato) mas o B

est normalmente ligado fonte (Source) S. Caso tenha dissipador, ligado ao
Drain (Dreno)
Pode ser do tipo NMOS (tipo N) ou PMOS do (tipo P).
6/22/16
Por : Lus Timteo
Transistores
MOSFETs
Encapsulamentos.
6/22/16
Por : Lus Timteo
10
Transistores
MOSFETs
MOSFET
de enriquecimento- E- MOSFET (n)
Estrutura
O MOSFET de enriquecimento fabricado sobre um substrato tipo p,
onde so criadas duas regies fortemente dopadas tipo n (Fonte S e
Dreno D). Uma fina camada de dixido de silcio (isolante) crescida
sobre a superfcie do substrato, cobrindo a rea entre as regies da
Gate (G)
Fonte e Dreno. So feitos contactos de metal
para as regies da Fonte,
Source (S)
Drain (D)
Oxide
Dreno, Porta e Corpo.
(SiO2)
n+
Metal
rea do canal
n+
Semiconductor Tipo-p
Substrato (corpo)
(SS )Corpo(Body)
MOSFET Enriquecimento O canal no existe e tem de ser criado
-> VT> 0
6/22/16
Por : Lus Timteo
11
Transistores
MOSFETs
MOSFET
Estrutura
S
Source(S) Gate(G)
G
W
Metal
xido (SiO2)
D
n+
xido
(SiO2)
n+
Drain
(D)
Metal
Canal
L
n+
Substrato tipo P
(Corpo)
L
Regio Source
n+
Canal
ipo
t
to
)
tra orpo
s
b
(C
Su
L = 0.1 to 3 m
W = 0.2 to 100 m
Tox= 2 to 50 nm
Regio Drain
Estrutura fsica de um transistor MOSFET canal N enriquecimento:

Dimenses tpicas L = 0.1 a 3 m, W = 0.2 a 100 m, e a espessura do
xido (Tox) na ordem de 2 a 50nm.
6/22/16
Por : Lus Timteo
12
Transistores
MOSFETs
MOSFET
Estrutura
Contactos
metlicos
Met
S al
SiO2
D
N
Metal
D
xido
N+
P-
N+
Semiconductor
P+
Substrato
D
6/22/16
Smbolo
Substrato
MOSFET de
S
enriquecimento
(acumulao) de canal N.
Por : Lus Timteo
13
Transistores
MOSFETs
MOSFET
de enriquecimento- E- MOSFET (n) - Caracteristicas
Criao do Canal entre Dreno
Anlise para VGS = 0V e
(D)
Consideremos
e Fonte (S) um MOSFET canalVDS
0V
n, tipo
Enriquecimento (ou
intensificao), com o substrato (SS) conectado fonte (S), polarizado
Ov
por uma tenso VDS (entre D e S) e outra VGS (entre
+ G e S).
+
+
n+
+
+
+
+ +
+
+
+
+
+
+
+
+
+
+
+
n+
+
+
+
+
+
+
+
+
+
+
+
Regio de deplexo do substrato
Como no existe um canal condutor entre as regies dos terminais S

e D, o que prevalece so duas junes pn inversamente polarizadas.
A resistncia entre D e S da ordem de 1012 .
A corrente no canal desprezvel (da ordem de pA
a nA).
6/22/16
Por : Lus Timteo
14
Transistores
MOSFETs
MOSFET
(D) e Fonte (S)
Etapa # 1: A tenso positiva VGS,
causando um acumular de cargas
metal.
Anlise para VGS 0V e

VDS 0V
aplicada ao terminal de Porta (G),
positivas ao longo do elctrodo de
Ov
+
VGS
+
n+
n+
Etapa # 2: Este acumular de cargas positivas, faz com que as lacunas

livres do substrato p, por debaixo do elctrodo da Porta (G), sejam
repelidas da regio.
6/22/16
Por : Lus Timteo
15
Transistores
MOSFETs
MOSFET
(D) e Fonte (S)
VDS 0V
Etapa # 3: Como resultado desta "migrao, aparecem cargas
negativas, antes neutralizadas pelas lacunas
Ov
+ livres.
VGS
+
n+
n+
Etapa # 4: A tenso positiva da Porta (G) tambm atrai electres das

regies n + do Dreno-Fonte, para o canal.
6/22/16
Por : Lus Timteo
16
Transistores
MOSFETs
MOSFET
(D)
e Fonte
VDS
0V
Etapa
# 5: (S)
Logo que atingido um nmero
suficiente
destes electres,
criada uma regio n,. entre o Dreno (D) e a Fonte (S)
Ov
+
VGS
+
Etapa # 6: Este canal
recm formado, fornece um
caminho para a corrente
n+
n+
fluir entre o Drene e a
Fonte.
Este canal induzido, tambm conhecido por camada de in

O valor de VGS mnimo para a formao de canal chamado de tenso de
limiar(Threshold) e representada por VT. Para um MOSFET canal n, VT
positivo e tipicamente est dentro da faixa de 1 a 3 V.
6/22/16
Por : Lus Timteo
17
Transistores
MOSFETs
MOSFET
positiva para MOSFETs
Tipo-n, e negativa para os
do tipo -p

(D) e Fonte (S)
Voltagem limiar (VT) o
menor valor de vGS necessrio
para formar um canal condutor
entre o Dreno (D) e a Fonte (S).
Tipicamente entre 0.3 e
0.6Vdc.
Overdrive voltage/Efectiva
(VOV) a diferena entre a vGS
aplicada e Vt.
Efeito de Campo-E Quando

uma tenso positiva vGS
aplicada, desenvolve-se
um
campo elctrico entre o elctrodo
da Porta (G) e o canal n induzido
- sendo a condutividade deste
canal afectada pela intensidade
deste campo.
Capacitncia do xido (Cox)

a
capacitncia
da placa
OX
COX do Em
paralela
condensador
por
F/m2
tOX rea da Porta(G)
unidade de
(F/m2).
ox permitividade do SiO2 = 3.45E-11(F/m)
tox a espessura da camada de SiO2 .
6/22/16
VOV VGS VT
Por : Lus Timteo
18
Transistores
MOSFETs
MOSFET
Anlise para VGS VT e VDS
0V
MOSFET com VGS> VT e com uma pequena tenso
A
profundidade
VDS
aplicada. do canal uniforme e o dispositivo actua como
uma resistncia.
A condutncia do canal proporcional tenso efectiva, ou tenso da
Gate em excesso,
T).
n induzido
V (VGS - VCanal
GS
VDS
IS=ID
n+
6/22/16
ID
ID
n+
Por : Lus Timteo
A corrente de Dreno (D),

proporcional (VGS - VT) e
VDS.
19
Transistores
MOSFETs
MOSFET
Anlise para VGS VT e VDS
0V
Corrente de Dreno ID, sob pequena tenso VDS
ID mA
VGS=VT+3V
VGS=VT+2V
VGS=VT+1V
VGS<VT
Para VDS
varivel.
6/22/16
VDS
pequeno o canal comporta-se como uma resistncia
Por : Lus Timteo
20
Transistores
MOSFETs
MOSFET
Anlise para aumento
de
VDStenses VDS pequenas (<<VGS), o canal
Com
Mantendo-se
VGS constante, com um valor maior que VT e aumentandouniforme.
se VDS, observa-se que o canal induzido sofre um estreitamento e a sua
resistncia aumenta correspondentemente.
iG= 0
Uma vez estabelecido o canal de
S
G
D
conduo (VGS VT), a elevao da
iS= iD
iD
tenso
VDS
ir
provocar
o
n+
n+
estreitamento do canal na direco
da regio do Dreno, (Pinched-off).
Substrato tipo P
(Corpo)
6/22/16
O canal induzido adquire uma forma afunilada.

O Canal aumenta a resistncia com o aumento de
VDS.
A Corrente de Dreno controlada por ambas as duas
tenses (VDS/VGS).
21
Por : Lus Timteo
Transistores
MOSFETs
MOSFET
Anlise para aumento
Uma
de
VDSvez que a profundidade do canal induzido depende directamente
da quantidade de cargas negativas acumuladas abaixo do dielctrico,
que por sua vez depende da ddp entre a Gate e o canal, deduz-se que:
Quanto maior for VDS, menor ser essa ddp e;
Mais estreito o canal se tornar prximo ao dreno.
VDS VGS - VT
G
VDS = 0 ID=0
S
Quando VGD = VT ou VGS - VDS = VT , o canal fecha-se, pinched off.
6/22/16
A camada de inverso desaparece junto ao Dreno (D).

Mas a corrente de Dreno ID, no desaparece, fica constante (similar ao
JFET)!
22
Por : Lus Timteo
Transistores
MOSFETs
MOSFET
Sintetizando o
Funcionamento
VGS >
VT
VGS < VT
VDS 0
VGS
xido
(SiO2)
n+
n+
n+
L
Substrato tipo P
(Corpo)
Zona de
Deplexo no
Substrato
6/22/16
xido
(SiO2)
VGS
VDS 0
GCanal tipo n D
induzido
+++++++++++++
------------------------
n+
Substrato tipo P
(Corpo)
Zona de
Deplexo no
Substrato
Por : Lus Timteo
23

VDS = VGS
Transistores
VT
MOSFETs
MOSFET de enriquecimento- E- MOSFET (n) - Caracteristicas
Sintetizando o
Funcionamento
VDS
V(pequeno)
iS = i D
iG = 0
G
n+
i S= i D
iG = 0
G
n+
D
iD
n+
Substrato tipo P
(Corpo)
D
iD
n+
S
Substrato tipo P
(Corpo)
iS = i D
B
VDS > VGS
VT
iG= 0
G
n+
D
iD
n+
Substrato tipo P
(Corpo)
B
6/22/16
Por : Lus Timteo
24
Transistores
MOSFETs
MOSFET
Anlise para VGS VT e VDS 0V Saturao
(Pinch-off)
VDS = VGSVT
S
n+
n+
VDS > VGSVT
GV V
O canal induzido ou camada de

Inverso estreita-se no lado do Dreno
(D).
medida que VDS aumenta acima VGS-VT

L
VDSAT, o comprimento da regio estreita
L
n+
n+
(pinch-off), L aumenta:
A Tenso "extra" (VDS - VDsat) dissipada na
distncia
A quedade
L. tenso na resistncia do canal induzido,
permanece
.
A corrente
deVdsat
Dreno,
ID satura.
DSat
Nota: Os electres so arrastados para o Dreno pelo campo-E, quando entram

regio de pinch-off.
6/22/16
25
Por : Lus Timteo
Transistores
MOSFETs
MOSFET
Regies de operao do MOSFET

A operao de um MOSFET pode assim, ocorrer em trs diferentes
regies, dependendo das tenses aplicadas sobre os seus terminais.
Para
o transistor
NMOS os
REGIO
DE
CORTE: quando
VGSmodos
< VT so:
VGS a tenso entre a Porta (Gate) e a Fonte (Source) e VT a tenso
de threshold (limiar) de conduo do dispositivo. Nesta regio o
transistor permanece desligado e no h conduo entre o Dreno
VGS=0v
(Drain) e a Fonte (Source).
VGD
VGS VT I D 0
No h Canal.
IDS=0.
Com zero volts aplicados Porta
n+
n+
(G), existem dois diodos back-toback em srie entre Dreno (D) e
Fonte(S).
"Eles" evitam a conduo de corrente do Dreno para a Fonte, quando
aplicada uma voltagem VDS, produzindo resistncia muito alta
(1012ohms)
6/22/16
26
Por : Lus Timteo
+
+
+
+
+ +
+
+
+ +
+ +
Transistores
MOSFETs
MOSFET
EGIO DE TRIODO (ou regio linear): Quando VGS > VT e VDS < VGS VT
Onde VDS a tenso entre Dreno (D) e Fonte (S). O transistor ligado, e
o canal que criado permite o fluxo de corrente entre o Dreno e a
Fonte. O MOSFET opera como uma resistncia, controlada pela tenso
VDS(G).
porta
1
1
r da
DS
ID
kn '
W
(VGS VT )
L
kn '
W
VOV
L
A corrente de Dreno controlada

no s por VDS mas tambm por
.
V
AGSprofundidade
do canal muda de
uniforme a forma afunilada no lado
do Dreno.
A corrente
do dreno para a fonte :
nCox W
2
ID
2 VGS Vth VDS V DS
2
L
6/22/16
Por : Lus Timteo
27
Transistores
MOSFETs
MOSFET
de Enriquecimento canal n Princpios de funcionamento
REGIO DE SATURAO:
VGS VT
VGD VT
IS=ID
Canal estreita-se junto ao Dreno
IDS independente de VDS.
Dispositivo satura.
Similar a uma fonte de corrente.
n+
VDS VGS-VT
ID
IDS
n+
Se VDS > VGS - VT, ento VGD < VT, e o canal fica estrangulado (pinchedoff), pois a camada de inverso, no atinge a Drain (D).
Neste caso, a conduo provocada pelo mecanismo de disperso de
electres sob a influncia da tenso positiva da Drain (D).
Como os electres so negativos deixam o canal, e so acelerados em
direo Drain(D).
A Tenso atravs do canal estrangulado tende a permanecer fixa em
(VGS - VT), e a corrente do canal permanece constante com o aumento
6/22/16
28
da VDS.
Por : Lus Timteo
Transistores
MOSFETs
MOSFET
REGIO DE SATURAO: quando VGS > VT e VDS > VGS VT

G
Canal
S
Saturado
VDSsat =VGS - VT
L-L
-+
VDS VDSsat
L
A corrente de Dreno(D) agora relativamente independente da tenso
de Dreno VDS e controlada somente pela tenso da porta (V GS) de tal
forma que:
C W
I
2
ID
ox
VGS VT
VGS VT
o valor da corrente deixa de aumentar, assumindo um valor constante Zona

de Saturao. O MOSFET tem comportamento de fonte de corrente.
6/22/16
Por : Lus Timteo
29
Transistores
MOSFETs
MOSFET
(Pinch-off)
G
Pinched-off
channel
VDSsat =VGS - VT
L-L
-+
L
VDS VDSsat
L
Os electres passam atravs da zona limitada (Pinched-off) em
alta velocidade, e a fluxo constante, assim como um jacto de gua
por um orifcio apertado
6/22/16
Por : Lus Timteo
30
Transistores
MOSFETs
Descrio
matemtica do comportamento de um MOSFET -n
Aprendemos muito sobre MOSFETs de enriquecimento,
mas ainda no estabelecemos uma relao matemtica
entre iD, VGS, ou VDS. Como podemos determinar os
valores numricos correctos para tenses e correntes de
um MOSFET num determinado momento?
A descrio matemtica do comportamento do MOSFET de
enriquecimento relativamente simples! Ns realmente precisamos de
nos preocupar com apenas 3 equaes.
Especificamente, ns expressarmos a corrente de Dreno iD, em funo
de VGS e VDS, para cada um dos trs modos de funcionamento do
MOSFET (Corte, Trodo, e Saturao).
Alm disso, precisamos definir matematicamente os limites entre cada
um destes trs modos!
6/22/16
Por : Lus Timteo
31
Transistores
MOSFETs
Descrio
matemtica do comportamento de um MOSFET
Mas, primeiro, precisamos examinar alguns parmetros fsicos
fundamentais, que definem o dispositivo MOSFET. Estes parmetros
incluem:
k Parmetro do processo de
2
Transcondutncia
].
W/L - Relao do[A/V
Aspecto fsico do Canal
k- Parmetro(comprimento/largura).
do processo de Transcondutncia, uma constante que
depende da tecnologia de processo usado para fabricar um circuito
integrado. Portanto, todos os transistores dum determinado substrato,
iro tipicamente ter o mesmo valor deste parmetro.
W/L - simplesmente a proporo da largura (W) e do comprimento (L)
do canal. Este o parmetro do dispositivo do MOSFET, que pode ser
alterado e modificado pelo designer do circuito, para satisfazer as
dum circuito
ou de um
transistor.
especificaes
Ns tambm podemos
combin-las
para
formar um parmetro nico do
K k '
2 L
6/22/16
Agora
podemos
descrever
matematicamente o comportamento de
...... A 2
um MOSFET de enriquecimento. Vamos
V
fazer um modo de cada vez.

32
Por : Lus Timteo
MOSFET, o Parmetro
1 WK:
Transistores
MOSFETs
Descrio
matemtica do comportamento de um MOSFET : Modos
Corte (Cutoff)
Esta relao muito simples, se o MOSFET est na corte, a corrente de
Dreno iD, simplesmente de zero!
iD=0 (CUTOFF mode)
Trodo (Triode)
Quando no modo de trodo, a corrente de Dreno dependente tanto
VGS como de VDS:
1 2
W
V
V
VDS
GS
T
DS
2
L
iD k'
K 2VGS VT VDS VDS2
(TRIODE mode)
Esta equao vlida para ambos os transistores NMOS e PMOS, (se

estiverem no modo TRODO). Recorde-se que para os dispositivos PMOS,
os valores de VGS e VDS so negativos, mas notar que isso dar
resultado(correcto) de um valor positivo de iD.
6/22/16
Por : Lus Timteo
33
Transistores
MOSFETs
Descrio
matemtica do comportamento de um MOSFET : Modos
Saturao (Saturation)
Quando estiver no modo de saturao, a corrente de Dreno do MOSFET
(aproximadamente), dependente unicamente de VGS:
1 W
VGS VT 2 K VGS VT 2 (Saturation mode)
iD k'
2 L
Assim, vemos que a corrente de Dreno iD, na
saturao , proporcional ao excesso de tenso da Gate
quadrado!
ao
Esta
equao igualmente vlida para os dois tipos de
transistores NMOS e PMOS (se estiverem no modo de
saturao).
OK, ento agora sabemos a expresso para a corrente de Dreno iD, em
cada um dos trs Modos de funcionamento de um MOSFET, mas como
saberemos em que modo est o MOSFET?
6/22/16
Por : Lus Timteo
34
Transistores
MOSFETs
Descrio
matemtica do comportamento de um MOSFET : Limites do
Temos que determinar os limites matemticos de cada modo. Tal como
antes, vamos fazer um modo de cada vez!
Corte (Cutoff)
Um MOSFET est no corte quando nenhum canal foi induzido. Assim,
para um dispositivo NMOS de enriquecimento:
Se VGS-VT 0, ento o NMOS est no CORTE
Similarmente, para um dispositivo PMOS de enriquecimento temos:

Se VGS-VT 0, ento o PMOS est no CORTE
Trodo (Triode)
Para o modo trodo, sabemos que temos um canal induzido (ou seja,
uma camada de inverso est presente).
6/22/16
Por : Lus Timteo
35
Transistores
MOSFETs
Descrio
Trodo (Triode) (Cont)
Alm disso, sabemos que quando em modo trodo, a
tenso VDS no suficientemente grande para NMOS,
ou suficientemente pequena (isto , suficientemente
negativa) para o PMOS, para estrangular (pinch off) o
canal induzido.
Mas quo grande que VDS precisa de ser, para
estrangular um canal NMOS? Como podemos determinar
se o estrangulamento ocorreu?
A resposta a essa pergunta surpreendentemente simples. O canal
induzido de um dispositivo NMOS est estrangulado se a tenso VDS
maior do que o excesso de voltagem da Gate!
Se VDS VGS-VT, ento o NMOS est "pinched off"
Similarmente, para um dispositivo PMOS de enriquecimento temos:

Se VDS VGS-VT, ento o PMOS est "pinched off"
6/22/16
Por : Lus Timteo
36
Transistores
MOSFETs
Descrio
Trodo (Triode) (Cont)
Estas condies, significam que um canal NMOS no est
VDS VGS-VT
estrangulado
se:
E consequentemente,
um canal PMOS no est
VDS VGS-VT
estrangulado
se: dizer que um dispositivo NMOS est no modo de
Assim, podemos
TRIODO:
Se VGS-VT 0 , e VDS <VGS-VT , ento o NMOS est no
modo TRIODO
Similarmente para um dispositivo PMOS:
Se VGS-VT 0 , e VDS VGS-VT , ento o PMOS est no modo
TRIODO
Saturao (Saturation)
Lembremo-nos de que no de modo de Saturao, um canal est
induzido,
e
que
esse
canal
est podemos
estrangulado
( pinched
Assim,
afirmar
que paraoff).
um NMOS:
6/22/16
Se VGS-VT 0 , e VDS VGS-VT , ento o NMOS est no modo

SATURAO
Por : Lus Timteo
37
Transistores
MOSFETs
Descrio
Saturao (Saturation) (Cont)
E para um dispositivo PMOS:
Se VGS-VT 0 , e VDS VGS-VT , ento o PMOS est no modo
SATURAO
Podemos agora construir uma expresso completa (contnua) relativas
corrente de Dreno iD, para tenses VDS e VGS.
Para um dispositivo NMOS:
Se
6/22/16
Se
Se
Por : Lus Timteo
38
Transistores
MOSFETs
Descrio
Podemos agora construir uma expresso completa (contnua) relativas
corrente de Dreno iD, para tenses VDS e VGS.
Para um dispositivo PMOS:
Se
6/22/16
Se
Se
Por : Lus Timteo
39
Transistores
MOSFETs
Descrio
Vamos agora
ver como estas expresses aparecem quando as
representamos graficamente. Especificamente, para o um dispositivo
NMOS, vamos representar a corrente iD em funo de diferentes valores
de VDS e VGS:
VDS VGS-VT
Regio Trodo
VDS VGS-VT
Regio Saturao
VDS = VGS - VT
VGS VRegio
Corte
T
6/22/16
Por : Lus Timteo
40
Transistores
MOSFETs
MOSFET
Anlise da corrente ID
corrente Dreno ID, saturada e apenas controlada
pelos VGS
Saturao
Triodo
VGS cria o
VDS VGS-VT
canal.
A linha dobra-se porque
Aumentando
VGS
a resistncia do canal
A corrente satura, porque o
ir
aumentar
a
aumenta com VDS.
canal estreita muito (pinchcondutncia
do
off), junto ao Dreno, e VDS
canal.
deixa de afectar o canal .
Na
regio
de
Quase um linha a direito,
saturao
apenas
com
a
inclinao
proporcional a (VGS-VT).
VGS
controla
a
VGSVT
corrente de Dreno.
Na
regio
subliminar,
a
corrente de Dreno
VDSsat=VGS-VT
tem uma relao
Quando VDS aumenta a tenso VGD diminui at se tornar inferior a VT.
O canal fecha-se
do
exponencial
com
lado do Dreno (pinch-off), e o valor da corrente deixa de aumentar,
assumindo um valor
VGS.
VDS VGS-VT
constante Zona de Saturao.
6/22/16
Por : Lus Timteo
41
Transistores
MOSFETs
MOSFET
Curva Caracterstica
As caractersticas ID-VDS de um dispositivo com Kn (W / L) = 1,0 mA/V2..
I D kn '
W
L
1 2
W
(
V
V
)
V
k
'
(VGS VT )VDS
n
GS T DS 2 DS
L
Um
MOSFET
de
enriquecimento de canal n
com VGS e VDS aplicada e com
as indicaes normais de
fluxo de corrente indicada.
ID
IG=0
6/22/16
IS=ID
Por : Lus Timteo
42
Transistores
MOSFETs
MOSFET
Curvas Caracterstica
Curva de transferncia e curvas caractersticas de Dreno
Na
ausncia
denMOS.
canal para VGS = 0 no h corrente ID. necessrio um valor
tpicas
de um
mnimo de voltagem limiar VTP positiva de VGS para que se forme o canal.
Aumentando VGS aumenta o valor da corrente
I
Kde
(V saturao.
V )2
10
ID (mA)
10
ID (mA)
VT
1
0
6/22/16
VGS (V)
D Sat
GS
VGS= 7 V
VGS= 6 V
VGS= 5 V
VGS= 4 V
Por : Lus Timteo
VGS=2V= VTP
VDS
43
Transistores
MOSFETs
MOSFET
de enriquecimento- E- MOSFET
Curvas Caractersticas : O valor de K
Se os valores VGS(on) e ID(on) tiverem sido fornecidos, eles podem ser
utilizados como o segundo ponto conhecido da curva, restando apenas
determinar outros dois.
Sugesto:
3 ponto: arbitrar VGS entre VT e
VGS(on).
Caso
4 ponto:
arbitraros
VGS
> VGS(on).
se conhea
parmetros
construtivos do MOS ao invs de um
ponto especfico da curva, sugere-se arbitrar os pontos para VGS=2VT,
VGS=3VT,
e VGS=4VT.
ID (mA)
ID2
I D k (VGS VT ) 2
ID(on)
Curva de transferncia de um nMOS tipo

enriquecimento esboada a partir de um
ponto conhecido da curva.
ID1
ID=0 mA)
VT
6/22/16
VGS1
VGS2
VGS (V)
VGS(on)
1 W
k'
2 L
Por : Lus Timteo
k' n Cox
44
Transistores
MOSFETs
MOSFET
Polarizao :
As curvas de transferncia de um MOSFET tipo Deplexo e tipo
Enriquecimento so bastante distintas entre si.
A polarizao fixa continua existindo, sendo seu mtodo de resoluo
idntico ao do tipo Deplexo.
10
ID (mA)
9
8
7
6
Enriquecimento
ID(on)
5
4
3
2
VGS(Th)
1
0
6/22/16
Por : Lus Timteo
8 9 VGS (V)
VGS(on)
45
Transistores
MOSFETs
MOSFET
Curvas Caractersticas
tpicas de um nMOS.
ID (mA)
VT
0
6/22/16
8
VGS (V)
Por : Lus Timteo
46
Transistores
MOSFETs
MOSFET
Anlise da
Capacidade
Quaisquer dois condutores separados por um isolante tm

capacitncia
A capacitncia Gate/Canal muito
importante
Criam as cargas do canal, necessrias para a sua operao.
Source (S) e Drain (D) tm capacitncia para o corpo (SS).
Atravs de diodos (junes) com polarizao inversa.
A chamada capacitncia de difuso porque est associada com
a difuso Source/ Drain.
Fios de interconexo tambm tm capacitncia distribuda.
6/22/16
Por : Lus Timteo
47
Transisto
res
Transistores de Efeito de Campo Metal-xidoSemicondutor

MOSFET
MOSFET
de Enriquecimento
Caractersticas
- canal n Capacitncia da
Anlise da Capacidade:
Cgs = oxWL/tox = CoxWL = CpermicronW
SiO
xido
da
Gate
Gate
2
Cpermicron tem valor tpico de
2fF/m
(Bom isolante ox=3.90)
Gate xido Canal
tox
n+
n+
Carga do canal - Q do Canal= CV

C = Cg = oxWL/tox = CoxWL (C =
C =
ox
ox / tox)
ox-Permissividade do xido
ox
ox / tox
V = Vgc - VT = (VGS VDS/2) - VT
Qcanal
W
W
I DS
Cox (VGS VT VDS / 2)VDS (VGS VT VDS / 2)VDS Cox
t
L
L
6/22/16
Por : Lus Timteo
48
Transisto
res

MOSFET
MOSFET
de Enriquecimento
Caractersticas
- canal n Resposta
Dinmica
A resposta dinmica (velocidade de
comutao), de um circuito MOS muito
dependente de capacitncias parasitas
circuito.
associadas
Use uma ao
aproximao
simples para
estimativas rpidas de capacitncias.
Usar ferramentas para a extrao de valores
mais precisos a partir de layouts reais.
Considere as capacitncias vistas durante as
diferentes regies de operao.
Regio de Corte (off Region)
VGSVT; Quando um dispositivo MOS est desligado (off), apenas CGB

(devido
= xido
A/tox, onde
A a rea
da Gate, e =da
0SiO2
combinaoCsrie
do
da Gate
e a capacitncia
camada de
GB = Cox
deplexo)
diferente
de zero.
4
permissividade
do espao
vazio (8.854x10
F/m), e =0SiO2 a constante dielctrica do dixido de Silc
6/22/16
Por : Lus Timteo
49
Transisto
res

MOSFET
MOSFET
de Enriquecimento
Caractersticas
- canal n Resposta
Dinmica
Regio
Linear (Linear Region)
A regio de Deplexo existe, formando
dielctrico da capacitncia de Deplexo,
Cdep, em srie com Cox.
Assim que o dipositivo entra em
conduo, CGB reduzida a 0.
A capacitncia da Gate, agora uma
funo da respectiva tenso .
Regio de Saturao (Saturated Region)

Regio sob a Gate est fortemente invertida, e a regio do canal junto
Drain, estrangulada, reduzindo CGD a zero.
6/22/16
Por : Lus Timteo
50
Transisto
res

MOSFET
MOSFET
de Enriquecimento
Caractersticas
- canal n Resposta
Dinmica
Regio
Linear (Linear Region)
Cut-off
Saturated
CGB
Linear
CGS
CGD
VT
6/22/16
VT+VDS
Source: Mlynik and Leblebici

EPFL web-based course
Por : Lus Timteo
51
Transisto
res

MOSFET
MOSFET
de Enriquecimento
Caractersticas
Anlise da - canal n
capacidade
S
G
D
Comprimento do canal
6/22/16
Por : Lus Timteo
52
Transisto
res

MOSFET
MOSFET
de Enriquecimento
Caractersticas
Anlise da - canal n
G
capacidade
S
Comprimento
Comprimento
dodo
canal
canal
O Aumento de VDS afecta a regio

Dreno/Canal:
Aumenta a barreira e a Deplexo.
6/22/16
Por : Lus Timteo
53
Transistores
MOSFETs
MOSFET
Anlise da capacidade e o fluxo de
corrente para VGS V e VDS 0V Saturao
Anlise
T
(Pinch-off)
Para determinar a corrente que fluir no canal sob estas condies
considere um elemento diferencial do canal, de rea W.y(x) e espessura
dx. anlise do MOSFET
L
Na
tipo
Enriquecimento,
W
podemos
deduzir
a
corrente
no
canal
atravs do fluxo de
cargas que, conforme
a
dQ
t
dadaI por:
n E
ox
dx
Onde Q a carga negativa

(electres livres) induzida no
substrato pelo potencial
da Gate(G).
positivo
Matematicamente,
o dV ( x)
campo elctrico Edado
dx
por:
6/22/16
y(x)
Por : Lus Timteo
dx
x
54
Transistores
MOSFETs
MOSFET

Anlise
T
(Pinch-off)
Aplicando, a Equao da corrente assume a forma:

I n
dQ dV ( x)
dx dx
A partir do momento em que VGS atinge o valor limiar (VT), a carga

negativa induzida no substrato torna-se proporcional diferena entre
essa tenso e a do canal, logo: W dx
dQc ( x) CdV ox
Sendo
VGS VT V ( x)
tox
ox
a constante dielctrica do xido da Gate(G) e V(x) a tenso na

posio x do canal, cujo valor varia entre 0 (em x=0) e VDS (em x=L).
Potencial da placa inferior (canal
V
n)
VDS
Potencial da placa superior
(Gate)
ddp
0
6/22/16
Por : Lus Timteo
55
Transistores
MOSFETs
MOSFET

corrente
Dependncia de L e tox
(Pinch-off)
Comprimento pequeno da Gate e espessura do xido, baixam a
resistncia do canal, o que ir aumentar a corrente de Drain ID.
ID
ID
Curto
Comprido
VT
VGS
ID
VDS
ID
Fina
tox
Grossa
VT
6/22/16
VGS
VDS
Por : Lus Timteo
56
Transistores
Transisto
resde enriquecimento- E- MOSFET (n) - Caracteristicas
MOSFETs
MOSFET
corrente para VGS VT e VDS 0V Saturao
Efeito de
Anlise
W
(Pinch-off)
Quando a largura da Gate aumenta, a corrente aumenta devido a uma

diminuio na resistncia. No entanto, a capacitncia da Gate tambm
aumenta, assim, limitando a velocidade do circuito. Um aumento na W
pode ser visto como dois dispositivos em paralelo.
W
ID
ID
W
VTh
6/22/16
VGS
VDS
Por : Lus Timteo
57
Transistores
MOSFETs
MOSFET
Anlise
T
(Pinch-off)
Aplicando, temos ID: I D n CoxW VGS VT V ( x)
dV
dx
Onde Cox a capacitncia por unidade de rea, Cox ox

tox
dada por:
Passando dx para o outro lado da equao, podemos integrar ambos

VDS
os ladosL como:
Idx C
n
ox
GS
VT V ( x) dV ( x)
Aplicando as integraes obtemos:
W
I D n Cox
L
6/22/16
(VGS VT )VDS
Por : Lus Timteo
VDS
2
58
Transistores
MOSFETs
MOSFET
corrente
(Pinch-off)
Se a tenso no canal for elevada at que VDS = VGS - VT, a ddp na
extremidade do canal cair ao valor mnimo necessrio (VT), para
manter a existncia do canal, e a corrente ID no crescer mais,
mesmo que se aumente VDS.
O valor de VDS para o qual a corrente atravs do canal satura
identificado como VDSsat, onde:
VDSsat VGS VT
Na saturao (VDS = VDSsat), a corrente ID torna-se:
1
W
I D nCox (VGS VT ) 2
2
L
6/22/16
Por : Lus Timteo
59
Transistores
MOSFETs
MOSFET
Resistncia controlada por Variao do potencial do

voltagem
Canal
G
O canal de inverso de um MOSFET pode ser visto como uma

resistncia. Uma vez que a densidade de cargas no interior do canal
depende da tenso da Gate, esta resistncia tambm dependente da
voltagem.
Como a tenso da Gate a decrescer, a sada cai porque a resistncia
G
de canal aumenta.
6/22/16
Por : Lus Timteo
60
Transistores
MOSFETs
MOSFET
Resistncia controlada por Variao do potencial do

voltagem
Canal
V(x)
G
L
VG
ID
VD - VG
dpp:
=VG
VG
x
=VG - VD
Uma vez que h uma resistncia de canal entre o Dreno(D) e a

Fonte(S), e o Dreno est mais polarizado do que a Fonte, o potencial do
canal aumenta da Fonte para o Dreno, e o potencial entre a Porta (G) e
o canal, diminuir da Fonte para o Dreno.
6/22/16
Por : Lus Timteo
61
Transistores
MOSFETs
MOSFET
Modulao de Canal ( )
Embora a Equao de ID na saturao descreva a corrente ID como um
valor independente do aumento de VDS, em dispositivos reais, observase um ligeiro aumento dessa corrente em funo de VDS.
O aumento de VDS faz diminuir a largura efectiva do canal (L),
G
D
resultando num aumento
S da corrente no Dreno.
N
L
P
Para refletir esse aumento da corrente a equao pode ser adequada
incluindo-se o fator (1+VDSe):
ID
1
W
n Cox VGS VT 2 1 VDSe
2
L
Onde VDSe a tenso que excede tenso de saturao do canal para o

VGS adoptado, V
isto
VDS VDSsat
DSe :
6/22/16
Por : Lus Timteo
62
Transistores
MOSFETs
MOSFET
O parmetro de modulao do comprimento do canal ( ) definido
como o inverso da Tenso
Early (VA).
1
VA
ID
ID
VDS
Tipicamente, varia entre 5x10-3 e
3x10-2 V-1.
6/22/16
Por : Lus Timteo
63
Transistores
MOSFETs
MOSFET
Tenso de Early VA.
Graficamente, corresponde ao ponto de interseco com o eixo VDS das
projeces das curvas das correntes de Dreno na regio de saturao.
Fisicamente, a Tenso Early (VA) directamente proporcional ao
I ( mA)
comprimento do canal (L).
D
Triodo
Saturao
VGS VT 2.0V
VGS VT 1.5V
1
Inclinao
r0
VGS VT 1.0V
VA 1 /
6/22/16
0
Por : Lus Timteo
VGS VT 0.5V
VDS
64
Transistores
MOSFETs
MOSFET
I ( mA)
Tenso de Early VA.
Corrente de Dreno ID, modificada pela
modulao do comprimento do canal.
Triodo
Saturao
VGS VT 2.0V
Ruptura
W
I D k n ' VGS VT ) 2
1VDS )
L
VGS VT 1.5V
1
Inclinao
r0
VGS VT 1.0V
1
2
rO
1
I D
V A 200 a 300V
VA 1 /
Corte
VGS
VGS VT 0.5V
VDS
VT 0V
Os transistores MOS no se comportam como uma fonte de corrente

ideal, devido modulao de
comprimento
A resistnciade
decanal.
sada finita:
iD
ro
V
DS
6/22/16
1
VGS const .
1
VA
I D
ID
Por : Lus Timteo
65
Transistores
MOSFETs
MOSFET
Resistncia de sada de Drain
ro .
Muitas vezes, o parmetro de modulao do comprimento do canal ,

expressa como a Tenso de Early, VA , que simplesmente o inverso
1
do valor de :
VA
Assim, a corrente de Dreno iD, para um MOSFET na
saturao, pode igualmente ser expressa como:
iD K VGS VT
V
1 DS
VA
Agora, vamos definir um valor ID, que simplesmente a corrente

Dreno, na saturao, como se no houvesse nenhuma modulao
2
comprimento canal, por outras palavras,
I D oKvalor
VGS ideal
VT da corrente
Dreno na saturao:
Assim, podemos alternativamente escrever a corrente de Dreno
saturao como:
iD I D 1 DS
VA
6/22/16
Por : Lus Timteo
66
de
do
de
na
Transistores
MOSFETs
MOSFET
ro.
A expresso anterior, explicitamente mostra como a corrente de Dreno
funciona em funo da voltagem VDS.
Por exemplo, considere um caso tpico onde VDS = 5.0 V e
VA = 50,0 V.
5
VDS
Descobrimos que:
I D 1 I D 1 0,1 1,1I D
iD I D 1
VA
50
Por outras palavras, a corrente de Dreno, 10% maior do que o seu

valor de ID assim,
"ideal".interpretar o valor V /V , como a percentagem de
Podemos,
DS
aumento da corrente de Dreno iD, sobre o seu valor ideal (ou seja, sem
a modulao do comprimento do canal) na saturao : ID =K (VDS VT)2.
Assim, como um aumento de VDS, a corrente de Dreno iD vai
aumentar ligeiramente.
Agora, vamos introduzir uma terceira via (ou seja, alm de, e VA) para
descrever o aumento "extra da corrente, criado pela modulao do
comprimento do canal .
6/22/16
Por : Lus Timteo
67
Transistores
MOSFETs
MOSFET
r
o. Definindo Resistncia de sada de Drainro
V
1
ro: A
I D I D
Usando esta definio, podemos escrever a expresso final da corrente

na
saturao
como:
Assim, podemos interpretar a corrente de Dreno "extra" (devido

modulao do comprimento de canal) como a corrente que flui atravs
de uma resistncia sada de Dreno
6/22/16
ro.
Por : Lus Timteo
68
Transistores
MOSFETs
MOSFET
Triodo
I D (mA)
ro .
Finalmente, h trs coisas importantes
para lembrar sobre a modulao do
comprimento do canal:
V A 1 /
Saturao
VGS VT 2.0V
VGS VT 1.5V
Inclinao
1
r0
VGS VT 1.0V
VGS VT 0.5V
VDS
VGS VRegio
Corte
T
Os valores de VA e de so parmetros do dispositivo MOSFET, mas a

resistncia de sada de Dreno ro, no (ro depende de ID!).
Muitas vezes, ns "negligenciamos o efeito da modulao do
comprimento do canal", o que significa que usamos o caso ideal para a
saturao : id=K(VGS-VT)2. Efectivamente, assumimos que = 0, o que
significa que um VA = e o ro = (ou seja, not VA= 0 e ro=0!).
A resistncia de sada de ro no o mesmo que a resistncia do canal
rDS!
6/22/16
69
Por : Lus Timteo
Transistores
MOSFETs
MOSFET
ro
/rDS.
As duas resistncias so diferentes em muitas, muitas
maneiras:
Para um MODFET na Saturao.
Para um MODFET em modo Trodo com VDS pequeno.
6/22/16
Por : Lus Timteo
70
Transistores
MOSFETs
MOSFET
Resistncia de Canal rDS
Nota: para essa situao, o MOSFET estar na
regio
Trodo.
Lembre
que a corrente iD ser directamente proporcional tenso
VDS,
1.
Umdesde
canalque:
condutor tenha sido induzido.
2. Que o valor de VDS seja pequeno.
Lembre tambm que medida que aumentar o valor da VDS, o canal
condutor vai comear a estrangular e a corrente iD, deixa de ser
directamente proporcional
VDS.
Especificamente,
existem dois
fenmenos, medida que aumentamos
VDS, enquanto na regio de Trodo:
1. Aumentando VDS ir aumentar a diferena de potencial atravs do
canal condutor, um efeito que ajuda aumentar proporcionalmente a
corrente de dreno iD.
2. Aumentando VDS ir diminuir a condutividade do canal induzido, um
efeito que funciona para diminuir a corrente de Dreno iD.
6/22/16
Por : Lus Timteo
71
Transistores
MOSFETs
MOSFET
Isso muita coincidncia! H dois fenmenos fsicos, medida que
aumentamos VDS, e h dois termos na equao da corrente de Dreno
em modo Trodo!
Isto no coincidncia! Cada termo da equao da corrente em modo
trodo, descreve efectivamente um desses dois fenmenos fsicos .
Podemos, assim, separar a equao da corrente de Dreno em modo
trodo, nas duas componentes:
iD =iD1+iD2
Vamos analisar cada termo individualmente.

Primeiro, devemos notar que este termo directamente proporcional
VDS. Se VDS aumenta de 10%, o valor do termo ir aumentar de 10%.
Note que isto verdade, independentemente da magnitude do VDS!
6/22/16
Por : Lus Timteo
72
Transistores
MOSFETs
MOSFET
I D (mA)
Graficando este termo, temos:

evidente que este termo
descreve o primeiro dos nossos
fenmenos:
VDS VT
VDS
1. Aumentando VDS ir aumentar a diferena de potencial atravs do

canal condutor, um efeito que ajuda aumentar proporcionalmente a
corrente de dreno iD.
Por outras palavras, este primeiro termo descreve com preciso a
relao entre iD e VDS quando o canal induzido no MOSFET, se
umano
resistncia!
comporta
Mas, claro,como
o canal
se comporta como uma resistncia! O segundo
termo iD2, descreve o comportamento no resistivo do canal.
6/22/16
Por : Lus Timteo
73
Transistores
MOSFETs
MOSFET
iD 2
VDS VT
evidente que iD2 no directamente

proporcional a VDS, mas sim proporcional a
VDS ao quadrado!
VDS
evidente que este termo descreve o segundo dos nossos

fenmenos:
2. Aumentando VDS ir diminuir a condutividade do canal induzido, um
I D de Dreno iD.
efeito que funciona para diminuir a corrente
Agora vamos adicionar os dois termos iD1
e iD2 juntos para obter o comportamento
total da corrente de Dreno iD, no modo
Trodo:
evidente que o segundo termo iD2 funciona
no sentido de reduzir o comportamento total
da corrente de Dreno, do comportamento
resistivo de iD1. Isto, naturalmente
fisicamente
devido
reduo
da
condutividade do canal, com o aumento de
6/22/16
Por : Lus Timteo
VDS VT
VDS
74
Transistores
MOSFETs
MOSFET
ID
Mas repare! para pequenos valores de VDS, o

termo iD2 muito pequeno e, portanto, iD iD1
VDS pequeno)!
(quando
Absolutamente
verdade! Lembre-se isto
consistente com a nossa discusso anterior sobre
a condutividade do canal induzido, comear a
degradar significativamente somente quando
VDS se torna suficientemente grande!
VDS VT
VDS
Assim, podemos concluir:

Para pequenos valores de
6/22/16
Por : Lus Timteo
75
Transistores
MOSFETs
MOSFET
Pelo que acabamos de ver,
podemos afirmar, que o
canal
induzido,
(para
pequenos valores de VDS)
se comporta como uma
resistncia rDS de valor
aproximado = VDS/iDS.
Para pequenos valores de
Mas o que quer dizer "para pequenos valores de VDS? O quo

pequeno, pequeno? Como podemos saber numericamente quando
vlida?
esta
Bem,aproximao
podemos dizer
que esta aproximao vlida quando iD2, muito
menor do que iD1 (isto , iD2 insignificante).
Matematicamente,
isso como:
6/22/16
podemos
afirmar
Por : Lus Timteo
76
Transistores
MOSFETs
MOSFET
Assim, pode-se aproximar dizendo que o canal induzido se comporta
como uma resistncia rDS, quando VDS muito menor que o dobro do
excesso da tenso da Gate:
para
e
para
6/22/16
Por : Lus Timteo
77
Transistores
MOSFETs
MOSFET
L vamos ns outra vez! A declarao VDS 2 (VGS-VT), apenas um
pouco mais til, do que a afirmao "quando o valor de VDS pequeno".
Precisamente quanto muito menor do que duas vezes o excesso de
tenso da Gate deve ser o valor de VDS, para que a afirmao seja
exacta?
Ns
no podemos dizer com preciso quanto menor V precisa de ser
DS
em relao a 2 (VGS-VT), a menos que indicamos com preciso, quanto

precisa exigimos que seja a nossa aproximao!
Por exemplo, se queremos que o erro associado com a aproximao iD
iD1= 2 K(VGS-VT)VDS, seja inferior a 10%, descobrimos que
precisaremos que a tenso VDS seja inferior a 1/10 do valor 2 (VGS-ViT).
2VGS VT VGS VeT consequentemente
iD2 D1
Por outras palavras, se:
VDS
10
10
5
Este critrio do erro de 10% uma tpica "regra de ouro" para muitas
aproximaes em electrnica. No entanto, isso no significa que seja o
critrio "correcto" para determinar a validade desta (ou de outra)
aproximao.
6/22/16
78
Por : Lus Timteo
Transistores
MOSFETs
MOSFET
Algumas aplicaes, podem exigir uma melhor preciso. Por exemplo,
se precisarmos de erro a menos de 5%, veramos que VDS (VGS-VT)/10.
No entanto, usando os critrios de erro de 10%, chega-se a
concluso de que:
para
e
para
Ns achamos que devemos usar estas aproximaes quando o
podermos fazer, pois tornam a nossa anlise de circuitos muito mais
fcil!
6/22/16
79
Por : Lus Timteo
Transistores
MOSFETs
MOSFET
Efeito da Temperatura
VT diminui cerca de 2mV por oC.

K diminui com a temperatura (efeito
dominante).
A Corrente diminui com a temperatura.
ID
6/22/16
1
W
2
VGS VT
k n'
2
L
Por : Lus Timteo
k n n Cox
80
Transistores
MOSFETs
MOSFET
Velocidade dos transportadores de carga(v)
A Carga transportada por electres.
A Velocidade dos transportadores de carga (v), proporcional ao campo
elctrico lateral entre a Source(S) e a Drain (D).
Em que a Mobilidade.
v
E
E = VDS/L
Tempo para um transportador atravessar o canal:

t
Em modo linear a corrente
IDS,
= L/v
pode ser obtida a partir da carga no
canal e do tempo t, que cada transportador o leva a atravessar

I DS
Qcanal
W
Cox (VGS VT VDS / 2)VDS
t
L
6/22/16
(VGS VT VDS / 2)VDS
Por : Lus Timteo
Cox
W
L
81
Transistores
MOSFETs
MOSFET
Efeito da Corpo (body effect)-( )
Num circuito integrado usando MOSFETs, pode

haver milhares ou milhes de transistores.
Como resultado, existem milhares ou milhes
de terminais Fonte(S) de MOSFETs, mas, h
apenas um corpo (Body) (SS) o Substrato de
Silcio.
Assim, se fssemos a ligar todos os terminais
Fonte dos MOSFETs ao terminal nico de
corpo,
estaramos
ligando
todos os terminais de Fonte dos MOSFETs uns
O resultado disso, seria certamente um IC
aos outros!
intil!
Por isso, nos circuitos integrados, os terminais da Fonte dos MOSFETs
no so ligados ao corpo do substrato.
Verificamos que a tenso VSB (tenso Fonte-corpo), no
necessariamente igual a zero (isto , VSB 0V)! Pelo que existem
de quatro
terminais.
dispositivos
H muitasMOSFETs
ramificaes
deste
efeito de corpo, talvez o mais
significativo o que diz respeito tenso de limiar VT.
6/22/16
Por : Lus Timteo
82
Transistores
MOSFETs
MOSFET
Ns verificamos que, quando VSB 0V, h uma expresso mais precisa

da
de fermi - (Parmetro
tenso limiar (Threshold voltage) VT, que Nvel
a seguinte:
VT VT0 2 f VSB 2 f
fsico) 2 0.6V
Onde
1/2
2q NA S
0.5
V
tpico
Cox
o valor da tenso limiar(VT), quando
so parmetros do dispositivo
MOSFET.
Observe-se que o valor
VSB = 0, isto :
VT0
VT=VT0
quando
assim evidente que o termo:
VSB=0.0
2 f VSB 2 f
simplesmente
expressa um valor extra, adicionado ao "ideal da tenso de limiar VT0
Para
muitos
casos, este efeito de corpo relativamente insignificante,
quando
VSB 0V.
e pode ser ignorado No entanto, no se deve concluir que o efeito de
corpo
sempre
insignificante, pode em alguns casos, ter um tremendo impacto
sobre o desempenho doPor
circuito
6/22/16
83
: Lus MOSFET!
Timteo
Transistores
MOSFETs
MOSFET
Nos circuitos integrados (Ics), o substrato dos circuitos NMOS, est

ligado ao polo negativo da fonte de alimentao a fim de manter a
juno pn inversamente polarizada.
a tenso do corpo pode controlar a iD:
Amplia
a
camada
de
deplexo.
Reduz a profundidade do
canal.
A tenso limiar (VT)
Breakdown/Ruptura:
aumentada.
Aavalanche
Corrente- Pode
de dar-se
Drenoa ruptura
Corrente de
da juno Drain-Body
reduzida.
para valores
de VDS elevados. (50 a 100V).
Perfurao S/D -Quando a tenso VDS atinge valores tais, (20v) que a
regio de deplexo da juno Drain-body se estende travs do canal
at Source.
Disrupo do xido da Porta (G) quando VGS atinge valores de cerca
de 50V. Destrutiva. Diodos
limitador
6/22/16
84
Por : Lus
Timteo
Transistores
MOSFETs
Funcionamento do MOSFETs
6/22/16
Por : Lus Timteo
85
Transistores
MOSFETs
Exerccios
+2V
Ve = 50cos(wt) mV
Ex.: No circuito ao lado, o transistor nMOS cujo

VT=1V e nCoxW/L=0,1 mA/V2, opera como
resistncia varivel.
Determine:
a) O valor DC de VDS.
b) O valor DC de ID.
c) O valor AC
de VS.
a) Como
o nMOS opera na regio de triodo,
possvel determinar ID com base na Equao:2
I D n Cox
W
L
(VGS VT )VDS
VDS
RD
20K
Vs
3
NMOS
+ 3,5V
VDS
2
I D 0,1 (3,5 1)VDS
0,1 2,5VDS 0,5VDS mA
2
2 VDS
Pelo circuito externo, a corrente dada por:
ID
mA
20
Igualando as duas equaes, temos VDS =

0,354V.
6/22/16
Por : Lus Timteo
86
Transistores
MOSFETs
Exerccios
+2V
Ve = 50cos(wt) mV
Ex.: No circuito ao lado, o transistor nMOS cujo

VT=1V e nCoxW/L=0,1 mA/V2, opera como
resistncia varivel.
Determine:
b) O valor DC de ID.
c) O valor AC
de VS.
b) ID pode
ser determinado a partir da malha de
2 VDS
sada:
ID
mA
20
ID
2 0,354
20
logo, Vs :VS
6/22/16
20K
Vs
3
NMOS
82A
c) Como RD forma um divisor de tenso com a

resistncia do canal do nMOS, o valor AC de Vs
pode ser calculado determinando-se
pela
VDSRDSlin
W
C
(
V
V
)
DSlin
T
n ox L GS
I
R equao:
= [0,1(3,5-1)]-1 = 4 k
DSlin
RD
+ 3,5V
4
50cos(t) 8,33 cos(t) mV
20 4
Por : Lus Timteo
87
Transistores
MOSFETs
Exerccios

Ex.: Para um nMOS cujo k'n(W/L)=0,2mA/V2, VT=1,5V e =0,02V-1,
operando com VGS=3,5V, determine:
a) A corrente ID para VDS=2V e para
VDS=10V.
b)
A resistncia de sada RDSsat.
a) Como VGS > VT e VDS VGS - VT, sabemos que o nMOS est
W
operando na saturao. Desta forma, ID pode 1ser determinado
pela
I D nCox (VGS VT ) 2 (1 VDS )
Equao:
2
L
a) Para VDS= 2V: ID=0,5x0,2(3,5-1,5)2(1+0,02x2) = 416 A
Para VDS= 10V: ID=0,5x0,2(3,5-1,5)2(1+0,02x10)
W

2
= 480
A
RDSsat pela
C
b) Na
saturao,
a resistncia de sada dada
2 n ox L (VGS VT )
Equao:
Logo b)
1
0,02
3
2
RDSsat
0,2 10 (3,5 1,5) 125K
2
6/22/16
Por : Lus Timteo
88
Transistores
MOSFETs
MOSFET
de enriquecimento- E- MOSFET (p)
Funcionamento
Fonte/Source (S)
Porta/Gate (G)
Dreno/Drain (D)
O
MOSFET
tipo
enriquecimento canal p,
ou simplesmente pMOS,
opera
pelos
mesmos
princpios de um nMOS,
entretanto,
algumas
diferenas
devem
ser
notadas:
Metal
xido
Substrato/Body (SS)
D
Semicondutor
As lacunas so os portadores de carga do canal; Smbolo
As tenses VGS e VDS so negativas;
G
A tenso de limiar (VT) negativa;
A corrente ID atravessa o canal da Fonte(S) para o Dreno(D).
S
Matematicamente, alguns termos das equaes devem ser
np.
substitudos:
k'n k'p.
6/22/16
Por : Lus Timteo
89
Transistores
MOSFETs
MOSFET
de enriquecimento- E- MOSFET - Caracteristicas
tpicas de um pMOS.
ID (mA)
8
ID (mA)
VGS= -6 V
7
6
VGS= -5 V
5
4
3
VGS= -4 V
2
VT
-7 -6
6/22/16
-5
-4
-3
-2
1
-1 0 VGS (V)
Por : Lus Timteo
VGS= -3 V
VGS=-2V=
VTN
VDS
90
Transistores
MOSFETs
MOSFET
Curvas de transferncia tpicas de um pMOS e
um nMOS.
ID (mA)D-MOSFET(n)I (mA)E-MOSFET(n)
D
ID (mA) E-MOSFET(p)
ID (mA)D-MOSFET(p)
VTP
VTN
VGS (V)-6
6/22/16
-5
-4
-3
-2 -1
Por : Lus Timteo
VGS (V)
91
Transistores
MOSFETs
MOSFET
Uma rpida anlise da (ID = k(VGS VT) 2,revela que h apenas um
ponto notvel, isto , ID para VGS=VT, que neste caso igual a zero.
Por essa razo, o esboo da curva de transferncia deste dispositivo
conta apenas com um ponto conhecido (ID=0, VGS=VT), sendo os
demais 3 pontos (no mnimo) determinados
atravs da
I D k (directamente
VGS VT ) 2
Equao:
A inexistncia de um valor limite de corrente nesta equao, e a
presena do expoente quadrtico tornam desvantajosa a elaborao de
uma tabela para acelerar o esboo da curva, como foi feito para o JFET.
Desta forma, o primeiro passo para o esboo da curva de transferncia
a determinao do valor de k.
6/22/16
Por : Lus Timteo
92
Transistores
MOSFETs
MOSFET
Polarizao :
As curvas de transferncia de um MOSFET tipo Deplexo e tipo
Enriquecimento so bastante distintas entre si.
A polarizao fixa continua existindo, sendo seu mtodo de resoluo
idntico ao do tipo Deplexo.
ID (mA)
10
10,9
Deplexo
ID (mA)
Enriqueciment
9
8
7
6
Enriquecimento
Deplexo
I D SS
ID(on)
I D SS
2
4
3
2
VGS(Th)
1
0
6/22/16
I D SS
4
VP
4
8 9 VGS (V)
VGS(on)
-6
Por : Lus Timteo
-5
-4 -3 -2 -1
VP/2 0,3VP
4
2
1
VGS (V)
93
Transistores
MOSFETs
MOSFET
Polarizao : por Realimentao de Dreno

Polariza o dispositivo simplesmente atravs
de uma resistncia entre os terminais da
Porta(G) e do Dreno(D) (RG ou RGD).
Caracteriza-se por reinjectar na entrada
(Gate) parte do sinal de sada.
O ponto de polarizao torna-se dependente da malha de sada (VDD, RD,
). que a polarizao definida em regime de corrente contnua
IUma
D e VDSvez
(DC), os condensadores devem ser eliminados nessa anlise.
Iniciando a anlise pela tenso de Gate, temos: V
logo:
G=V D VGS = VDS
Substituindo VDS, temos: VGS=VDD-RD x ID
Esta Equao descreve uma recta com 2
pontos
notveis:
V
GS=VDD ID=0
VGS=0,
ID=VDD /RD
6/22/16
Por : Lus Timteo
94
Transistores
MOSFETs
MOSFET

ID (mA)
VDD
RD
IDQ
VT
0
VGSQ
VDD
VGS (V)
A interseco da recta descrita pela Equao: VGS=VDD-RD x ID com a

curva de transferncia do dispositivo, determinam o ponto de
funcionamento (Q) definido pelo par IDQ e VGSQ.
6/22/16
Por : Lus Timteo
95
Transistores
MOSFETs
MOSFET

Ex.: Para o nMOS seguinte determine:
a) IDQ e VGSQ.
b) VDS.
a) 1 passo: Determinar o valor de k:
6 10 3
-3
2
0,24x10
A/V
k
(VGS ( on ) VT ) 2 (8 3)2
I D ( on )
2 passo: Determinar os pontos da curva de

1 pt: para VGS=VT ID=0 (ID=0,
transferncia:
VGS=3V).
2 pt: para VGS=VGS(on) ID=ID(on)
(ID=6mA,
VGS=8V).
3 pt: para
VGS=6V ID=k(6-3)2
(ID=2,16mA,
VGS=6V). ID=k(10-3)2 (ID=11,76mA,
4 pt: para VGS=10V

3VGS=10V).
passo: Determinar a equao da recta de
polarizao:
V =V -R x I = 12-2x103 x I
GS
6/22/16
DD
Por : Lus Timteo
96
Transistores
MOSFETs
MOSFET
RD
4 passo: Traar a curva de transferncia e...

D
VGS=10V , ID=11,76mA
VDD
RD
VT
Q
VGS=6V , ID=2,16mA,).
6,4VGSQ
6/22/16
A recta de polarizao:
5 passo: Extrair os parmetros do ponto
de operao (Q) a partir da interseco no
grfico: I 2,75 mA V 6,4 V
ID(on)
IDQ 2,75mA
VGS(on)
11 12
VDD
DQ
VGS
GSQ
VDS = VGS VDSQ=6,4V
Por : Lus Timteo
97
Transistores
MOSFETs
MOSFET
de enriquecimento- E- MOSFET(n)
Polarizao : por Divisor de Tenso

IG=0A
Polariza o dispositivo estabelecendo a tenso de
Gate atravs de um divisor de tenso (R1 e R2).
Permite estabelecer o ponto de operao com um
+VGS
_
grau arbitrrio de dependncia da sada, atravs
ajuste de RS.
do
Quanto maior o valor de RS, maior o grau de
dependncia do ponto de operao com a
de sada.
corrente
Eliminando os condensadores para a anlise de polarizao e iniciando a
anlise pela tenso na Gate,
temos:
R2
VG VDD
R1 R2
A tenso na Fonte(S) dada por: VS=RS xLogo,

ID
VDS ser : VGS =VG-VS =VG-RS x ID
O que d uma recta com 2 pontos
notveis:
V =0, I =V / R
GS
VGS=VG , ID=0
6/22/16
Por : Lus Timteo
98
Transistores
MOSFETs
MOSFET

ID (mA)
VG
RS
IDQ
VT
0
VGSQ
VG
VGS (V)
A interseo da recta descrita pela Equao VGS =VG-VS =VG-RS x ID com a

curva de transferncia do dispositivo, determinam o ponto de
funcionamento (Q) definido pelo par IDQ e VGSQ.
6/22/16
Por : Lus Timteo
99
Transistores
MOSFETs
MOSFET

Ex.: Para o nMOS seguinte determine:
a) IDQ e VGSQ.
b) VDS.
R2
RD
a) 1 passo: Determinar o valor de k:
3 10 3
k
0,12x10-3 A/V2
2
2
(VGS ( on ) VT ) (10 3)
I D ( on )
2 passo: Determinar os pontos da

curva de transferncia:
R1
RS
1 pt: para VGS=VT ID=0 (ID=0,
VGS=5V).
2
pt: para VGS=VGS(on) ID=ID(on)
(ID=3mA,
VGS=10V).
3 pt: para
VGS=15V ID=k(15-5)2 (ID=12mA,
4 pt: para VGS=20V ID=k(20-5)2 (ID=27mA,
VGS=15V).
VGS=20V).
6/22/16
Por : Lus Timteo
100
Transistores
MOSFETs
MOSFET

R2
a) 3 passo: Determinar a equao
da recta de polarizao:
VG=VDDxR2 /(R1+R2)= 40x18/(22+18)= 18V
VGS = VG-RSxID = 18-0,82x10-3x I D
4
passo:
Traar
a
curva
de
R1
transferncia e a recta de Polarizao.
ID (mA)
RD
RS
30
VG
RS =21,95mA
20
10
IDQ=6,7mA
VT
VG=18V
0
6/22/16
10
VGSQ
12,5V
15
20
Por : Lus Timteo
25
VGS (V)
101
Transistores
MOSFETs
MOSFET
RD
R2
a) 5 passo: Extrair os parmetros do

ponto de funcionamento (Q) a partir da
interseco
no6,7
grfico:
IDQ =
mA
V GSQ =
12,5 V
ID (mA)
R1
RS
30
VG
RS =21,95mA
b) Para determinar o valor de VDS basta

aplicar a IDQ encontrada na equao da
malha
de sada:
VDS=VDD-IDQ(RD+RS)
20
10
IDQ=6,7mA
VDS= 40-6,7x10-3(3x103+0,82x103) =14,4
VT
VG=18V
0
6/22/16
10
VGSQ
12,5V
15
20
25
VGS (V)
Por : Lus Timteo
102
Transistores MOSFETs : Break

-down
Disrupo
Pode dar-se a disrupo da juno Drain-Boby para valores de Vds
elevados. (50 a 100V).
Punch Through
Quando a tenso Vds atinge valores tais (20V), que a regio de
Deplexo da juno Drain-body se estende travs do canal at Source.
Disrupo do xido
Quando Vgs atinge valores de cerca de 50V. Destrutiva. Diodos
limitadores.
6/22/16
Por : Lus Timteo
103
Transistores
MOSFETs
MOSFET
Polarizao :
6/22/16
Por : Lus Timteo
104
Transistores
MOSFETs Comparaes
Formulrio:
JFET
6/22/16
D-MOSFET
Por : Lus Timteo
E-MOSFET
105
Transistores MOSFETs : Como

amplificador
Anlise
de pequemos sinais
Modelo
gm k n
W
VGS VT
L
ou gm
ou gm
2k n
W
ID
L
2I D
VGS VT
v gs
Vds
iC gm . vgs
ro
S
6/22/16
Por : Lus Timteo
106

amplificador
Anlise
de pequemos sinais: incorporando o efeito de Early
Modelo aumentado
ro modela o efeito de modelao de canal. Pode ser considerado como a
resistncia de sada da fonte
de corrente.
Transcondutncia
de corpo
D
G
v gs
gm.vGS
S
VA
rO
ID
6/22/16
ro
B
gmB.vBS
+
vBS
iD
gm
vBS
2 2 f VSB
0.5
0.322
Para Vsb=0
2 0.6
gmB
Por : Lus Timteo
107

amplificador
Modelo de Alta frequncia
Cgd
gm.v gs
Cgs
gm.vbs
ro
Cdb
S
Csb
Modelo simplificado:
Produto ganho largura de banda:
Cgd
Cgs
gm.v gs
ro
fT
6/22/16
Por : Lus Timteo
gm
2 (C gs C gd )
108

amplificador
Modelo de Alta frequncia
Capacidade
gate
C gs C gd
da
Trodo
1
W L COX
2
Saturao
Corte
2
C gs W L COX
3
C gd 0
C gs C gd 0
C gs C gs W LOV COX
Capacidade das
junes
Csb 0
Csb
VSB
1
VO
6/22/16
C gb W L COX
C gd C gd W LOV COX
Cdb 0
Cdb
VDB
1
VO
Por : Lus Timteo
109

amplificador
Montagem para anlise do MOSFET como um amplificador.

A variao do pequeno sinal vgs vai provocar a
VDD
variao da corrente id que por sua vez ir
provocar
a variao
de vo. sinais:
Analisemos
para pequenos
Temos, vGS=VGS+vgs
R1
1k
Vo
M1
vgs
VGS
6/22/16
vGS
Sinal
total
(mM)
vGS VGS v gs
Grande sinal
ou
componente
DC (MM).
Por : Lus Timteo
pequeno sinal ou
componente AC
(mm)
110

amplificador
Anlise
de pequemos sinais
VDD
R1
1k
M1
vgs
VGS
Pequenas variaes em vgs produzem
variaes em vo. Desde que estas
variaes sejam pequenas a relao
linear.
Temos:
6/22/16
vo AV v gs
AV - Ganho de tenso
Por : Lus Timteo
vO
vGS
vGS VGS v gs
vO VO vo
111

amplificador
Anlise
de pequemos sinais com circuito aberto
15V
iD(t) I D id (t) RD 5k
Vamos considerar um amplificador NMOS simples:
VO(t) VDS Vo(t)
K=0.25mA/V2
VT=2.0V
Podemos realizar uma anlise e determinar o

ganho de tenso AVO para pequenos sinais com
circuito15V
aberto .
Vi(t)
RD 5k
vO(t)
Avo
vi(t)
4.0V
1 Passo: Anlise DC
Desligar a pequena fonte de sinal deixa um circuito DC :
Assumindo que os MOSFET est na saturao, I D K (VGS VT ) 2
4.0V
impe-se:
evidente que: VGS=4.0V
Portanto, a corrente de Dreno DCI D: K (VGS VT ) 2 =0,25(4-2)2=1.0mA
6/22/16
Por : Lus Timteo
112

15V

amplificador
Anlise
ID
1 Passo: Anlise DC (Cont.)
RD
5k
Assim, a tenso V DS pode ser determinada a partir

KVL como:
VDS=15-ID.RD=15-(1X5)=10V
Confirmand VGS VT =4.0 2V
o:
e VDS: VDS VGS-VT =10V 2V
4.0V
Passo : Determinar os parmetros dos pequenos sinais

Ns achamos que a transcondutncia :gm=2K(VGS-VT=2(0.25)(4.0
-2.0)
=1mA/V
)
Note-se que no foi dado nenhum valor de , por isso vamos assumir
= 0, e, portanto, a resistncia de sada ro= .
ig 0
id D vo(t)
G
3 e 4 Passos : Determinar o circuito para
pequenos
sinais.
Agora desligamos
as duas fontes de tenso
DC, e substitumos o MOSFET pelo seu modelo
de pequenos sinais. O resultado o nosso
circuito pequenos sinais: Por : Lus Timteo
6/22/16
vi(t) v gs
g m v gs
id
5k
S
113

VDD

amplificador
Anlise
ig 0 sinais.
pequenos
id D vo(t)
G
v (t) Vgs
i
g m v gs
id
R1
5k
vO
M1
vgs
5k
VGS
vGS
5 Passo : Analisar o circuito para pequenos

sinais
A anlise deste circuito para pequenos sinais bastante simples. Em
primeiro lugar, nota-se que:
v gs vi id g m v gs 1 v gs v gs
vo 5 id
Combinando estas equaes, encontramos que:

vo 5 vi
E assim, o ganho de tenso para
vo(t)
pequenos sinais deste amplificador
Avo
5.0
em circuito aberto :
v (t)
i
6/22/16
Por : Lus Timteo
114

amplificador
Anlise
de pequemos sinais sem circuito aberto
0.005V 1
1 Passo: Anlise DC:
10V
RD 1k
100k
K=0.4 mA/V2
Os condensadores so circuitos
V =2.0V
abertos para DC, portanto, o circuito T
de DC :
10V
v (t)
i
2k
3k
vo(t)
RD 1k Assumindo que o MOSFET est

na saturao, assim impomos:
ID
100k
I D K (VGS VT ) 2
Como IG=0, vemos que VG =VD, e assim VGS =VDS . De KVL,
10.0 (1) I D VDS (2) I D 0
VDS encontramos:
Como VGS=VDS, VGS
VGS 10.0 3 I D
VGS
2k
Combinando o anterior com

I D K (VGS Obtemos
VT ) 2
a funo quadrtic
de VGS: VGS 10.0 3K (VGS VT Cujas
solues so:
)2
6/22/16
VGS 4.2V
e VGS
Por : Lus Timteo
1.0V
115

amplificador
Anlise
1 Passo: Anlise DC (Cont.)
10V
Cujas solues so:
RD 1k
VGS 4.2V e VGS
ID
100k
0.005V 1
10V
RD 1k
100k
K=0.4 mA/V2
VT=2.0V
1.0V
vi(t)
2k
3k
No entre em pnico! Apenas uma

VDS destas solues satisfaz a nossa
condio
V V de
saturao!
4.2V 2V
VGS
GS
2k
2Passo : Determinar os parmetros dos pequenos sinais

ro
-2.0)
=1,76 mA/V
g =2K(V -V =2(0.4)x(4.2
)
m
ro
6/22/16
GS
1
103 K
2
0.005(0.4) (4.2 2)
Por : Lus Timteo
K (VGS VT ) 2
116
vo(t)

10V

amplificador
Anlise
100k

pequenos sinais.
0.005V 1
a) Desligar a fonte de tenso DC.
b) Substituir os condensadores por
curto-circuitos.
RD 1k
K=0.4 mA/V2
VT=2.0V
vi(t)
RD 1k
2k
3k
vo(t)
100k
vi(t)
3k
2k
c) Substituir o MOSFET pelo seu modelo de

100K i1
vo(t)pequenos sinais.
D vo(t)
G
id
vi(t) v gs
1.76 vgs
id
6/22/16
Por : Lus Timteo
ro
103K
3k
1k
S
117

amplificador
Anlise
pequenos sinais (Cont)
c) Substituir o MOSFET pelo seu modelo de 100K i1
D vo(t)
G
i
pequenos
sinais.
d
Da anlise nota-se v gs vi
r
1.76
v
103K
3k 1k
que:
Igualmente,
usando
KCL,
a
v
vi(t) gs
corrente i1:
v v
v
id
i1 1.76 v gs o o o
S
1 3 103
o
gs
i1= 1.76 x vi+1,334 vo

v v
o
Combinando estas duas equaes,
Pela lei de Ohm nota-se i1 i
100 encontramos:
que:
v -v = 176 x v +1,334 v
E a partir disto, descobrimos que o ganho de tenso para

pequenos sinais :
vo(t) 175
Avo
1.31
vi(t) 134.4
6/22/16
Por : Lus Timteo
118

amplificador
Anlise
de pequemos sinais em circuito PMOS
1k
Consideremos
o
circuito
PMOS VT 2.0V
R2
seguinte, onde sabemos (de alguma K=0.75 mA/V2
forma) que VGS = -4,0 V, mas no se
V = -4.0V
sabe (por alguma razo), o valor da GS
resistncia R.
Vamos ver se podemos determinar o valor
R1 1k
da resistncia R.
15V
ID
R3 1k
Primeiro, vamos supor que o MOSFET est na saturao,

e que
VS
2
K (VGS de
VT )Dreno ser:
portanto, a equao
daI Dcorrente
1k
R
15V
I2
I
R2
Agora vamos analisar o circuito:
V
VDS
Como sabemos que VGS = -4,0 V, e assumimos VG GS
que o dispositivo PMOS estava na saturao,
2
I D a K
(VGS VT )de
podemos determinar directamente
corrente
dreno ID:
0.75( 4.0 ( 2.0))2 0.75( 4.0 2.0)2 = 3 mA
6/22/16
Por : Lus Timteo
I1
IG=0
ID
VD
R1 1k R3 1k
119

amplificador
Anlise
de pequemos sinais em circuito PMOSI2
e, assim, a tenso de dreno VD :
VD 0.0 I D R3
0.0 (3.0) 1.0
VT 2.0V VG
1k
VS
15V
R2
VGS
K=0.75 mA/V2 I1
IG=0
VGS= -4.0V
R1 1k
= 3.0V
OK, esta primeira parte foi fcil, mas o que vamos
Como
podemos determinar o valor da resistncia R?
fazer
agora?
VDS
ID
VD
R3 1k
A chave para "desbloquear" esta anlise de circuito, est reconhecendo

que a diferena de potencial atravs do resistncia R2 simplesmente a
tenso VGS, da qual sabemos o valor (VGS =-4.0V)!
Assim, podemos determinar imediatamente a

corrente I2, que :
Da mesma forma, a partir de KCL, encontramos:
I1 IG
I2
VGS 4.0
I2
R2
1
=-4.0 mA
Mas, como a corrente de Gate, IG = 0, conclumos:

I 1 I 2 =-4.0 mA
0.0 I 1 R1 ( 4.0) 1=4.0 V

A voltagem de Fonte (Source) VS ser:
VS VG I 2 R2 4.0 ( 4.0) 1=8.0 V
A voltagem de Gate VG ser:
VG
6/22/16
Por : Lus Timteo
120

amplificador
Anlise
de pequemos sinais em circuito PMOSI2
Continuando, podemos calcular a
corrente I, que flui atravs da
resistncia R:
I I D I 2 3.0 ( 4.0) =7.0 mA
VT 2.0V VG
K=0.75 mA/V2 I1
VGS= -4.0V
1k
VS
R
R2
VGS
IG=0
15V
VDS
ID
VD
R1 1k R3 1k
E assim, a partir da Lei de Ohm, podemos encontrar

15.0
15.0 8.0 =1K
o valor de
R: VS
7.0
Mas espere! Ns ainda no terminamos! Devemos verificar se nossa

suposio inicial estava correcta.
VGS VT
Primeiro, vamos verificar se o canal est induzido:
4V 2V
Para se ver se o canal est estrangulado (Pinch-off). Aqui notamos que:

VDS=VD-VS=3.0-8.0=-5V e a tenso de excesso da Gate V GS-VT=-4.0-(2.0)=-2V, portanto:
VDS VGS - VT 5V 2V
Assim, nossa hiptese est correcta, e R = 1K.
6/22/16
Por : Lus Timteo
121

amplificador
Montagem
Fonte Comum (Common Source - CS)
0
R1 || R2
RD
Av
RG R1 || R2 1 R
S
gm
Rin R1 || R2
0
Rout RD rO g m rO RS
Rout RD
6/22/16
Por : Lus Timteo
122

amplificador
Montagem
Gate Comum (Common Gate - CG)
0
RS || 1 / g m
Av
g m RD
RS || 1 / g m RG
1
Rin
RS
gm
0
Rout RD rO g m rO RS
Rout RD
6/22/16
Por : Lus Timteo
123

amplificador
Montagem
Seguidor de Fonte (Source Follower - SF)
0
Av
RS
1
RS
gm
Rin RG
Rout
6/22/16
|| RS
gm
Av
rO || RS
1
rO || RS
gm
Rin R G
Rout
Por : Lus Timteo
|| ro || RS
gm
124

amplificador
Tcnicas
de polarizao
Circuitos discretos:
VDD
VDD
VDD
VDD
VDD
Rg1
Rd
Rd
Rd
Rd
Rg
Rg
Rg2
Rs
Rs
Rg
VSS
6/22/16
Por : Lus Timteo
125

amplificador
Comparaes
de Montagens
Source Comum
Grande Av < 0
- Degradado por
RS .
Grande Rin
- Determinado
pelo circuito de
polarizao.
Rout RD
ro diminui Av & Rout
mas impedncia
vista pela Drain,
pode ser
6/22/16
"impulsionada"
Source Follower
Gate Comum
Grande Av < 0
- Degradado por
RS .
Pequena Rin
- Diminui com RS.
Rout RD
ro diminui Av &
Rout
mas impedncia
vista pela Drain,
pode
ser
Por : Lus Timteo
0 < Av 1
Grande Rin
-Determinado pelo
circuito de
polarizao
-Pequena Rout
- Diminui com RS.
ro diminui Av &
Rout
126
Transistores
MOSFETs
Teste
um MOSFETs :
Antes de comear preciso determinar quais dos terminais do MOSFET
so a Porta (G), o Dreno (D) e a Fonte (S). Esta informao encontra-se
na folha de dados, (Data sheet) no site do fabricante.
6/22/16
Por : Lus Timteo
127
Transistores
MOSFETs
Teste
um MOSFETs
A maioria dos transistores MOSFETs no pode ser testada com um
multmetro. Este facto devido necessidade da Gate (G) precisar de
uma tenso de 2V 5V, para ligar o dispositivo MOSFE, e esta voltagem
no est presente nas pontas de provas dos multmetros , em qualquer
das escales de resistncia dos mesmo aparelhos.
necessrio construir o seguinte
circuito de teste:
Tocando a Gate (G), aumentar a tenso da mesma,
o MOSFET ligar-se- e o LED se iluminar.
Retirando o dedo, o LED apagase!....
6/22/16
Por : Lus Timteo
128
Transistores
TesteMOSFETs
um MOSFETs : Com Multmetro analgico escala ( x10)
Primeiro, verifica-se a resistncia entre a Gate (G) e os outros dois
terminais, Dreno D) e Source (S), um a um. O multmetro no pode
deflectir, nenhuma leitura pode aparecer entre os terminais G-D e G-S.
Se houver leitura neste

estado. o MOSFET est em
curto.
6/22/16
Por : Lus Timteo
129
Transistores
MOSFETs
Teste
um MOSFETs : Com Multmetro analgico ( x10)
Ao tocar a Gate(G) com a ponta de prova preta, o MOSFET activado.
Ele vai conduzir em

ambas as direces D-S
e S-D.
6/22/16
Por : Lus Timteo
130
Transistores
MOSFETs
Teste
um MOSFETs : Com Multmetro analgico ( x10)
Ao tocar a Gate (G) com a ponta de prova vermelha, o MOSFET volta a

sua condio inicial (desarmado), e vai conduzir apenas numa direco (D
S). No deve haver leitura entre S-D.
6/22/16
Por : Lus Timteo
131
Transistores
MOSFETs
Teste
um MOSFETs : Com Multmetro Digital
Diodo de
proteco
Os mesmos testes podem ser feitos com um multmetro digital, mas

tenha em mente que as pontas de prova se invertem, tome como
referncias os mtodos anteriores, mas as pontas de prova pretas tero
efeito das pontas
vermelhas
e vice-versa.
1)o Determinar
quais de
dosprova
terminais
do MOSFET
so a Porta (G), o Dreno
(D) e a Fonte (S). Esta informao encontra-se na folha de dados,
(Data sheet) no site do fabricante.
2) Verifique a resistncia entre a Porta (G) e o
4N60B
G D
Dreno
(D). ligue o multmetro numa escala de
Primeiro,
resistncia muito alta.
S Em seguida, coloque uma das pontas de prova

do multmetro no terminal da Porta (G), e outro
sobre o terminal do Dreno (D). Se o MOSFET
estiver a trabalhar bem, a leitura de resistncia
seroinfinitamente
3. Ligue
multmetroalta.
na posio Teste de
diodos. Isto representado com um smbolo

4. Coloque
de diodo.a ponta de prova preta do multmetro
no Dreno (D), e a vermelha na Fonte (S).
Um MOSFET bom ir se comportar como um diodo, e ir conduzir. Invertendo as
pontas de prova, no ir conduzir.
6/22/16
Por : Lus Timteo
132
Transistores
MOSFETs
Teste
5. Active o MOSFET.
Em primeiro lugar, deixe a ponta preta na
Fonte(S).
Em seguida, toque brevemente com a ponta vermelha na Porta (G), e
depois coloque-a no Dreno (D).
A leitura do multmetro ser de alguns milivolts. Um valor caracterstico
para um 4N60B de 500
milivolts (Diodo?).
Invertendo
as pontas, preta no meio e vermelha na
direita (conduo) a leitura ser de 150 milivolts
4N60B6. Desactive o MOSFET.

Deixe a ponta vermelha no Dreno(D), e retire
G D S a ponta preta da Fonte(S).
Em seguida, toque na Gate (G) com a ponta
preta e volte a coloc-la na Fonte(S).
Quando a sonda preta colocada de volta na
Fonte(S), o display do multmetro ir mostrar
que o MOSFET est mais uma vez no
condutor
http://www.ehow.com/how_10020048_check6/22/16
mosfet.html
Por : Lus Timteo
133

Question
20:
Transistores
MOSFETs
Teste
Exerccio
O tcnico obtm os seguintes medies na posio

"verificao diodo", por esta ordem:
1. Ponta preta no terminal do meio, e ponta encarnada no terminal da direita =

0.583 volts (figura) .
2. Ponta encarnada no terminal do meio, ponta preta no terminal da direita =

O.L. (aberto) .
3. Ponta preta no terminal do meio, e ponta encarnada no terminal da
esquerda = O.L. (aberto).
4. Ponta preta no terminal do meio, e ponta encarnada no terminal da direita =
0.001 volts.
5. Ponta encarnada no terminal do meio, e ponta preta no terminal da direita =
0.001 volts .
Explicar por que a quarta e quinta medies so to diferente do primeiro e

segundo, respectivamente, quando foram feitas entre os mesmos terminais do
MOSFET. Dica: este MOSFET particular um de canal-N, do tipo de
enriquecimento.
O
facto de fazer a terceira medida, coloca o MOSFET do estado de activado(saturado), por meio da
tenso de sada do multmetro no modo de teste de diodo, no terminal da esquerda. O MOSFET
permanece no seu estado de activado para a quarta e quinta medies.!
Onde que as pontas de medida devem de ser conectadas, a fim de forar o MOSFET a ir para o estado
de desactivado (corte)? Ponta encarnada no terminal do meio, e ponta preta no terminal da esquerda.
6/22/16
Por : Lus Timteo
134
Transistores
MOSFETs de MOSFETs
Manipulao
Uma grande desvantagem de dispositivos MOSFETs a sua extrema
sensibilidade descarga electrosttica (ESD), devido ao isolamento entre as
regies Gate/Source.
A camada isolante de SiO2 extremamente fina e pode ser facilmente perfurada
por uma descarga electrosttica.
A seguir indica-se uma lista de precaues na manipulao

de MOSFETs:
Nunca insira ou remova MOSFETs de um circuito com a

alimentao ligada.
Nunca aplique sinais de entrada quando a fonte de
alimentao DC est desligada.
Use uma pulseira de aterramento no pulso quando
manusear dispositivos MOSFET.
Ao armazenar MOSFETs, mantenha os fios do dispositivo em contacto com a espuma
condutora, ou ligue um anel de curto-circuito em torno das ligaes.
6/22/16
Por : Lus Timteo
135
MOSFETs: Outras estruturas

Tecnologia CMOS
MOS Complementar (Complementary MOS).
nMOS
(SSn) (Sn)
pMOS
(Gn)
(Dn)
xido
isolante
(Dp)
(Gp)
(Sp)
(SSp)
Consiste no emprego de transistores MOS de ambas as polaridades,

numa nica pastilha.
Aplica-se tanto em circuitos analgicos como em circuitos digitais.
teis no design de circuitos lgicos, maior impedncia de entrada, mais
rpida comutao, e valores de nveis de potncia operacionais mais
baixos.
6/22/16
Por : Lus Timteo
136

Tecnologia DMOS
DMOS - Double-Diffused MOS
Fonte (S)
Gate (G)
n+
n+
n- drift region -
n+
As caractersticas mais importantes so a

tenso de ruptura e a resistncia em
conduo.
DMOS
semelhante a um BJT, devido s
caractersticas de alta tenso e de alta
frequncia.
Uma regio de deriva (drift) ligeiramente
dopada entre o contacto do Dreno e da
regio do canal, contribui para garantir
uma tenso de ruptura muito alta.
Dreno (D)
Estructura planar
A(DMOS)
espessura da regio de deriva, deve ser to fina quanto possvel, para
minimizar a resistncia de Dreno.
Normalmente utilizado em: Electrnica de Controlo Automvel, cabeas
de impresso a jacto de tinta e Fontes de alimentao
6/22/16
Por : Lus Timteo
137

Tecnologia VMOS
Fonte
n+
Porta
nn+
Dreno
Estrutura em ranhura (V MOS)
principal
caracterstica
da
estrutura do VMOS a ranhura em
de V.
forma
A corrente flui verticalmente no
D dispositivo, em vez de na horizontal,
como nos FETs padro.
Estrutura
vertical
do
MOSFET,
S aumenta a rea de superfcie do
dispositivo.
Isso permite que o dispositivo possa
manipular correntes mais elevadas,
proporcionando mais rea superficial
para dissipar o calor.
A tecnologia VMOS tambm proporciona tempos de comutao mais

rpidos.
A principal desvantagem da tecnologia VMOS que a estrutura mais
complicada do que a dos MOSFETs tradicionais, e isto faz com que
sejam um pouco mais caros.
6/22/16
138
Por : Lus Timteo

Tecnologia UMOS
Gate(G)
Source(S)
N+
Ligao
Sourcebody
Gate
Source
N-
Body
Body
N
+
Drain
MOSFET com
extenso da Gate
MOSFET com Gate em
em trincheira
trincheira (trench)
(EXTFET)
O MOSFET Umos
muito semelhante ao VMOS. um desenvolvimento
(UMOSFET)
ligeiramente mais recente do mesmo princpio bsico. UMOSFETs so
capazes de fornecer uma funo vantajosa em muitas aplicaes de
potncia relativamente elevadas, tanto em fontes de alimentao e
como em amplificao de potncia de RF.
Drain(D)
6/22/16
Por : Lus Timteo
139
Semicondutores de Potncia:
MOSFETs

Outras Tecnologias
Gate
Source
N
Body
ND-source
NA-body
ND-drain-
Body
Drain
Source
N+
-
Gate
N+
NN+
ND-drain+
MOSFET com dopagem

graduada (GD) e Gate em
trincheira.
Tambm para baixa tenso
(tenso de ruptura de cerca de
50 V).
6/22/16
Ligao
Sourcebody
Ligao
Sourcebody
Doping
Drain
Estrutura com carga
acoplada na super-juno
PN da regio de deriva
TM
(CoolMOS
)
3 vezes melhor
para dispositivos
de 600 -800 V.
Por : Lus Timteo
140
MOSFETs: Outras estruturas PROFETs: PROrected FETs
Integrated
Charge
Pump
Diagnostics
Short Circuit
Protection
6/22/16
Over
Voltage
Protection
Reverse
Battery
Protection
MOSFET
Current Limit
PROFET
Over
Temperature
Protection
Por : Lus Timteo
141

HITFETs: High Integration Temperature
Protected FETs
Over
Voltage
Protection
Short Circuit
Protection
Current Limit
MOSFET
Diagnostics
Requires external
components
HITFET
6/22/16
Por : Lus Timteo
Over
Temperature
Protection
142
Transistores
MOSFETsComo amplificador
Formulrio:
6/22/16
Por : Lus Timteo
143
Transistores
MOSFETs Parmetros
Formulrio:
Parmetros comuns a dispositivos NMOS e PMOS
Parameter
W
description
Gate width of either NMOS or PMOS
Gate Length for either NMOS or PMOS
Lambda ()
PMOS or NMOS minimum
sized device
Design parameter for scalable rules

Smallest possible PMOS or NMOS device
Cox
Gate capacitance per unit area
value
.35 microns
W = 3 m
L = 2 m
~2.5 fF/um2
Parmetros especficos para dispositivos PMOS

Parameter
p
description
Effective mobility of holes
k=p Cox)/2
-------
VTP
PMOS Threshold Voltage
Cjsw
Source/drain Side wall capacitance (F/m)
Cj
Source/drain bottom plate capacitance Units (F/m2)
Cjswg
Source/drain Side wall capacitance on drain side Units (F/m)
Cgdo
Drain overlap capacitance (F/m)
value
From: http://www.mosis.org/cgi-bin/cgiwrap/umosis/swp/params/ami-c5/t3af-params.txt
Parmetros especficos para dispositivos NMOS
6/22/16
Parameter
n
k= Cox)/2
Description
Effective mobility of electrons
-------
Por : Lus Timteo
value
446.9 cm2/V-sec
144
Transistores
MOSFETs Parmetros
Formulrio:
Tenso de limiar
VT0
VT0
Transcondutncia do
processo
k p kn
KP
A/V2
2E-5
GAMMA
V(1/2)
LAMBDA
V-1
tOX
LD
PHI
0.6
NSUB
cm^-3
U0
cm^2/Vs
600
RS
Efeito de corpo
Modelao de canal
Espessura do oxido
Difuso lateral
tox
Lov
2 f
Dopagem
Mobilidade
Resistncia da fonte
6/22/16
N A ND
RS
Por : Lus Timteo
145
Transistores
MOSFETs
Formulrio:
Capacitncia mdia da Porta (G)
Capacitncia mdia da Porta (G)
Operation Region
Cut-off
Triode
Saturation
Cut-off
No channel exists, CGC

appears between Gate
and Body.
6/22/16
Cgb
Cgs
COX WLeff
Cgd
0
COX WLeff / 2
COX WLeff / 2
(2/3)COX WLeff
Resistive
Inversion layer is formed

acting as conductor between
Source and Drain. Cgb=0
(body electrode is shielded
by channel) CGC divided
evenly between Source and
Drain.
Saturation
Channel is pinched off. Cgd 0

Cgb 0.
Por : Lus Timteo
146
Transistores
MOSFETs
Formulrio:
MOSFETS Deplexo canal n
Parmetros n-MOSFET (D)
Process parameter [A/V2]
W
n k n .
VA
Current Gain [A/V2]

Early Voltage
Body Effect Parameter [ V]
Oxide Capacitance [F/cm2]
6/22/16
k n n COX
2qN a / COX
K
COX OX O
tOX
Threshold Voltage
VTN VTO
Zero Potencial Current (VGS=0)
I DSS
Depletion n-MOSFET
Threshold Voltage
VTN 0
2 f VSB 2 f
n
VTN
2
Por : Lus Timteo
147
Transistores
MOSFETs
Formulrio:
Cut-off Mode
Linear Mode
Equaes n-MOSFET (D)

ID 0
Drain current
Gate to Source Voltage
VGS VTN
Gate to Drain Voltage
Linear Drain Current

(VDS<1V)
I D kn
Triode Drain Current
I D kn
VGS VTN
VGD VTN
Drain Current
Saturation Mode
Drain Current with

W
L
.(VGS VTN )VDS
W
2
.[(VGS VTN )VDS VDS / 2]
L
W
2
.(VGS VTN )
L
W
2
I D kn
.(VGS VTN ) .(1 .VDS )
L
I D kn
VGS VTN
VGD VTN
Linear/Saturation Boundary Drain to Source Voltage VDS VGS VTN
6/22/16
Por : Lus Timteo
148
Transistores
MOSFETs
Formulrio:
Parmetros para pequenos Sinais
Transcondutance [A/V]
g m n .(VGS VTN )
g m 2k n(W / L). I D
gm
Transcondutance of Body [A/V]
g mb
Body Effect
Gate Source Capacitance [F/cm2]
Gate Drain Capacitance [F/cm2]
Source /Drain - Body Capacitance
[F/cm2]
Maximum operating frequency [Hz]
6/22/16
2I D
VGS VTN
.g m
. 2 2 f VSB
2
C gs W L COX W L0v COX
3
C gd W L0v COX
C sb
C sb0
1
fT
VSB
V0
Cdb
gm
2 C gs C gd
Por : Lus Timteo
Cdb0
1
VSB
V0
149
Transistores
MOSFETs
Formulrio:
6/22/16
Por : Lus
http://web.itu.edu.tr/~ozayan/ele222/mosfeteqs1d
.pdf
150
Timteo
Transistores
MOSFETs
Formulrio:
MOSFETS Deplexo canal p
Parmetros p-MOSFET (D)
W
p k p .
VA
Current Gain
Early Voltage
2qN d / COX
K
COX OX O
tOX
Body Effect Parameter

Oxide Capacitance
VT VTO
Threshold Voltage
6/22/16
k p p COX
2 f VSB 2 f
p
2
VTP
2
Zero Potencial Current (VGS=0)
I DSS
Depletion p-MOSFET
Threshold Voltage
VTP 0
Por : Lus Timteo
151
Transistores
MOSFETs
Formulrio:
Cut-off Mode
Linear Mode
Equaes p-MOSFET (D)

ID 0
Drain current
VGS VTP

(|VDS|<1V)
ID k p
ID kp
VGS VTN
VGD VTN
Drain Current
Saturation Mode
Drain Current with

W
L
W
L
.(VGS VTP )VDS
2
.[(VGS VTP )VDS VDS / 2]
W
2
.(VGS VTP )
L
W
2
ID kp
.(VGS VTP ) .(1 .VDS )
L
ID kp
VGS VTP
VGD VTP
Linear/Saturation Boundary Drain to Source Voltage VDS VGS VTP
6/22/16
Por : Lus Timteo
152
Transistores
MOSFETs
Formulrio:
g m p .(VGS VTP )
g m 2k p(W / L). I D
gm
g mb
Body Effect
[F/cm2]
6/22/16
2I D
VGS VTP
.g m
. 2 2 f VSB
2
3
C gd W L0v COX
C sb
C sb0
1
fT
VSB
V0
Cdb
gm
2 C gs C gd
Por : Lus Timteo
Cdb0
1
VSB
V0
153
Transistores
MOSFETs
Formulrio:
6/22/16
Por : Lus
.pdf
154
Timteo
Transistores
MOSFETs
Formulrio:
MOSFETS Enriquecimento canal n
Parmetros n-MOSFET (E)
W
n k n .
VA
Current Gain [A/V2]

Early Voltage
6/22/16
k n n COX
2qN a / COX
K
COX OX O
tOX
Threshold Voltage
VTN VTO
Depletion n-MOSFET
Threshold Voltage
VTN 0
2 f VSB 2 f
Por : Lus Timteo
155
Transistores
MOSFETs
Formulrio:
MOSFETS Enriquecimento canal n
Cut-off Mode
Linear Mode
Equaes n-MOSFET (E)

ID 0
Drain current
VGS VTN

(VDS<1V)
I D kn
I D kn
VGS VTN
VGD VTN
Drain Current
Saturation Mode
Drain Current with

W
L
W
L
.(VGS VTN )VDS
2
.[(VGS VTN )VDS VDS / 2]
W
2
.(VGS VTN )
L
W
2
I D kn
.(VGS VTN ) .(1 .VDS )
L
I D kn
VGS VTN
VGD VTN
Linear/Saturation Boundary Drain to Source Voltage VDS VGS VTN
6/22/16
Por : Lus Timteo
156
Transistores
MOSFETs
Formulrio:
MOSFETs Enriquecimento canal n
g m n .(VGS VTN )
g m 2k n(W / L). I D
gm
g mb .g m
Body Effect
[F/cm2]
6/22/16
2I D
VGS VTN
. 2 2 f VSB
2
3
C gd W L0v COX
C sb
C sb0
1
fT
VSB
V0
Cdb
gm
2 C gs C gd
Por : Lus Timteo
Cdb0
1
VSB
V0
157
Transistores
MOSFETs
Formulrio:
MOSFETs Enriquecimento canal n
6/22/16
Por : Lus
.pdf
158
Timteo
Transistores
MOSFETs
Formulrio:
MOSFETs Enriquecimento canal p
Parmetros p-MOSFET (E)

W
p k p .
VA
Current Gain [A/V2]

Early Voltage
Threshold Voltage
6/22/16
k p p COX
2qN d / COX
K
COX OX O
tOX
VTP VTO
2 f VSB 2 f
Por : Lus Timteo
159
Transistores
MOSFETs
Formulrio:
Cut-off Mode
Linear Mode
Equaes p-MOSFET (E)

ID 0
Drain current
VGS VTP

(|VDS|<1V)
ID k p
ID kp
VGS VTN
VGD VTN
Drain Current
Saturation Mode
Drain Current with

W
L
W
L
.(VGS VTP )VDS
2
.[(VGS VTP )VDS VDS / 2]
W
2
.(VGS VTP )
L
W
2
ID kp
.(VGS VTP ) .(1 .VDS )
L
ID kp
VGS VTP
VGD VTP
Linear/Saturation Boundary Drain to Source Voltage VDS VGS VTP
6/22/16
Por : Lus Timteo
160
Transistores
MOSFETs
Formulrio:
g m p .(VGS VTP )
g m 2k p(W / L). I D
gm
g mb
Body Effect
[F/cm2]
6/22/16
2I D
VGS VTP
.g m
. 2 2 f VSB
2
3
C gd W L0v COX
C sb
C sb0
1
fT
VSB
V0
Cdb
gm
2 C gs C gd
Por : Lus Timteo
Cdb0
1
VSB
V0
161
Transistores
MOSFETs
Formulrio:
6/22/16
Por : Lus
.pdf
162
Timteo
Transistores
MOSFETsTipos de MOSFETs
Formulrio:
6/22/16
Por : Lus Timteo
163
Dvidas?
6/22/16
Questes ?...
Por : Lus Timteo
164
OBRIGADO PELA
ATENO !...
6/22/16
Por : Lus Timteo
165
Bibliografia
shttp://wwwlasmea.univbpclermont.fr/Personnel/Francois.Berry/teaching/Microelectronics/composant.swf
http://www.williamson-labs.com/480_xtor.htm
http://www.powershow.com/view1/2291d5MTc1M/Chapter_3__BJTs_Bipolar_Junction_Transistors_powerpoint_ppt_presentation
http://www.learnaboutelectronics.org/Downloads/Fig316dl_bjt_operation.swf
http://www.ittc.ku.edu/~jstiles/312/handouts/
http://www2.eng.cam.ac.uk/~dmh/ptialcd/
http://www.electronicstutorials.ws/transistor/tran_6.html
http://www.infoescola.com/quimica/dopagemeletronica/
http://www.prof2000.pt/users/lpa
http://www.ufpi.edu.br/subsiteFiles/zurita/arquivos/files/Dispositivos_7-FETparte-II-v1_2.pdf
http://www.thorlabs.com/tutorials.cfm?
tabID=31760
http://informatica.blogs.sapo.mz/671.html
http://www.electronicstutorials.ws/transistor/tran_6.html
http://www.learnaboutelectronics.org/index.php
Transstor de Efeito de Campo, Paulo Lopes,
ISCTE 2003
6/22/16
Por : Lus Timteo
166

Semicondutores e Mosfets

Uploaded by

Document Information

Original Description:

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Semicondutores e Mosfets

Uploaded by

Copyright:

Available Formats

Semicondutores: Transistores EMOSFETs

No concordo com o acordo

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

BJT: Transistores bipolares de juno (Bipolar Junction Transistor)

Semicondutores: Transistores EMOSFETs

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

MOSFETS de Enriquecimento e de Deplexo

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

Transistores de Efeito de Campo Metal-xidoSemicondutor MOSFET

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

De acordo com o tipo de canal, os MOSFETs podem ser classificadas

Tipo Enriquecimento (E-MOSFET).

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

MOSFETS de Enriquecimento e de Deplexo

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

MOSFETS de Enriquecimento e de Deplexo

Formado por uma placa de metal e um semicondutor, separados por

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

O MOSFET tem 3 ou 4 terminais: G, D, S e B (de 'bulk' ou substrato) mas o B

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

Estrutura fsica de um transistor MOSFET canal N enriquecimento:

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

Regio de deplexo do substrato

Como no existe um canal condutor entre as regies dos terminais S

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

Anlise para VGS 0V e

Etapa # 2: Este acumular de cargas positivas, faz com que as lacunas

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

Etapa # 4: A tenso positiva da Porta (G) tambm atrai electres das

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

Este canal induzido, tambm conhecido por camada de in

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

Criao do Canal entre Dreno

Efeito de Campo-E Quando

Capacitncia do xido (Cox)

Por : Lus Timteo

Semicondutores: Transistores EMOSFETs

Por : Lus Timteo

A corrente de Dreno (D),

Semicondutores: Transistores EMOSFETs

Semicondutores: Transistores EMOSFETs

O canal induzido adquire uma forma afunilada.

Semicondutores: Transistores EMOSFETs

Quando VGD = VT ou VGS - VDS = VT , o canal fecha-se, pinched off.