CIRCUITOS DIGITALES CON

MEMORIA
Circuitos Combinacionales
Sin Memoria Con memoria.
Depende de sus entradas NO depende de se
corrientes. entradas.
No tiene historia pasada. Tiene historia pasada.
Cantidad Finita de Cantidad infinita de
memoria memoria.
Afecta el comportamiento Conocidos como circuitos
de las I/O secuenciales.
Circuitos Digitales con Memoria

1 Latches, flip-flops y registros

2 Mquinas de estado finito
3 Diseo de circuitos secuenciales
4 Partes secuenciales tiles
5 Partes secuenciales programables
6 Relojes y temporizacin de eventos
Latches, flip-flops y registros
Ocupa poder retener informacin.
(memoria)

Set (1) reset (0)

Latch SR y D
Mquinas de estado finito
Las maquinas de estado se usan para
especificar el comportamiento secuencial
de un circuito digital con memoria.
Maquina de estado finito
Circuitos secuenciales
simples
Diagramas de estado,
Son las tablas de estado de
los circuitos secuenciales
simples.
Circuitos Complejos
Se describen en forma
algortmica.
Crecen exponencial
segn su tabla de
estado .
Maquina de estado finito
Maquina de Moore Maquina de Mealy
Su salida se asocia con .Las salidas se asocian
sus estados. con las transiciones entre
estados.

Depende del estado y la

entrada actual recibida.
Diseo de circuitos secuenciales
Se debe seleccionar los elementos de
memoria.
Codificar con el uso de variables l. (L afecta
el costo)

Codificacin 1 entre n (one-hot coding)

 Diseo de circuitos
secuenciales
Construccin de un flip-flop JK a partir de
un D.
Partes secuenciales tiles
Un REGISTRO representa un arreglo de
flip-flops con entradas de datos
individuales y seales de control
comunes.

Para escribir o leer de el.

Partes secuenciales tiles
En virtud de que muchas operaciones
requieren ms de un operando, los
archivos de registro casi siempre son
multipuertos (multiported), son capaces
de proporcionar las palabras de datos
almacenadas en registros mltiples a la
vez, mientras que, al mismo tiempo,
escribe en uno o ms registros
 Partes Secuenciales tiles
Los registros construidos a partir de flip-
flops maestro-esclavo activados por
flanco de bajada se pueden leer y
modificar en el mismo ciclo de reloj.
 Partes Secuenciales tiles
FIFO (cola)
Es un archivo de registro especial first-in, first-
out (primero en entrar, primero en salir) a cuyos
elementos se ingresa en el mismo orden en que
se colocaron.
En consecuencia, un FIFO no necesita una
entrada de direccin; ms bien, est equipado
con un puerto de lectura, un puerto de escritura
y seales indicadoras especiales designadas
FIFO empty (FIFO vaco) y FIFO full (FIFO
lleno).
Partes Secuenciales tiles
PUSH (meter) POP (sacar)
Habilitacin de escritura Habilitacin de lectura

El FIFO tiene un tamao mximo fijo.

 Partes Secuenciales tiles
SRAM
Un dispositivo de memoria de acceso
aleatorio esttico, es parecido a un
archivo de registro.
Usualmente es un solo puerto y mayor
capacidad.
Se usa para implementar pequeas
memorias rpidas cerca del procesador
(mismo chip).
Partes Secuenciales tiles
Lectura SRAM. Escritura SRAM.
2^h x g , tiene un En la ubicacin
sumador h bits como seleccionada se escriben
entrada y proporciona g g bits de datos.
bits de datos como
salida.
 Partes Secuenciales tiles
SRAM
La Entrada y la salida comparten los
mismo pines, ya que no se usan al mismo
tiempo.
Seal de Habilitacin (controla un buffer
de 3 estados que proporciona la salida).
Partes secuenciales tiles
DRAM
Memoria de acceso aleatorio dinmica,
es la memoria principal mas grande de
una computadora (utiliza transistores para
almacenar un bit de datos).

A diferencia que la SRAM necesita

muchos transistores para cada bit.
Partes secuenciales tiles
Memoria de solo lectura, se usan en los daos de

ROM sistemas digitales.

2^h X g, para realizar funciones booleaas de h
variables.

PROM Es una ROM programable

EPROM PROM borrable.

 Partes Secuenciales tiles

Contador hacia arriba

Registro + un incrementador.

Contador hacia abajo

Registro + un decrementador.

Contador arriba/abajo
Puede contar arriba o abajo mediante el control
de una seal de direccin.
 Partes Secuenciales tiles.
Para que estos
contadores
incrementen su
velocidad se
maneja un
acarreo y si se
necesita
incrementar aun
mas se puede
dividir en bloques.
 Partes secuenciales
programables
Consisten de arreglos programables de
compuertas con elementos de memoria
estratgicamente colocados para retener
datos de un ciclo de reloj al siguiente.
Circuitos programables, tienen todos los
elementos para implementar una Maquina
secuencial.
 Partes secuenciales
programables
FPGA
Arreglos de compuesta programables por
campo, estas compuesto por un gran
numero de bloques lgicos configurables
(CLB) y rodeado de bloques de I/O
Los CLB son capaces de realizar una o
dos funciones lgicas arbitrarias de un
pequeo nmero de variables y tambin
tiene uno o ms elementos de memoria
Relojes y temporizacin de eventos
Un reloj constituye un circuito que
produce una seal peridica, usualmente
a una frecuencia o tasa constante.
Por ejemplo, un reloj de un giga Hertz
(GHz) tiene una frecuencia de 10^9 y un
periodo de 1/10^9 s =1 ns.
Usualmente, la seal de reloj est en 0 o
1 durante casi la mitad del periodo de reloj
 Relojes y temporizacin de
eventos
Periodo de un reloj para un Flip Flop.

Tprop = Tiempo de propagacin.

T comb = Tiempo de lgica combinacional
T setup = Tiempo de establecimiento.
T skew = Desfase del reloj.

T skew, adelantar el tiempo por cualquier

anomala.
Relojes y temporizacin de
eventos
 Relojes y temporizacin de
eventos
En modo encauzado, la lgica
combinacional se divide en etapas y
elementos de almacenamiento insertados
entre etapas para retener resultados de
cmputo parciales. De esta forma, un
nuevo cmputo puede comenzar tan
pronto haya la seguridad de almacenar
los resultados de la primera etapa (afecta
Tcomb).
 Relojes y temporizacin de
eventos
Se tiene circuitos especiales para mejorar
el tiempo (sincronizadores), que ayudan a
la estabilidad de la seal.
Relojes y temporizacin de
eventos
 Relojes y temporizacin de
eventos
Otro mtodo es la conjuncin de cronometrado
en dos fases. Se san dos seales (fase 1 y
fase2).
Se usan para controlar latches sucesivos en la
trayectoria de computacin. Si un latch esta
abierto el siguiente cerrado y viceversa.
TECNOLOGA DE SISTEMAS
DE COMPUTACIN