Computadores RISC Y CISC

Arquitectura de Computadoras Segn su Diseo

Expositor: Msc. Luis Pia
Cdigo: 0200414027

COMPUTADORES DE
CONJUNTO DE
INSTRUCCIONES REDUCIDO
 INTRODUCCIN
La tendencia hacia conjuntos de instrucciones ms
ricos, con un nmero mayor y ms complejo se debe al
deseo de simplificar los compiladores y mejorar las
prestaciones (programas ms pequeos y rpidos).

Los programas ms pequeos ocupan menos

memoria, y se mejoran las prestaciones porque se
captan menos bytes de instruccin y en un entorno
paginado se ocupan menos pginas, reduciendo la falta
de pgina.!!!
 INTRODUCCIN
La idea es que un conjunto de instrucciones poco
complejas son simples, y por tanto de ms rpida
ejecucin, lo que permite crear un cdigo ms
"dinmico, para ello nace RISC.

Sin embargo RISC tambin tena sus desventajas.

Debido a que una serie de instrucciones son
necesarias para completar incluso las tareas ms
sencillas, el nmero total de instrucciones para la
lectura de la memoria es ms grande, y por lo tanto
lleva ms tiempo.
 QU ES RISC?

Es un tipo de microprocesador con las

siguientes caractersticas fundamentales:
Instrucciones de tamaos fijos y presentados en un
reducido nmero de formatos.
Slo las instrucciones de carga y almacenamiento
acceden a la memoria por datos.

Adems estos procesadores suelen disponer

de muchos registros de propsito general.
 PRINCIPIOS DE DISEO DE LAS
COMPUTADORES RISC

Disear
Analizar las Disear un bus Agregar nuevas
instrucciones
aplicaciones de datos que instrucciones Repetir este
que realicen las
para encontrar sea ptimo para slo si no hacen proceso para
operaciones
las operaciones las operaciones ms lenta a la otros recursos.
clave utilizando
clave. clave. mquina.
el bus de datos.
 CARACTERSTICAS
Modelo de conjunto de instrucciones Load/Store
1

Arquitectura no destructiva de tres direcciones.

2

Instrucciones simples, de formato fijo, con pocos modos de

3 direccionamiento.

Ausencia de microcdigo.
4

Ejecucin en conductos.
5

Ejecucin en ciclos nicos.

6
 RISC MODERNO
Los diseos RISC han llevado a un gran
nmero de plataformas y arquitecturas al
xito, algunas de las ms grandes:
La lnea MIPS Technologies Inc
La serie IBM POWER
La versin PowerPC de Motorola e IBM
El procesador SPARC y UltraSPARC de Sun Microsystems
y Fujitsu
El PA-RISC y el HP/PA de Hewlett-Packard
El DEC Alpha
El ARM
 RISC vs CISC
RISC
nfasis en el software
Incluye el multi-reloj,
instrucciones reducida
Inter registro: CARGA y Memoria a memoria:
ALMACN incorporado en
instrucciones
Altos ciclos por segundo,
tamaos de cdigo
pequeos
Transistores usados para
almacenar instrucciones
complejas
CISC
nfasis en el hardware
Solo-reloj, instrucciones
complejas
CARGA y ALMACN son
las instrucciones
independientes
Ciclos bajos por segundo,
tamaos de cdigo grandes
Pasa ms transistores en los
registros de la memoria .
CONJUNTO DE INSTRUCCIONES
Instrucciones de Instrucciones
carga/almacenamiento Aritmticas
OPERANDO DESCRIPCIN OPERANDO DESCRIPCIN
LDSB Cargar byte con signo ADD Sumar
LDSH Cargar media palabra con ADDCC Sumar, ajustar icc
signo
ADDX Sumar con acarreo
LDUB Cargar byte sin signo
ADDXCC Sumar con acarreo, ajustar
LDUH Cargar media palabra sin
icc
signo
SUB Restar
LD Cargar palabra
SUBCC Restar, ajustar icc
LDD Cargar doble palabra
SUBX Restar con adeudo
STB Almacenar byte
SUBXCC Restar con adeudo, ajustar
STH Almacenar media palabra
icc
STD Almacenar palabra MULSCC Paso de multiplicacin,
STDD Almacenar doble palabra ajustar icc
CONJUNTO DE INSTRUCCIONES

Es el conjunto completo de

instrucciones, y todas sus variantes,

que un procesador puede ejecutar.

CONJUNTO DE INSTRUCCIONES
Instrucciones de
Instrucciones Booleanas salto/bifurcacin
OPERANDO DESCRIPCIN OPERANDO DESCRIPCIN
AND Y BCC Bifurcar si condicin
ANDCC Y, ajustar icc FBCC Bifurcar si condicin de
ANDN No Y coma flotante
ANDNCC No Y, ajustar icc CBCC Bifurcar si condicin del
procesador
OR O
CALL Llamar a procedimiento
ORCC O, ajustar icc
JMPL Saltar y enlazar
ORN No O
TCC Interceptar si condicin
ORNCC No O, ajustar icc
SAVE Avanzar ventana de
XOR O Exclusiva registros
XORCC O Exclusiva, ajustar icc RESTORE Mover ventanas hacia atrs
XNOR No O Exclusiva RETT Retornar de interceptacin
XNORCC No O Exclusiva, ajustar icc
CONJUNTO DE INSTRUCCIONES

Instrucciones de
desplazamiento Instrucciones diversas
OPERANDO DESCRIPCIN OPERANDO DESCRIPCIN
SLL Desplazamiento lgico a la SETHI Fijar los 22 bits altos
izquierda UNIMP Instruccin no
SRL Desplazamiento lgico a la implementada
derecha (Interceptacin)
SRA Desplazamiento aritmtico RD Leer un registro especial
a la derecha WR Escribir en un registro
especial
IFLUSH Vaciar la cach de
instrucciones
 CUADRO COMPARATIVO CISC Y RISC

CISC RISC
Una instruccin por Pequeas instrucciones.
circunstancia.
Instrucciones complejas. Instrucciones simples.
Lenta ejecucin de la Ejecucin rpida de las
instruccin. instrucciones.
Pocas instrucciones por Varias instrucciones por
trabajo trabajo especfico.
 MODOS DE DIRECCIONAMIENTO

Son las diferentes maneras de especificar en

informtica un operando dentro de una instruccin
(lenguaje ensamblador).
Cmo se especifican e interpretan las direcciones de
memoria segn las instrucciones.
Especifica la forma de calcular la direccin de
memoria efectiva de un operando mediante el uso
de la informacin contenida en registros y / o
constantes, contenida dentro de una instruccin de
la mquina o en otra parte.
 FORMATO DE INSTRUCCIONES
El SPARC emplea un formato de instrucciones de
32 bits.

Todas las instrucciones comienzan con un cdigo

de operacin de 2 bits. En ciertas instrucciones, este
cdigo se amplia con bits de cdigo de operacin
adicionales en otras partes del formato.
 Arquitectura CISC
Reduce la complejidad de crear
compiladores.
Permite reducir el costo total del
sistema.
Reduce los costos de desarrollo de
software.
Mejora la compactacin de cdigo.
Facilita la depuracin de errores
 Arquitectura RISC
Objetivos de RISC
Alto rendimiento va segmentacin
Facilitar la implementacin HW
Compatibilidad con compiladores optimizado

Estos objetivos dieron lugar a

Instrucciones sencillas
Modos de direccionamiento sencillos
Formato de instrucciones de longitud fija
Gran nmero de registros
 Arquitectura RISC
La estructura simple de RISC conduce a
una notable reduccin de la superficie
del IC. Se aprovecha para:
Unidad para el procesamiento aritmtico de
punto flotante
Unidad de administracin de memoria
Funciones de control de memoria cache
Implantacin de un conjunto de registros
mltiples
 Arquitectura RISC
La CPU trabaja ms rpido al utilizar
menos ciclos de reloj para ejecutar
instrucciones.
Utiliza un sistema de direcciones no
destructivas en RAM.
Cada instruccin puede ser ejecutada en
un solo ciclo del CPU.
 Arquitectura RISC
Una instruccin ingresa en forma
fija en el circuito integrado del
procesador (es decir, se une
fsicamente al procesador) si se ha
demostrado que la capacidad total
del sistema se incrementa en por lo
menos un 1%.

Diseadores RISC de MIPS y HP

APLICACIONES Y
NOVEDADES
Procesadores SPARK
Procesadores ARM
Procesadores MIPS
 OpenRISC
OpenRISC es un diseo de CPU RISC de
especificacin libre, realizado por
OpenCores y publicado bajo la licencia
LGPL.
iPhone 4
Ubuntu 11.04 soporta ARM
 Gracias Totales!!!
PASADO FUTURO